双栅极结构的阵列基板、显示面板以及电子设备

技术领域

本公开涉及显示技术领域，特别涉及一种双栅极结构的阵列基板、显示面板以及电子设备。

背景技术

随着超高清视频产业的不断升级，市场上4K电视已经基本普及，8K电视市场也已经初具规模。而8K产品由于数据(data)线数量较多，导致覆晶薄膜(COF，Chip On Film)数量偏多、面板成本上升，而且过多的COF数量导致包材和整机的设计比较困难。现有技术中，为了降低生产成本，提出了一种双栅结构的薄膜晶体管液晶显示器(TFT-LCD)，通过增加栅线(gate)数量降低数据线数量来减小COF数量，进而减少对应驱动芯片的数量，达到降低生产成本的目的。

但是，栅极电压跳变时会影响像素电压浮动，导致每列像素在不同极性时的亮度有差异，用户在摇头观察显示屏时，容易丢帧出现摇头纹，影响屏幕的显示效果和用户的使用体验。

发明内容

本公开实施例的目的在于提供一种双栅极结构的阵列基板、显示面板以及电子设备，用以解决现有技术中因栅极电压跳变导致易产生摇头纹的问题。

本公开的实施例采用如下技术方案：一种双栅极结构的阵列基板，至少包括：多条栅线、多条数据线，相邻的两条数据线之间设置有两列子像素区域，相邻的两行子像素区域之间设置有两条栅线；所述阵列基板中每个像素组中的每个子像素区域的第一电容和第二电容的和值均相同；其中，所述像素组为相邻两条所述数据线之间按照2*2的矩阵阵列排布的多个子像素区域；所述第一电容为每个所述子像素区域所对应的栅线部分以及该子像素区域的源漏极之间的电容；所述第二电容为每个所述子像素区域所对应的栅线部分以及该子像素区域的像素电极之间的电容。

在一些实施例中，每个所述像素组中至少存在一个所述子像素区域所对应的栅极与该子像素区域的源漏极之间的重合面积与所述像素组中的其他子像素区域的所述重合面积不同。

在一些实施例中，每个所述像素组中至少存在一个所述子像素区域的源漏极的宽度与所述像素组中其他子像素区域的源漏极的宽度不同；其中，所述子像素区域的源漏极的宽度为所述子像素区域的源漏极与所述子像素区域的栅极之间重合部分的宽度。

在一些实施例中，在所述像素组中，位于所述矩阵阵列中第一行第一列的子像素区域为第一子像素区域，位于第一行第二列的子像素区域为第二子像素区域，位于第二行第一列的子像素区域为第三子像素区域，位于第二行第二列的子像素区域为第四子像素区域；所述第四子像素区域的源漏极宽度大于所述像素组内其他任意一个子像素区域的源漏极宽度，所述第一子像素区域的源漏极宽度大于所述第二子像素区域和第三子像素区域的源漏极宽度，所述第二子像素区域的源漏极宽度大于第三子像素区域的源漏极宽度。

在一些实施例中，每个所述像素组中至少存在一个所述子像素区域的源漏极的长度与所述像素组中其他子像素区域的源漏极的长度不同；其中，所述子像素区域的源漏极的长度为所述子像素区域的源漏极与所述子像素区域的栅极之间重合部分的长度。

在一些实施例中，在所述像素组中，位于所述矩阵阵列中第一行第一列的子像素区域为第一子像素区域，位于第一行第二列的子像素区域为第二子像素区域，位于第二行第一列的子像素区域为第三子像素区域，位于第二行第二列的子像素区域为第四子像素区域；所述第四子像素区域的源漏极长度大于所述像素组内其他任意一个子像素区域的源漏极长度，所述第一子像素区域的源漏极长度大于所述第二子像素区域和第三子像素区域的源漏极长度，所述第二子像素区域的源漏极长度大于第三子像素区域的源漏极长度。

在一些实施例中，每个所述像素组中至少存在一个所述子像素区域的栅线部分与该子像素区域靠近栅线一侧的像素电极的边缘之间的距离与该像素组中其他子像素区域的距离不同。

在一些实施例中，在所述像素组中，位于所述矩阵阵列中第一行第一列的子像素区域为第一子像素区域，位于第一行第二列的子像素区域为第二子像素区域，位于第二行第一列的子像素区域为第三子像素区域，位于第二行第二列的子像素区域为第四子像素区域；所述第三子像素区域的所述距离大于所述像素组内其他任意一个子像素区域的所述距离，所述第二子像素区域的所述距离大于所述第一子像素区域和所述第四子像素区域的所述距离，所述第一子像素区域的所述距离大于所述第四子像素区域的所述距离。

在一些实施例中，每个所述像素组中至少存在一个所述子像素区域的栅线在靠近该子像素区域的像素电极的一侧设置有凹槽结构。

在一些实施例中，所述凹槽结构的横截面至少包括以下一种形状：矩形、半圆形、锯齿形。

本公开的实施例还提供了一种显示面板，所述显示面板至少包括如上述的双栅极结构的阵列基板。

本公开的实施例还提供了一种电子设备，其特征在于，所述电子设备至少包括如上述的显示面板。

本公开实施例的有益效果在于：通过调整阵列基板内每个像素组中各个子像素区域的相关结构来实现像素组中所有子像素区域对应的第一电容和第二电容的和值均相同，进而保证子像素区域因栅线跳变电压导致像素电压浮动的程度相同，使所有子像素区域的亮度变化相同，避免摇头纹的产生，达到更好的显示效果，提升用户的使用体验。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中双栅极结构阵列基板的一种局部设置示意图；

图2为现有技术中第一子像素区域的像素电压浮动示意图；

图3为现有技术中双栅极结构阵列基板的部分像素连接示意图；

图4为现有技术中双栅极结构阵列基板的像素两亮暗程度示意图；

图5为本公开第一实施例中像素组示意图；

图6为本公开第一实施例中源漏极宽度调整示意图；

图7为本公开第一实施例中源漏极长度调整示意图；

图8为本公开第一实施例中栅线调整示意图。

具体实施方式

此处参考附图描述本公开的各种方案以及特征。

应理解的是，可以对此处申请的实施例做出各种修改。因此，上述说明书不应该视为限制，而仅是作为实施例的范例。本领域的技术人员将想到在本公开的范围和精神内的其他修改。

包含在说明书中并构成说明书的一部分的附图示出了本公开的实施例，并且与上面给出的对本公开的大致描述以及下面给出的对实施例的详细描述一起用于解释本公开的原理。

通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述，本公开的这些和其它特性将会变得显而易见。

还应当理解，尽管已经参照一些具体实例对本公开进行了描述，但本领域技术人员能够确定地实现本公开的很多其它等效形式，它们具有如权利要求的特征并因此都位于借此所限定的保护范围内。

当结合附图时，鉴于以下详细说明，本公开的上述和其他方面、特征和优势将变得更为显而易见。

此后参照附图描述本公开的具体实施例；然而，应当理解，所申请的实施例仅仅是本公开的实例，其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本公开模糊不清。因此，本文所申请的具体的结构性和功能性细节并非意在限定，而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本公开。

本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”，其均可指代根据本公开的相同或不同实施例中的一个或多个。

图1示出了现有技术中双栅极结构阵列基板的一种局部设置示意图。以图1中的像素结构进行分析，对于第一子像素区域(图1中第一行第一列的pixel1)来说，其TFT的栅极与栅线1(G1)连接，其源漏极与数据线1(D1)连接，其漏极与自身的像素电极连接。在实际进行显示时，G1控制Pixel1先开，在G1关闭时，栅线电压跳变，由于TFT的栅极与源漏极之间存在寄生电容Cgs，导致第一子像素区域的像素电压会被下拉△Vp1；在G2关闭时，因下一行的栅线电压跳变，第一子像素区域的像素电压会再次被下拉△Vp1’，因此，第一子像素区域的像素电压会被拉动两次，如图2所示。对于第二子像素区域(图1中第一行第二列的pixel2)，G2关闭时的栅极电压跳变使其像素电压被下拉△Vp2；同理，第三子像素区域(图1中第二行第一列的pixel3)也会因G3和G4的关闭导致其像素电压被下拉两次，分别为△Vp3和△Vp3’，第四子像素区域(图1中第二行第二列的pixel4)会因G4的关闭导致其像素电压被下拉△Vp4。

图3示出了现有技术中双栅极结构阵列基板的部分像素连接示意图。由于TFT站位原因以及与像素的连接方式的不同，图3中加粗黑色实线代表第一子像素区域至4所对应的栅线部分与其自身像素电极对应的区域，该区域对应形成侧向电容Cgp，基于电容器公式C＝εS/d，在电容器的两侧极板之间的距离d不变的情况下，两侧极板之间的正对面积S越大，电容器的电容值C就越大，因此，对于第一子像素区域和第三子像素区域来说，第一子像素区域的侧向电容1的电容值Cgp1小于第三子像素区域的侧向电容3的电容值Cgp2，第一子像素区域的侧向电容2的电容值Cgp1’小于第三子像素区域的侧向电容4的电容值Cgp2’，因此，△Vp3大于△Vp1，△Vp3’大于△Vp1’。根据像素所在行的栅线以及所在行的下一行栅线的电压跳变拉动像素电压的变化情况，以及各像素的TFT站位情况，在实际进行显示时，一列像素的亮暗程度如图4所示，当连续两列像素均为发亮或发暗时，在显示屏显示过程当中，像素存在明暗差异，人在摇头观察显示屏时，丢帧出现摇头纹。

为了解决上述问题，本公开的第一实施例提供了一种双栅极结构的阵列基板，该阵列基板至少包括多条栅线、多条数据线，相邻的两条数据线之间设置有两列子像素区域，相邻的两行子像素区域之间设置有两条栅线。通常情况下，栅线沿水平方向设置，数据线沿竖直方向设置，此时两条数据线之间设置两列子像素区域，相邻的两行子像素区域之间设置有两行栅线；在其他实施方式中，也可以将栅线沿竖直方向设置，数据线沿水平方向设置，此时相邻的两列数据线之间设置两行子像素区域，而相邻的两列子像素区域之间对应设置两列栅线。

而为了解决摇头纹等显示效果不佳的问题，本公开可通过对阵列基板中各个子像素区域的相关结构进行调整，例如相应栅线位置和尺寸的设置、源漏极尺寸和位置的设置等，使其处于同一个像素组中的所有子像素区域的第一电容和第二电容的和值均相同，使组中各像素区域栅线电压跳变后亮度相同；在实际实现时也可使组中任意一个子像素区域的第一电容和第二电容的和值与组内其他子像素区域的第一电容和第二电容的和值之间的误差处于预设误差范围内，以尽可能降低因栅线电压跳变所导致的亮度不均的问题。其中，一个像素组为相邻两条数据线之间按照2*2的矩阵阵列排布的多个子像素区域，如图5中虚线框住的部分所示，本实施例中的第一电容即为每个子像素区域所对应的栅极以及该子像素区域的源漏极之间的电容，即栅极与源漏极之间存在寄生电容Cgs，第二电容则为每个子像素区域所对应的栅线部分以及该子像素区域的像素电极之间的电容，即侧向电容Cgp。在像素组内的各个子像素区域的Cgs+Cgp的值相同，即可补偿由于TFT站位差异带来的子像素区域像素电极浮动不一致的问题。

需要注意的是，预设误差范围可以根据阵列基板尺寸、子像素区域尺寸或各个子像素区域的第一电容和第二电容进行调整，本实施例不进行具体限制；在理想情况下，可以保证像素组内各个子像素区域的第一电容和第二电容的和值均一致，以达到更好的显示优化效果。

图5所示的一个像素组中，每个子像素区域的第二电容之间可能存在差异，在实际实现时，可选择像素组中的任意一个子像素区域作为基准，通过调整组中其他三个子像素区域的第一电容的值，来实现和值相同。具体地，第一电容为子像素区域的栅极与源漏极之间的寄生电容，其电容值的大小与栅极与源漏极之间的距离以及正对面积相关，若调整栅极与源漏极之间的距离则会出现阵列基板中各个区域的厚度不均一的问题，因此本实施例优选通过调整栅极与源漏极之间的正对面积来调节子像素区域的第一电容的大小。在一些实施例中，由于每个子像素区域的第二电容之间的差异，在确定基准像素之后，当前像素组中应至少存在一个子像素区域的栅极与源漏极之间的重合面积与该组中其他子像素区域的栅极与源漏极之间的重合面积不同，进而达到该子像素区域的第一电容的调整。在实际实现时，一个像素组中通常有两个子像素区域的栅极与源漏极之间的重合面积需要进行调整，或者根据实际需求，结合阵列基板内像素尺寸、TFT站位等因素，也可以同时对像素组中所有子像素区域的第一电容进行调整，本实施例不进行具体限制。

在一些实施例中，可以通过调整像素组中子像素区域的源漏极部分的宽度，来实现源漏极与其栅极之间重合面积的调整。图6中示出了子像素区域的栅极部分以及源漏极部分的设置示意图，对于每个子像素区域来说，其均通过相应的TFT实现独立控制，TFT包括栅极、源极和漏极，栅极与栅线连接，并且与源极漏极具有重合区域，而源漏极之间具有沟道，在栅极施加电压时，使源漏极之间的沟道导通，进而使源漏极之间导通，实现子像素区域的开启，栅极电压关闭时，对应子像素区域关闭。图6中的类U型结构以及L型结构分别为子像素区域TFT的源极和漏极，具体哪一端为源极哪一端为漏极可以根据实际情况设定，与源漏极区域重合的部分为栅极，栅极直接与栅线进行连接或一体化进行制造。具体地，在进行源漏极与栅极之间重合面积的调整时，可直接调整L型结构中与栅极重合的部分，进而简化调整方式，同时便于进行计算。

进一步地，在一个像素组中至少存在一个子像素区域的源漏极宽度与该像素组中其他子像素区域的源漏极的宽度不同，其中，子像素区域的源漏极宽度主要指该子像素区域的源漏极与该子像素区域的栅极之间重合部分的宽度。具体地，结合本实施例中各个子像素区域设置的位置以及TFT的配置情况，在第四子像素区域的源漏极宽度大于像素组内其他任意一个子像素区域的源漏极宽度，第一子像素区域的源漏极宽度大于第二子像素区域和第三子像素区域的源漏极宽度，第二子像素区域的源漏极宽度大于第三子像素区域的源漏极宽度时，各个子像素区域的第一电容和第二电容的和值可基本保持一致，如图6所示，以第三子像素区域为基准，第三子像素区域的源漏极宽度为5微米，而第四子像素区域的源漏极宽度为9微米，图6中未示出的第一子像素区域的源漏极宽度为6.5微米，第二子像素区域的源漏极宽度为6微米，此时，对应确定的各个子像素区域的第一电容和第二电容的和值可基本保持一致，在栅线电压跳变时避免了摇头纹的产生。

在一些实施例中，还可以通过调整像素组中子像素区域的源漏极部分的长度，来实现源漏极与其栅极之间重合面积的调整。具体地，在一个像素组中至少存在一个子像素区域的源漏极长度与该像素组中其他子像素区域的源漏极的长度不同，其中，子像素区域的源漏极长度主要指该子像素区域的源漏极与该子像素区域的栅极之间重合部分的长度。具体地，结合本实施例中各个子像素区域设置的位置以及TFT的配置情况，在第四子像素区域的源漏极长度大于像素组内其他任意一个子像素区域的源漏极长度，第一子像素区域的源漏极长度大于第二子像素区域和第三子像素区域的源漏极长度，第二子像素区域的源漏极长度大于第三子像素区域的源漏极长度时，各个子像素区域的第一电容和第二电容的和值可基本保持一致，如图7所示，以第三子像素区域为基准，第三子像素区域的源漏极长度为19.35微米，而第四子像素区域的源漏极长度为22.35微米，图7中未示出的第一子像素区域的源漏极长度为20.85微米，第二子像素区域的源漏极长度为20.35微米，此时，对应确定的各个子像素区域的第一电容和第二电容的和值基本保持一致，在栅线电压跳变时避免了摇头纹的产生。

应当了解的是，以第一子像素区域和第三子像素区域之间的第一电容或第二电容为例，结合图3，第一子像素区域的第二电容Cgp1小于第三子像素区域的第二电容的电容值Cgp2，同时Cgp1’小于Cgp2’，因此若要保证第一子像素区域和第三子像素区域之间的第一电容或第二电容的和值相同，就需要使第一子像素区域的第一电容大于第三子像素区域的第一电容，结合电容器公式，在距离d不变的情况下，两侧极板之间的正对面积S越大，电容器的电容值C就越大，因此，通过提升第一子像素区域的栅极与源漏极之间的重合面积就可以实现第一子像素区域的第一电容值的提升。具体地，本实施例通过调整源漏极的宽度或长度对应实现了第一电容值的调整，其调整的幅度可以结合子像素区域之间第二电容值的差值进行确定。

另外，上述通过调整源漏极宽度和源漏极长度的实施方式中所记载的各个子像素区域的对应的源漏极所调整的参数值，仅为实现时的一种可能的调整参数，实际使用时，本领域内技术人员可根据实际阵列基板的参数情况进行自主调节，只要满足同一个像素组内的所有子像素区域的Cgs+Cgp值的基本一致即可。

在一些实施例中，也可以在第一电容不变的情况下，通过调整第二电容的值实现和值的调整。第二电容为子像素区域的的栅线部分与其自身像素电极之间的侧向电容，参照电容器的计算公式，其实际上也可以通过调整两侧极板之间的重合面积以及极板之间的距离实现电容值的调整，本实施例优选通过调节栅极与其邻近的像素电极之间的距离来实现第二电容的调整，即每个像素组中至少存在一个子像素区域的栅线部分与该子像素区域靠近栅线一侧的像素电极的边缘之间的距离与该像素组中其他子像素区域的距离不同。具体地，结合本实施例中各个子像素区域设置的位置以及TFT的配置情况，在第三子像素区域的所述距离大于所述像素组内其他任意一个子像素区域的所述距离，所述第二子像素区域的所述距离大于所述第一子像素区域和所述第四子像素区域的所述距离，所述第一子像素区域的所述距离大于所述第四子像素区域的所述距离时，各个子像素区域的第一电容和第二电容的和值可基本保持一致。

应当了解的是，以第一子像素区域和第三子像素区域之间的第一电容或第二电容为例，第一子像素区域的第二电容Cgp1小于第三子像素区域的第二电容的电容值Cgp2，同时Cgp1’小于Cgp2’，因此若要保证第一子像素区域和第三子像素区域之间的第一电容或第二电容的和值相同，在子像素区域的第一电容不变的情况下，还可通过直接降低第三子像素区域的第二电容值，使其和值与第一子像素区域的和值基本保持一致。结合电容器公式，在两侧极板之间的正对面积S不变的情况下，极板间距离d越大，电容器的电容值C越小，因此，通过增大第三子像素区域的栅线部分与其自身像素电极之间的距离，即可降低其第二电容的电容值。具体地，本实施例通过调整像素区域的栅线部分与其自身像素电极之间的距离对应实现了第二电容值的调整，其调整的幅度可以结合子像素区域之间第一电容值的差值进行确定。

进一步地，还可以在栅线部分靠近像素电极的一侧的表面上设置凹槽结构，凹槽对应的位置相当于增大了栅线部分与像素电极之间的距离，调整了第二电容值，而通过在像素组中的至少一个子像素区域设置凹槽结构，即可实现赌赢子像素区域的Cgs+Cgp值的调整，根据子像素区域之间的差异，对应设置不同大小尺寸的凹槽结构，即可满足像素组内所有子像素区域的Cgs+Cgp值一致，达到优化像素间显示效果，避免摇头纹的产生。在实际使用时，凹槽结构的横截面形状可以为矩形、半圆形、锯齿形等任意一种形状，其实际开设的尺寸和形状可以根据需求进行调整，本实施例不进行限制。

在一些实施例中，对于某一个像素组或某几个像素组，可以在调整其组内子像素区域的栅极与其邻近的像素电极之间的距离的同时，还可以进一步设置凹槽结构来实现更好的调节效果，如图8所示，第三子像素区域的栅线部分未设置凹槽的位置与像素电极的边缘之间的距离为5.4微米，凹槽结构为5*10微米的矩形凹槽，因此凹槽底部与像素电极的边缘的距离为10.4微米，对应相同像素组内，第一子像素区域、第二子像素区域以及第四子像素区域均未设置凹槽结构(图8中未示出)，其栅线部分与各自像素电极边缘之间的距离分别为7微米、7.4微米以及5.4微米。

本实施例通过调整阵列基板内每个像素组中各个子像素区域的相关结构来实现像素组中所有子像素区域对应的第一电容和第二电容的和值均相同，进而保证子像素区域因栅线跳变电压导致像素电压浮动的程度相同，使所有子像素区域的亮度变化相同，避免摇头纹的产生，达到更好的显示效果，提升用户的使用体验。

本公开的第二实施例提供了一种显示面板，例如基于薄膜晶体管的液晶显示面板，该显示面板至少具有本公开第一实施例所提供的双栅极结构的阵列基板，通过调整阵列基板内每个像素组中各个子像素区域的相关结构来实现像素组中所有子像素区域对应的第一电容和第二电容的和值均相同，进而保证子像素区域因栅线跳变电压导致像素电压浮动的程度相同，使所有子像素区域的亮度变化相同，避免摇头纹的产生，达到更好的显示效果，提升用户的使用体验。

本公开的第三实施例提供了一种电子设备，例如电脑或电视的显示屏幕、一体机设备、平板电脑等，该电子设备至少包括本公开第二实施例所提供的显示面板，并基于该显示面板中阵列基板的子像素区域的相关结构调整，来实现像素组中所有子像素区域对应的第一电容和第二电容的和值均相同，进而保证子像素区域因栅线跳变电压导致像素电压浮动的程度相同，使所有子像素区域的亮度变化相同，避免摇头纹的产生，达到更好的显示效果，提升用户的使用体验。

以上对本公开多个实施例进行了详细说明，但本公开不限于这些具体的实施例，本领域技术人员在本公开构思的基础上，能够做出多种变型和修改实施例，这些变型和修改都应落入本公开所要求保护的范围之内。