一种片内直流稳压源电路

技术领域

本申请涉及稳压源电路设计技术领域，特别是涉及一种片内直流稳压源电路。

背景技术

而在国内外集成电路发展迅速的当下，需要在片上系统芯片(System on Chip，SOC)上集成的模块种类越来越多，先进工艺提供的电源电压也越来越低，这使得电路对电源上的噪声以及电路本来的内部噪声都更加敏感，这就要求供电系统具有更高的电源抑制比和更低的噪声，这就使得数模混合电路以及射频电路的设计变得更加复杂。为了满足越来越复杂、越来越精细的电路的要求，对电源管理系统的研究就愈发重要。

通常来说，传统的电源管理芯片与其他芯片通常是分开的，随着片上系统越来越复杂，一些多电压轨的芯片需要的引脚和外围元件过多，这使得芯片的整个电路系统的面积难以进一步缩小，并且在先进工艺中，IC的最高电压进一步降低，这些条件好和制约都促使片上供电系统逐渐成为较为主流的供电方案之一。片上供电系统将电源管理模块与功能芯片集成在同一块芯片上。

现有方案中，片上供电系统中的稳压源电路实现快速响应，通常是通过检测负载电压的电压值变化，当负载电压变化值超过基准电压值时，比较器输出控制电平，这时说明负载快速变大，导致电压降快速下降，比较器输出需要快速响应的信号，从而增大功率管的数量，加强电流能力，降低纹波的产生。

然而，第一，现有方案需要使用电压采样电路进行电压采样，这需要额外设置一个高速比较器，并且需要增加大量的功率管，这样的电路使得设计复杂，面积开销大。第二，现有方案的快速响应依赖于比较器的延时和电压检测模块的延时，同时驱动功率管也需要足够长的时间，这将导致快速响应的时间有限，通常在100纳秒量级，响应能力差，导致纹波抑制能力弱，仍然会产生较大纹波，在1纳秒量级的电流负载下，输出电压甚至可能瞬间降低到0V，这样稳压源电路无法输出稳定数值的电压，电压纹波过大，即电压降过大，从而对电路功能产生影响。第三，快速响应仍然需要很大的功率管和外接μF量级的大电容滤波，增加芯片开发成本。其中，电压纹波过大是现有稳压源电路最主要的问题。

发明内容

基于此，有必要针对传统稳压源电路在1纳秒量级的电流负载下产生的电压纹波过大的问题，提供一种片内直流稳压源电路，既可以实现1纳秒量级的电流负载下电路的快速响应，又可以实现有效的减小产生的电压纹波，保证电压输出稳定。这里的1纳秒量级是指电路的响应速度。

本申请提供一种片内直流稳压源电路，包括：

基准电压源；

误差放大器，所述误差放大器的负极输入端与所述基准电压源电连接；

供电电源；

第一开关管，与所述供电电源电连接；所述第一开关管还与所述误差放大器的输出端电连接；

信号输入端，用于引入高电平和低电平周期性交替切换的数字信号；

与门，包括第一与门输入端、第二与门输入端和与门输出端，所述第一与门输入端和所述第二与门输入端分别与所述信号输入端通信连接；

脉冲产生器，设置于所述信号输入端和所述第二与门输入端之间，用于将信号输入端引入的数字信号进行电平翻转并延时预设时间段后发送至所述第二与门输入端；

第二开关管，与所述与门输出端电连接；所述第二开关管还连接于所述误差放大器与所述第一开关管之间的连接链路；

第三开关管，与所述脉冲产生器电连接；所述第三开关管还与所述误差放大器的正极输入端电连接；所述第三开关管还与所述第一开关管电连接；

负载终端，与所述第三开关管电连接；

信号输出端，设置于所述第一开关管与所述第三开关管之间的连接链路上。

进一步地，所述第一开关管为PMOS管或NMOS管，所述第二开关管为NMOS管，所述第三开关管为PMOS管。

进一步地，滤波器，连接于所述误差放大器的正极输入端与所述第一开关管之间的连接链路。

进一步地，滤波电容，所述滤波电容的正极板电连接于所述误差放大器的正极输入端与所述第一开关管的漏极之间的连接链路，所述滤波电容的负极板接地；

滤波电阻，所述滤波电阻的一端与所述第一开关管的漏极电连接，另一端接地。

进一步地，所述脉冲产生器包括多个依次串联的反相器。

进一步地，所述预设时间段为1纳秒。

进一步地，所述第一开关管的栅极与所述误差放大器的输出端电连接，所述第一开关管的源极与所述供电电源电连接，所述第一开关管的漏极与所述误差放大器的正极输入端电连接。

进一步地，所述第二开关管的源极接地，所述第二开关管的栅极与所述与门输出端电连接，所述第二开关管的漏极连接于所述第一开关管的栅极与所述误差放大器的输出端之间的连接链路。

进一步地，所述第三开关管的源极与所述误差放大器的正极输入端电连接，所述第三开关管的源极还与所述滤波电阻电连接，所述第三开关管的漏极与所述负载终端电连接，所述第三开关管的栅极与所述脉冲产生器电连接。

进一步地，所述滤波电容的电容容量处于100pF至500pF的电容容量范围内。

本申请提供一种片内直流稳压源电路，通过设置具有延迟信号功能以及翻转信号功能的脉冲产生器，使得在负载终端接入稳压源电路的同时，破坏传统稳压源环路，为负载终端迅速供电，从而防止传统低响应能力稳压源无法响应负载终端接入稳压源电路所产生的变化导致稳压源电路的输出电压出现较大的电压纹波。

附图说明

图1为本申请一实施例提供的片内直流稳压源电路的结构示意图。

图2为本申请另一实施例提供的片内直流稳压源电路的结构示意图。

图3为本申请一实施例提供的片内直流稳压源电路的各节点的电平随时间变化的状态图。

附图标记：

110-基准电压源；120-误差放大器；121-误差放大器的负极输入端；

122-误差放大器的正极输入端；123-误差放大器的输出端；131-供电电源；

132-第一开关管；132a-第一开关管的栅极；132b-第一开关管的源极；

132c-第一开关管的漏极；141-信号输入端；142-信号输出端；150-与门；

151-第一与门输入端；152-第二与门输入端；153-与门输出端；

160-脉冲产生器；161-反相器；170-第二开关管；171-第二开关管的栅极；

172-第二开关管的源极；173-第二开关管的漏极；181-第三开关管；

181a-第三开关管的栅极；181b-第三开关管的源极；

181c-第三开关管的漏极；182-负载终端；190-滤波器；191-滤波电容；

192-滤波电阻；

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供一种片内直流稳压源电路。需要说明的是，本申请提供的片内直流稳压源电路可以内置于任何种类或型号的芯片处理器。或者更准确的说，本申请提供的片内直流稳压源电路与其他功能芯片集成在同一块芯片上。

如图1所示，在本申请的一实施例中，所述片内直流稳压源电路包括基准电压源110、误差放大器120、供电电源131、第一开关管132、信号输入端141、与门150、脉冲产生器160、第二开关管170、第三开关管181、负载终端182和信号输出端142。

所述误差放大器120的负极输入端121与所述基准电压源110电连接。所述第一开关管132与所述供电电源131电连接。所述第一开关管132还与所述误差放大器120的输出端123电连接。所述信号输入端141用于引入高电平和低电平周期性交替切换的数字信号。所述与门150包括第一与门150输入端、第二与门150输入端和与门输出端153。所述第一与门150输入端与所述信号输入端141通信连接。所述第二与门150输入端与所述信号输入端141通信连接。

所述脉冲产生器160设置于所述信号输入端141和所述第二与门150输入端之间。所述脉冲产生器160用于将信号输入端141引入的数字信号进行电平翻转并延时预设时间段后发送至所述与门输出端153。所述第二开关管170与所述与门输出端153电连接。所述第二开关管170还电连接于所述误差放大器120与所述第一开关管132之间的连接链路。所述第三开关管181与所述脉冲产生器160电连接。所述第三开关管181还与所述误差放大器120的正极输入端122电连接。所述第三开关管181还与所述第一开关管132电连接。所述负载终端182与所述第三开关管181电连接。所述信号输出端142设置于所述第一开关管132与所述第三开关管181之间的连接链路上。

具体地，本实施例提供的片内直流稳压源电路本质上是一种LDO(low dropoutregulator，低压差线性稳压器)电路。本实施例提供的片内直流稳压源电路可以作为mipi(移动行业处理器接口)，lvds(低电压差分信号接口，又称RS-644总线接口)，usb(通用串行总线)的发送phy信号(phy指物理接口收发器，物理层，OSI的最底层。一般指与外部信号接口芯片)的驱动电路。

作为线性负反馈系统，LDO电路为了实现对负载端的电压的控制，其方式为在系统内部建立负反馈，这样能够在一定范围的负载电流下，为负载端提供较为稳定的电压。

本实施例提供的片内直流稳压源电路的基本工作原理是将误差放大器120的正极输入端122接收到的反馈电压与误差放大器120的负极输入端121接收到的基准电压源110输出的基准电压，通过误差放大器120进行比较得到一个差值，误差放大器120将放大此差值，以此得到能够控制片内直流稳压源电路中的一些功率器件(比如本实施例中的第一开关管132、第二开关管170和第三开关管181)的栅极电压的电压，通过这些功率器件的栅压对其输出电流进行调节，使得整个片内直流稳压源电路的输出电压的数值能够在正常工作电压的数值附近保持不变，以实现输出电压的稳定。

如图1所示，信号输出端142作为一个反馈端连接到误差放大器120的正极输入端122。信号输出端142可以连接其他后续电路或是其他负载，为后续电路或其他负载提供一个稳定的电压。

基准电压源110可以提供1.2伏至1.8伏的基准直流电压，作为参考电压或是基准电压之用。基准电压和参考电压的意义是相同的，在本申请中。整个片内直流稳压源电路的作用是使得信号输出端142可以输出等同于基准电压源110提供电压数值相等的稳定的，波纹小的直流电压。

信号输入端141输入的是逻辑0或逻辑1的数字信号，1代表高电平，0代表低电平。而信号输出端142输出的电压信号，属于模拟信号，因此本实施例提供的片内直流稳压源电路也具有数字信号转为模拟信号的功能。

如图2和图3所示，与门150的特性是当所有的输入同时为高电平(逻辑1)时，输出才为高电平，否则输出为低电平(逻辑0)。因此，当信号输入端141输入逻辑0的低电平时，由于与门150的特性，与门输出端153输出为逻辑0，即低电平。此时第二开关管170的栅极171没有电压提供，S1C为低电平，第二开关管170处于断开状态。与此同时，第三开关管181也处于断开状态，负载终端182没有接入。第一开关管132处于非线性区，正常开启工作，整个电路处于环路稳定状态，使得信号输出端142输出等同于基准电压源110提供的电压值的输出电压。

如图2和图3所示，当信号输入端141的输入由逻辑0变为逻辑1时，在一瞬间，第一与门输入端151和第二与门输入端152都是高电平，与门输出端153也为高电平，即S1C为高电平。这相当于与门输出端153瞬间产生了一个数值在10毫安量级的脉冲电流。此时，S2C节点的电压被迅速下拉，使得第一开关管132进入线性区。S3C的节点的电压也被迅速拉低，导致第三开关管181开启，此时负载终端182接入电路，开启瞬间产生10mA量级的脉冲电流。第一开关管132进入线性区后，为第三开关管181提供大电源，实际是上是与第一开关管132连接的供电电源131为与第三开关管181连接的负载终端182供电，这样就不会使得负载终端182的突然接入导致信号输出端142的电压骤降，避免了数值较大电压纹波的出现。电压纹波实质就是电压数值的波动，体现是电压值的下降。而且，第一开关管132进入线性区，与第二开关管170开启，以及与第三开关管181开启，这三个动作在本实施例中可以实现同步。

然而，高脉冲的大电流是不能持续太长时间的，因为如果持续太长时间会导致信号输出端142的电压等于供电电源131提供的电压了，这样就会导致电路损坏。正常状态下，信号输出端142应当是输出等同于基准电压源110提供的电压值的输出电压。

为避免电路损坏，本实施例中的脉冲产生器160就会起作用了。在预设时间段的延时后，脉冲产生器160将输入至第二与门输入端152的信号进行翻转，将逻辑1翻转为逻辑0，第一开关管132恢复至非线性区，第二开关管170和第三开关管181恢复至本断开的状态，这样整个电路的整体状态就恢复到与信号输入端141的输入是逻辑0时的相同状态，信号输出端142提供稳定的10毫安量级负载电流，此时负载电流在一个周期内稳定传输，不跳变，直到下一个周期的开始，循环往复。

请参阅图3，图3为本申请一实施例提供的片内直流稳压源电路的各节点的电平随时间变化的状态图，可以参阅图3得知不同端的电平状态变化。

本实施例中，通过设置具有延迟信号功能以及翻转信号功能的脉冲产生器160，使得在负载终端182接入稳压源电路的同时，破坏传统稳压源环路，为负载终端182迅速供电，从而防止传统低响应能力稳压源无法响应负载终端182接入稳压源电路所产生的变化导致稳压源电路的输出电压出现较大的电压纹波。

本实施例所提供的片内直流稳压源电路，信号输出端142的电压纹波可以小于10毫伏。即信号输出端142的电压跌落数值小于10毫伏特。

在本申请的一实施例中，所述第一开关管132为PMOS管或NMOS管，所述第二开关管170为NMOS管，所述第三开关管181为PMOS管。

具体地，如图所示，图2中示出的实施例中的第一开关管132为PMOS管。

如图2所示，在本申请的一实施例中，所述片内直流稳压源电路还包括滤波器190。所述滤波器190连接于所述误差放大器120的正极输入端122与所述第一开关管132之间的连接链路。

具体地，滤波器190起到去耦的滤波作用，可以去除整个片内直流稳压源电路中产生的噪声和杂波，使得输出电压更稳定。

请继续参阅图2，在本申请的一实施例中，所述滤波器190包括滤波电容191和滤波电阻192。所述滤波电容191的正极板(正极板图中未标号)连接于所述误差放大器120的正极输入端122与所述第一开关管132的漏极132c之间的连接链路。所述滤波电容191的负极板(负极板图中也未标号)接地。所述滤波电阻192的一端与所述第一开关管132的漏极132c电连接。所述滤波电阻192的另一端接地。

具体地，本实施例提供的滤波电容191和滤波电阻192组成的滤波器190结构比较简单，就可以完成滤波功能，不需要接入很大的功率管和外接μF量级的大电容进行滤波。所述滤波电容191的容量可以处于pF量级，大大节省了电路设计成本。

请继续参阅图2，在本申请的一实施例中，所述脉冲产生器160包括多个依次串联的反相器161。

具体地，多个串联的反相器161既可以提供延时，又可以实现电平翻转的功能。可选地，所述脉冲产生器160可以由三个反相器161串联而成。三个反相器161的设置可以使得延时时间控制在一个合适的数值上，即控制预设时间段的持续时间在1纳秒到5纳秒左右的时间范围内，这样可以使得与门输出端153瞬间产生的高脉冲电流可以持续比较短的时间。如果延时时间太长，会导致信号输出端142的电压大小直接等于供电电源131的提供的电压大小，这样会损坏电路。

在本申请的一实施例中，所述预设时间段为1纳秒。

具体地，1纳秒的预设时间段设置可以实现速度非常快的接入负载响应。也即，本实施例提供的片内直流稳压源电路可以实现1纳秒级别的快速响应。

请继续参阅图2，在本申请的一实施例中，所述第一开关管132的栅极132a与所述误差放大器120的输出端123电连接。所述第一开关管132的源极132b与所述供电电源131电连接。所述第一开关管132的漏极132c与所述误差放大器120的正极输入端122电连接。

具体地，所述供电电源131的作用是为第一开关管132供电。所述供电电源131提供的电压可以为5伏直流电压，也可以为3.3伏直流电压。

请继续参阅图2，在本申请的一实施例中，所述第二开关管170的源极172接地。所述第二开关管170的栅极171与所述与门输出端153电连接。所述第二开关管170的漏极173连接于所述第一开关管132的栅极132a与所述误差放大器120的输出端123之间的连接链路。

具体地，第二开关管170只需要能够支持10毫安量级的尺寸即可，不需要为了更快的接入负载响应，而提高到10毫安量级的尺寸，也不需要做备用的100毫安量级尺寸的功率管，从而大大节省了芯片的总面积。

请继续参阅图2，在本申请的一实施例中，所述第三开关管181的源极181b与所述误差放大器120的正极输入端122电连接。所述第三开关管181的源极181b还与所述滤波电阻192电连接。所述第三开关管181的漏极181c与所述负载终端182电连接。所述第三开关管181的栅极181a与所述脉冲产生器160电连接。

具体地，负载终端182可以为一个负载电阻。负载电阻的大小可以为40欧姆，也可以为70欧姆。所述第三开关管181可以理解为一个工具作用的开关管，用于接入负载终端182。本实施例的电路设计简单，不需要设计复杂的电压检测电路，也不需要加入超高速比较器电路。

在本申请的一实施例中，所述滤波电容191的电容容量处于100pF至500pF的电容容量范围内。

具体地，所述滤波电容191的电容容量可以为100pF。所述滤波电容191的电容容量可以为500pF。所述滤波电容191的电容容量可以为250pF。这样整个电路就不需要接入很大的功率管和外接μF量级的大电容进行滤波，使用pF量级的电容即可实现滤波功能。

本申请提供的片内直流稳压源电路由于采用了逻辑电路实现破坏电压环路式的快速响应，可以实现1纳秒脉冲10毫安量级的负载超快速响应且电压纹波低于10毫伏，精心调节之后，可以实现10毫伏以下量级的纹波，响应能力强。例如理想的目标输出电压希望是稳定在5V，那么本申请的片内直流稳压源电路可以使得实际的输出电压处于4.99伏至5伏的范围内。

以上所述实施例的各技术特征可以进行任意的组合，各方法步骤也并不做执行顺序的限制，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。