一种PCB模型提取方法、装置、设备及介质

技术领域

本申请涉及电路设计技术领域，特别涉及一种PCB模型提取方法、装置、设备及介质。

背景技术

在传统数字系统设计中，高速互联现象常常可以忽略不计，因为它们对系统的性能影响很微弱。然而，随着计算机技术的不断发展，在众多决定系统性能的因素里，高速互联现象正起着主导作用，常常导致一些不可预见问题的出现，极大的增加了系统设计的复杂性。因此在高速链路设计中，要尽量优化各个模块，借助仿真工具提前评估设计可行性及风险点，并依据仿真结果优化设计，提高系统设计成功率，缩短研发周期。在服务器系统高速信号链路仿真过程中，需要基于PCB(即Printed Circuit Board，印制电路板)信息提取高速链路走线模型，通常是提取链路的S参数模型进行信号仿真。在提取模型时，需要保证PCB的参数设置能够反映实际PCB的电气特性，如链路损耗。若提取模型时仿真参数设置不准确，会导致提取的模型与实际情况有偏差，进而影响仿真结果，增加系统设计风险。

当前，在PCB走线模型提取时，通常会先依照经验值设置仿真参数，然后将提取的模型与实际PCB的测试数据进行对比验证，若提取模型的电气特性与实际结果接近，则说明仿真参数设置合理。若提取模型的电气特性与实际结果偏差较大，则需要对参数进行校正，直至模型特性与实际PCB特性匹配。但是，当链路比较复杂时，在参数校正时容易产生误差，进而会误导工程师的参数设置，增加系统评估风险。

发明内容

有鉴于此，本申请的目的在于提供一种PCB模型提取方法、装置、设备及介质，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。其具体方案如下：

第一方面，本申请提供了一种PCB模型提取方法，包括：

确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件；

基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果；

基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数；

基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。

可选的，所述基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数，包括：

基于所述模型提取结果确定出仿真链路损耗值；

对所述仿真链路损耗值与所述校正链路的实际链路损耗值进行比对，得到比对结果；其中，所述比对结果包括所述仿真链路损耗值与所述实际链路损耗值之间的大小关系和差值；

若所述差值大于预设阈值，则基于所述大小关系和所述差值调整所述耗散因子参数，并基于调整后的耗散因子参数对所述校正链路再次进行模型提取，直到所述差值小于或等于所述预设阈值，则将当前的耗散因子参数确定为校正后耗散因子参数。

可选的，所述基于所述大小关系和所述差值调整所述耗散因子参数，包括：

若所述大小关系为所述仿真链路损耗值大于所述实际链路损耗值，则基于所述差值调低所述耗散因子参数；

若所述大小关系为所述仿真链路损耗值小于所述实际链路损耗值，则基于所述差值调高所述耗散因子参数。

可选的，所述确定目标PCB链路对应的校正链路，包括：

从所述目标PCB链路中去除所述目标器件，得到所述校正链路。

可选的，所述确定目标PCB链路对应的校正链路，包括：

从已有的PCB链路中确定出所述目标PCB链路对应的校正链路；

其中，所述目标PCB链路中与目标器件相连的电子元器件，在所述校正链路中通过信号线直接相连，所述目标PCB链路中的其余电子元器件和走线与所述校正链路均一致。

可选的，所述基于所述模型提取结果确定出仿真链路损耗值，包括：

基于所述模型提取结果确定出目标关键频点对应的仿真链路损耗值。

可选的，所述目标器件包括电容和静电阻抗器。

第二方面，本申请公开了一种PCB模型提取装置，包括：

校正链路确定模块，用于确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件；

校正链路模型提取模块，用于基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果；

耗散因子参数校正模块，用于基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数；

目标链路模型提取模块，用于基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。

第三方面，本申请公开了一种电子设备，包括：

存储器，用于保存计算机程序；

处理器，用于执行所述计算机程序，以实现前述的PCB模型提取方法。

第四方面，本申请公开了一种计算机可读存储介质，用于保存计算机程序，所述计算机程序被处理器执行时实现前述的PCB模型提取方法。

可见，本申请先确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件，之后基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果，并基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数，最后基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。也即，本申请先确定目标PCB链路对应的校正链路，校正链路中不包括对能够对链路造成非线性影响的器件，对校正链路进行模型提取，并基于提整校正耗散因子参数，最后基于校正后耗散因子参数对目标PCB链路进行模型提取，耗散因子参数为仿真参数中的关键参数，这样，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请公开的一种PCB模型提取方法流程图；

图2为本申请公开的一种具体的PCB模型提取方法流程图；

图3为本申请提供的一种具体的目标PCB链路链路示意图；

图4为本申请提供的一种实际链路损耗示意图；

图5为本申请提供的一种具体的仿真链路损耗曲线示意图；

图6为本申请提供的一种具体的实际损耗示意图；

图7为本申请提供的一种具体的校正链路示意图；

图8为本申请提供的一种具体的仿真链路损耗曲线示意图

图9为本申请提供的一种具体的仿真链路损耗曲线示意图

图10为本申请公开的一种PCB模型提取装置结构示意图；

图11为本申请公开的一种电子设备结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

当前，在PCB走线模型提取时，通常会先依照经验值设置仿真参数，然后将提取的模型与实际PCB的测试数据进行对比验证，若提取模型的电气特性与实际结果接近，则说明仿真参数设置合理。若提取模型的电气特性与实际结果偏差较大，则需要对参数进行校正，直至模型特性与实际PCB特性匹配。但是，当链路比较复杂时，在参数校正时容易产生误差，进而会误导工程师的参数设置，增加系统评估风险。为此，本申请提供了一种PCB模型提取方案，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。

参见图1所示，本申请实施例公开了一种PCB模型提取方法，包括：

步骤S11：确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件。

在一种具体的实施方式中，可以从已有的PCB链路中确定出所述目标PCB链路对应的校正链路；其中，所述目标PCB链路中与目标器件相连的电子元器件，在所述校正链路中通过信号线直接相连，所述目标PCB链路中的其余电子元器件和走线与所述校正链路均一致。

在另一种具体的实施方式中，可以从所述目标PCB链路中去除所述目标器件，得到所述校正链路。

其中，所述目标器件可以包括但不限于电容和静电阻抗器。

也即，可以从已有的PCB链路选取与待仿真的目标PCB链路类似的PCB链路，但该链路不包含目标器件，比如电容器件。如果系统中没有此类链路，可在目标PCB链路基础上，将电容删除，用于参数校正，待参数校正完成，再基于原始目标PCB链路进行模型提取。

步骤S12：基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果。

步骤S13：基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数。

可以理解的是，耗散因子参数是对链路损耗值影响较大的参数。电容或者静电阻抗器等器件会对链路产生非线性影响，从而影响该参数的校正。去除电容或静电阻抗器等器件，则可以避免对该参数校正产生误差。

步骤S14：基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。

可见，本申请实施例先确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件，之后基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果，并基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数，最后基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。也即，本申请先确定目标PCB链路对应的校正链路，校正链路中不包括对能够对链路造成非线性影响的器件，对校正链路进行模型提取，并基于提整校正耗散因子参数，最后基于校正后耗散因子参数对目标PCB链路进行模型提取，耗散因子参数为仿真参数中的关键参数，这样，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。

参见图2所示，本申请实施例公开了一种具体的PCB模型提取方法，包括：

步骤S21：确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件。

步骤S22：基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果。

步骤S23：基于所述模型提取结果确定出仿真链路损耗值。

在具体的实施方式中，可以基于所述模型提取结果确定出目标关键频点对应的仿真链路损耗值。

步骤S24：对所述仿真链路损耗值与所述校正链路的实际链路损耗值进行比对，得到比对结果；其中，所述比对结果包括所述仿真链路损耗值与所述实际链路损耗值之间的大小关系和差值。

步骤S25：若所述差值大于预设阈值，则基于所述大小关系和所述差值调整所述耗散因子参数，并基于调整后的耗散因子参数对所述校正链路再次进行模型提取，直到所述差值小于或等于所述预设阈值，则将当前的耗散因子参数确定为校正后耗散因子参数。

也即，若所述差值大于预设阈值，则基于所述大小关系和所述差值调整所述耗散因子参数，然后跳转至步骤步骤S23，直到所述差值小于或等于所述预设阈值，则将当前的耗散因子参数确定为校正后耗散因子参数。

在具体的实施方式，可以若所述大小关系为所述仿真链路损耗值大于所述实际链路损耗值，则基于所述差值调低所述耗散因子参数；可以若所述大小关系为所述仿真链路损耗值小于所述实际链路损耗值，则基于所述差值调高所述耗散因子参数。

具体的基于差值，根据经验确定调高或调低多少，或者基于预设的映射关系，确定调高或调低多少。

步骤S26：基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。

例如，参见图3所示，图3为本申请实施例提供的一种具体的目标PCB链路链路示意图。信号线从CPU0引出后换到内层L16层，在拓扑中间位置换层到表层与电容器件相连，随后又换到L16层，直到与CPU1互连。在对上述链路进行模型提取时，需要考虑提取模型的损耗特性与链路实际损耗特性是否匹配，当仿真数据与实际数据有偏差时，需要校正仿真参数最终使仿真数据与实测数据匹配。首先找到该链路对应PCB叠层的实测损耗数据，该数据一般是PCB板厂基于测试板进行测试，测试板上的信号线类型与该CPU互连信号线一致，但是不包含电容器件。查阅该CPU互连信号线的实测损耗值如图4所示，图4为本申请实施例提供的一种实际链路损耗示意图。

在链路模型提取时，影响链路损耗的一个重要参数是Df(即耗散因子)值，这个参数表征的材料对信号的损耗特性，与PCB损耗成正比。当提取的模型的仿真链路损耗值大于实际链路损耗值时，可以在模型提取时将DF值调小，当提取的模型的仿真链路损耗值小于实际链路损耗值时，可以在模型提取时将DF值调大，最终使提取的模型的仿真链路损耗值与实际链路损耗值匹配，具体的，可以在关键频点的差值小于预设阈值，比入在0.5db以内。在模型提取时，通常先根据经验设置一个相对合理的Df值，然后将仿真链路损耗值与实际链路损耗对比，进而对Df值进行校正。在本例中，根据经验将Df参数设置为0.004。基于此参数进行模型提取，得到的链路损耗曲线如图5所示。图5为本申请实施例提供的一种具体的仿真链路损耗曲线示意图。图5中的损耗曲线对应的是整个链路的损耗，包含PCB走线，过孔，以及电容。

进一步的，参见图6所示，图6为本申请实施例提供的一种具体的实际损耗示意图，图6表示了单个过孔和电容在各频点的损耗值。通过估算在8GHz和12.89Hz两个频点下的数据，来分析模型提取对应的仿真链路损耗值是否和实际链路损耗值匹配。通过图3可以看出，该链路一共有4个过孔，1个电容，以及14inch长度的PCB走线，理论上在8GHz的实际链路损耗约为：-4*0.3-0.3-14*0.6＝-9.9db。在12.89GHz的实际链路损耗约为：-4*0.4-0.4-14*0.84＝-13.76db。而在8GHz的链路仿真损耗为-11.257db,在12.89GHz的链路仿真损耗为-13.05db。由此对比可以发现，在8GHz情况下仿真链路损耗值大于实际链路损耗值，而在12.89GHz情况下仿真链路损耗值小于实际链路损耗值。这就导致不管如何调整Df值，都不能在各个频点很好的拟合仿真与实测数据。

导致这种情况的主要原因是链路中有电容器件，电容器件会对链路造成非线性的影响，进而影响仿真与实测的拟合。为了消除电容的影响，更好的拟合仿真参数，首先将链路中的电容去掉，生成一个校正链路，如图7所示。图7为本申请实施例提供的一种具体的校正链路示意图。基于该校正链路进行模型提取，得到的链路损耗曲线如图8所示，图8为本申请实施例提供的一种具体的仿真链路损耗曲线示意图。通过估算在8GHz和12.89Hz两个频点下的数据，来分析模型提取是否和实测值匹配。图7中的链路一共有2个过孔，以及14inch长度的PCB走线，在8GHz的实际链路损耗约为：-2*0.3-14*0.6＝-9db。在12.89GHz的实际链路总损耗约为：-2*0.4-14*0.84＝-12.56db。而在8GHz的仿真链路损耗为-8.13db,在12.89GHz的仿真链路损耗为-11.16db。通过分析可知，仿真链路损耗在8GHz和12.89Hz两个频点下均小于实际链路总损耗，需要将仿真df参数增加，设置为0.0055。

进一步的，基于校正后的Df值再次进行模型提取，得到的链路损耗曲线如图9所示。图9为本申请实施例提供的一种具体的仿真链路损耗曲线示意图。参数校正后的仿真链路损耗为-9.1db@8GHz和-12.46db@12.89GHz,与实际链路损耗-9db@8GHz和-12.56db@12.89GHz基本匹配，说明该参数设置合理，可以应用于对含电容的实际链路进行仿真。也即，基于该参数对目标PCB链路进行模型提取。从而提升系统仿真评估准确度，从而提高链路设计质量。

参见图10所示，本申请实施例公开了一种PCB模型提取装置，包括：

校正链路确定模块11，用于确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件；

校正链路模型提取模块12，用于基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果；

耗散因子参数校正模块13，用于基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数；

目标链路模型提取模块14，用于基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。

可见，本申请实施例先确定目标PCB链路对应的校正链路；其中，所述校正链路中不包含所述目标PCB链路中的目标器件，并且，所述目标器件为能够对链路造成非线性影响的器件，之后基于耗散因子参数对所述校正链路进行模型提取，得到相应的模型提取结果，并基于所述模型提取结果对所述耗散因子参数进行校正，得到校正后耗散因子参数，最后基于所述校正后耗散因子参数对所述目标PCB链路进行模型提取。也即，本申请先确定目标PCB链路对应的校正链路，校正链路中不包括对能够对链路造成非线性影响的器件，对校正链路进行模型提取，并基于提整校正耗散因子参数，最后基于校正后耗散因子参数对目标PCB链路进行模型提取，耗散因子参数为仿真参数中的关键参数，这样，能够提升仿真参数的准确度，从而提升模型提取的准确度以及链路设计评估的准确度。

耗散因子参数校正模块13，具体包括：

仿真链路损耗值确定子模块，用于基于所述模型提取结果确定出仿真链路损耗值；

链路损耗值比对子模块，用于对所述仿真链路损耗值与所述校正链路的实际链路损耗值进行比对，得到比对结果；其中，所述比对结果包括所述仿真链路损耗值与所述实际链路损耗值之间的大小关系和差值；

参数调整子模块，用于若所述差值大于预设阈值，则基于所述大小关系和所述差值调整所述耗散因子参数，并基于调整后的耗散因子参数启动校正链路模型提取模块12，直到所述差值小于或等于所述预设阈值，则将当前的耗散因子参数确定为校正后耗散因子参数。

参数调整子模块，具体用于若所述大小关系为所述仿真链路损耗值大于所述实际链路损耗值，则基于所述差值调低所述耗散因子参数；若所述大小关系为所述仿真链路损耗值小于所述实际链路损耗值，则基于所述差值调高所述耗散因子参数。

在一种具体的实施方式中，校正链路确定模块11，具体用于从所述目标PCB链路中去除所述目标器件，得到所述校正链路。

在另一种具体的实施方式中，校正链路确定模块11，具体用于从已有的PCB链路中确定出所述目标PCB链路对应的校正链路；

其中，所述目标PCB链路中与目标器件相连的电子元器件，在所述校正链路中通过信号线直接相连，所述目标PCB链路中的其余电子元器件和走线与所述校正链路均一致。

进一步的，仿真链路损耗值确定子模块，具体用于基于所述模型提取结果确定出目标关键频点对应的仿真链路损耗值。

并且，所述目标器件包括电容和静电阻抗器。

参见图11所示，本申请实施例公开了一种电子设备20，包括处理器21和存储器22；其中，所述存储器22，用于保存计算机程序；所述处理器21，用于执行所述计算机程序，其中，所述计算机程序被处理器执行时实现前述实施例公开的PCB模型提取方法。

关于上述PCB模型提取方法的具体过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。

并且，所述存储器22作为资源存储的载体，可以是只读存储器、随机存储器、磁盘或者光盘等，存储方式可以是短暂存储或者永久存储。

另外，所述电子设备20还包括电源23、通信接口24、输入输出接口25和通信总线26；其中，所述电源23用于为所述电子设备20上的各硬件设备提供工作电压；所述通信接口24能够为所述电子设备20创建与外界设备之间的数据传输通道，其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议，在此不对其进行具体限定；所述输入输出接口25，用于获取外界输入数据或向外界输出数据，其具体的接口类型可以根据具体应用需要进行选取，在此不进行具体限定。

进一步的，本申请实施例还公开了一种计算机可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述实施例公开的PCB模型提取方法。

关于上述PCB模型提取方法的具体过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上对本申请所提供的一种PCB模型提取方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。