一种浮栅场效应晶体管器件及其制备方法
文献发布时间:2023-06-19 18:30:43
技术领域
本申请涉及纳米材料光电晶体管的技术领域,特别是一种浮栅场效应晶体管器件及其制备方法。
背景技术
光电逻辑器件在计算领域有着重要的应用,是未来片上光互连的关键。传统硅基器件实现逻辑功能需要复杂的电子电路,这阻碍了器件的进一步小型化和集成化。近年来的研究表明,基于二维材料的半导体同质结具有良好的光电特性和静电可调谐性,是极具前景的光电逻辑器件的候选材料。目前,采用半浮栅、铁电材料极化和双金属栅的局部静电掺杂是获得内建电场极性可切换的同质结的方法,但其工作需要多个电压和光输入之间的协调控制。功能的多样性是以操作的复杂性为代价。
发明内容
本申请提供一种浮栅场效应晶体管器件及其制备方法。该晶体管器件是一种光激发场效应晶体管器件,是具有全光驱动传感能力的新型光电逻辑器件。由此可以解决光电逻辑器件操作过程中复杂的电压和光输入协调控制问题。
第一方面,提供了一种浮栅场效应晶体管器件,包括MoTe
所述Si衬底上具有SiO
与现有技术相比,本申请提供的方案至少包括以下有益技术效果:
本发明利用MoTe
结合第一方面,在第一方面的某些实现方式中,所述MoTe
结合第一方面,在第一方面的某些实现方式中,所述SiO
SiO
结合第一方面,在第一方面的某些实现方式中,所述Au栅电极包括钛层和金层,所述钛层夹设于所述金层和所述SiO
由此有利于提高Au栅电极的使用性能。
结合第一方面,在第一方面的某些实现方式中,所述Au栅电极的引出线从所述SiO
Au栅电极的引出线伸出浮栅场效应晶体管器件外,有利于灵活实现Au栅电极的接线。
结合第一方面,在第一方面的某些实现方式中,所述源电极接地,所述源电极和所述漏电极的偏压为0V。
通过控制源电极和漏电极的偏压以使浮栅场效应晶体管器件可以正常工作。
结合第一方面,在第一方面的某些实现方式中,所述源电极和所述漏电极之间串联有电流检测单元。
结合第一方面,在第一方面的某些实现方式中,所述双Au栅电极的第一Au栅电极通过第一开关接地,所述第一开关用于改变所述第一Au栅电极的接地状态;所述双Au栅电极的第二Au栅电极通过第二开关接地,所述第二开关用于改变所述第二Au栅电极的接地状态。
结合第一方面,在第一方面的某些实现方式中,所述器件的工作模式包括以下至少一项:
所述第一Au栅电极接地、所述第二Au栅电极不接地,所述器件用于指示-1;
所述第一Au栅电极不接地、所述第二Au栅电极接地,所述器件用于指示1;
所述第一Au栅电极不接地、所述第二Au栅电极不接地,所述器件用于指示0;
所述第一Au栅电极接地、所述第二Au栅电极接地,所述器件用于指示0。
通过改变双Au栅电极的接地模式,可以改变双Au栅电极的电荷存储状态,进而获得不同的电流信号输出,实现逻辑门功能。
第二方面,提供了一种浮栅场效应晶体管器件的制备方法,包括:
(1)利用电子束光刻技术、热蒸镀金属电极在Si衬底的SiO
(2)采用机械剥离的方法在PDMS膜上制备CuInP
(3)采用机械剥离的方法在PDMS膜上制备MoTe
(4)利用电子束光刻技术、热蒸镀金属电极在MoTe
附图说明
图1为本发明的器件结构示意图。
图2为本发明的器件的应用场景示意图。
图3为本发明的器件光照条件下的工作过程示意图。
图4为本发明的材料能带结构及工作原理示意图。
图5为本发明的器件光照条件下的4种工作过程示意图。
图6为本发明的器件光照下电流信号测试结果示意图。
具体实施方式
下面结合附图和具体实施例对本申请作进一步详细的描述。
图1是本申请实施例提供的一种浮栅场效应晶体管器件。该器件可以为层叠结构。该器件可以包括二碲化钼(MoTe
Si衬底上可以具有SiO
MoTe
图2示出了浮栅场效应晶体管器件的一种可能的应用场景。如图2所示,源电极接地,漏电极和源电极的偏压可以为0V。双Au电极中的Au电极1与开关1的一端电连接,开关1的另一端接地。双Au电极中的Au电极2与开关2的一端电连接,开关2的另一端接地。通过控制开关的导通和断开,可以控制双Au电极的接地情况。开关的具体形式还可以替换为光电二极管等。漏电极和源电极之间可以串联电流检测单元,电流检测单元可以用于检测浮栅场效应晶体管器件在光照作用下产生的微电流。
下面结合图3和图4,阐述浮栅场效应晶体管器件在光照作用下产生微电流的原理。如图3所示,左侧Au栅电极接地,右侧Au栅电极不接地。
由于MoTe
图5示出了浮栅场效应晶体管器件的4种工作模式。当左侧Au栅电极接地,右侧Au栅电极不接地时,浮栅场效应晶体管器件产生的电流I
本申请还提供一种二碲化钼薄片/铜铟硫代磷酸盐薄片/双金栅电极叠层结构浮栅场效应晶体管器件及其制备方法,该方法的步骤包括:
(1)利用电子束光刻技术在Si衬底的SiO
(2)采用机械剥离的方法在PDMS膜(Polydimethylsiloxane,聚二甲基硅氧烷)上制备CuInP
(3)将步骤(2)制备的CuInP
(4)采用机械剥离的方法在PDMS膜(Polydimethylsiloxane,聚二甲基硅氧烷)上制备MoTe
(5)将步骤(4)制备的MoTe
(6)利用电子束光刻技术、在MoTe
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此,本发明的保护范围应当以本发明权利要求所界定的范围为准。
- 浮栅存储器件及其控制方法、3D存储器件与2D存储器件
- 一种抗辐照多栅器件及其制备方法
- 一种半浮栅晶体管的制备方法、半浮栅晶体管及存储器件
- 一种浮栅型分栅闪存器件的制备方法及器件