显示面板和显示装置

本申请为申请日为2021年9月14日，申请号为202111074763.7，发明创造名称为“显示面板和显示装置”的分案申请。本分案申请及其母案申请均要求申请日为2021年4月28日，申请号为202110470529.X，发明创造名称为“显示面板和显示装置”的本国优先权。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，是多数自发光显示面板中不可或缺的元件。

然而，现有显示面板中，随着使用时间的增加，像素电路中驱动晶体管的内部特性发生缓慢变化，导致驱动晶体管的阈值电压发生漂移，从而影响驱动晶体管的综合特性，进而影响显示均一性。

发明内容

本发明实施例提供一种显示面板和显示装置，以改善现有驱动晶体管阈值电压漂移问题。

本发明实施例提供了一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括数据写入模块、驱动模块和偏置调节模块；

所述驱动模块用于为所述发光元件提供驱动电流，所述驱动模块包括驱动晶体管；

所述数据写入模块用于为所述驱动模块提供数据信号，所述数据写入模块连接于所述驱动晶体管的源极；

所述偏置调节模块连接于所述驱动晶体管的源极或漏极与偏置调节信号端之间；

所述像素电路的工作过程包括偏置调节阶段，在所述偏置调节阶段，所述偏置调节模块开启，为所述驱动晶体管的源极或漏极提供偏置调节信号；

所述驱动晶体管为PMOS晶体管，所述偏置调节信号为高电平信号，或者，所述驱动晶体管为NMOS晶体管，所述偏置调节信号为低电平信号。

基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述显示面板。

本发明实施例中，像素电路的工作过程包括偏置调节阶段，在偏置调节阶段，偏置调节模块开启，偏置调节信号端的偏置调节信号通过开启的偏置调节模块写入驱动晶体管的源极或漏极，以调节驱动晶体管的源极或漏极电位，改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置调节阶段，当驱动晶体管中产生驱动电流时，驱动晶体管长期处于非偏置调节状态可能会导致驱动晶体管的I-V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置调节阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置调节阶段驱动晶体管的I-V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图虽然是本发明的一些具体的实施例，对于本领域的技术人员来说，可以根据本发明的各种实施例所揭示和提示的器件结构，驱动方法和制造方法的基本概念，拓展和延伸到其它的结构和附图，毋庸置疑这些都应该是在本发明的权利要求范围之内。

图1是本发明实施例提供的一种显示面板的像素电路的结构示意图；

图2是本发明实施例提供的另一种显示面板的像素电路的结构示意图；

图3是本发明实施例提供的另一种显示面板的像素电路的结构示意图；

图4是本发明实施例提供的另一种显示面板的像素电路的结构示意图；

图5是驱动晶体管Id-Vg曲线漂移的示意图；

图6为图1所示像素电路的一种时序示意图；

图7为图1所示像素电路的另一种时序示意图；

图8为图3所示像素电路的一种时序示意图；

图9是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图10是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图11为图9所示像素电路的一种时序示意图；

图12为图10所示像素电路的一种时序示意图；

图13是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图14是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图15为图14所示像素电路的一种时序示意图；

图16是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图17为图16所示像素电路的一种时序示意图；

图18是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图19是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图20为图19所示像素电路的一种时序示意图；

图21是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图22为图21所示像素电路的一种时序示意图；

图23是本发明实施例提供的又一种显示面板的像素电路的结构示意图；

图24是本发明实施例提供的一种显示面板的示意图；

图25是本发明实施例提供的另一种显示面板的示意图；

图26是本发明实施例提供的又一种显示面板的示意图；

图27是本发明实施例提供的又一种显示面板的示意图；

图28是本发明实施例提供的又一种显示面板的示意图；

图29是本发明实施例提供的又一种显示面板的示意图；

图30是本发明实施例提供的一种显示装置的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例所揭示和提示的基本概念，本领域的技术人员所获得的所有其他实施例，都属于本发明保护的范围。

参考图1-图4所示，图1为本发明实施例提供的一种显示面板的像素电路的结构示意图，图2为本发明实施例提供的另一种显示面板的像素电路的结构示意图，图3是本发明实施例提供的另一种显示面板的像素电路的结构示意图，图4是本发明实施例提供的另一种显示面板的像素电路的结构示意图。

本实施例提供的显示面板包括：像素电路10和发光元件20；像素电路10包括数据写入模块11、驱动模块12和补偿模块13；驱动模块12用于为发光元件20提供驱动电流，驱动模块12包括驱动晶体管T2；数据写入模块11用于为驱动模块12提供数据信号Vdata，数据写入模块11连接于驱动晶体管T2的源极S；补偿模块13用于补偿驱动晶体管T2的阈值电压；其中，像素电路10还包括偏置调节模块14，偏置调节模块14连接于驱动晶体管T2的源极S或漏极D与偏置调节信号端之间；像素电路10的工作过程包括偏置调节阶段，在偏置调节阶段，偏置调节模块14开启，为驱动晶体管T2的源极S或漏极D提供偏置调节信号V0；如图1所示可选驱动晶体管T2为PMOS晶体管，偏置调节信号V0为高电平信号V0H，或者，如图3所示可选驱动晶体管T0为NMOS晶体管，偏置调节信号V0为低电平信号V0L。偏置调节信号端提供偏置调节信号V0。

需要说明的是，图1和图2所示为驱动晶体管T0为PMOS型晶体管的像素电路，图3和图4所示为驱动晶体管T2为NMOS型晶体管的像素电路；图1和图3中，偏置调节模块14连接于驱动晶体管T2的漏极D与偏置调节信号端之间，偏置调节模块14连接于驱动晶体管T2的源极S与偏置调节信号端之间。当在偏置调节阶段，驱动晶体管T2开启时，偏置调节信号V0可以在驱动晶体管T2的源极S和漏极D之间传输。

需要注意的是，图1～图4中仅示意性地示出了上述实施方式中的关键结构，并不包含电路所运行的全部结构，完整的电路结构随本实施例的描述在后文中逐渐示出。

本实施例中，像素电路10包括数据写入模块11，数据写入模块11的输入端接收数据信号Vdata，数据写入模块11的控制端接收扫描信号S1，数据写入模块11的输出端与驱动模块12的源极S电连接，可以理解，驱动模块12的源极S为第二节点N2。像素电路10接收的扫描信号S1为脉冲信号，扫描信号S1的有效脉冲控制数据写入模块11的输入端和输出端的传输路径导通，以将数据信号Vdata提供给驱动模块12的源极S；扫描信号S1的无效脉冲控制数据写入模块11的输入端和输出端的传输路径关断。因此在扫描信号S1的控制下，数据写入模块11选择性地为驱动模块12的源极提供数据信号Vdata。

像素电路10包括驱动模块12，驱动模块12的第二端与发光元件20耦接，驱动模块12包括驱动晶体管T2，驱动晶体管T2导通后驱动模块12为发光元件20提供驱动电流。如图1和图2所示，若驱动晶体管T2为PMOS，则驱动晶体管T2的源极与驱动模块12的第一端电连接，驱动晶体管T2的漏极与驱动模块12的第二端电连接；如图3和图4所示，若驱动晶体管T2为NMOS，则驱动晶体管T2的源极与驱动模块12的第二端电连接，驱动晶体管T2的漏极与驱动模块12的第一端电连接。在本实施例中，数据写入模块11连接至驱动晶体管T2的源极S。可以理解，晶体管的源漏极并非恒定不变，而是会随着晶体管驱动状态变化而改变。

像素电路10包括补偿模块13，补偿模块13用于补偿驱动晶体管T2的阈值电压。补偿模块13的第一极与第一节点N1(即驱动模块12的控制端)电连接，补偿模块13的控制端接收扫描信号S2，补偿模块13的第二极与第三节点N3(即驱动模块12的漏极D)电连接。像素电路10接收的扫描信号S2为脉冲信号，扫描信号S2的有效脉冲控制补偿模块13的第一极和第二极的传输路径导通，以调节驱动模块12的控制端和漏极D之间的电压，并补偿驱动晶体管T2的阈值电压；扫描信号S2的无效脉冲控制补偿模块13的第一极和第二极的传输路径关断。因此在扫描信号S2的控制下，补偿模块13选择性地补偿驱动模块12的阈值电压。

像素电路10包括偏置调节模块14，偏置调节模块14连接于驱动晶体管T2的源极S或漏极D与偏置调节信号端之间，偏置调节信号端提供偏置调节信号V0，偏置调节模块14用于在偏置调节阶段为驱动晶体管T2的源极S或漏极D提供偏置调节信号V0。偏置调节模块14的输出端与驱动模块12的源极S或漏极D电连接，偏置调节模块14的控制端接收扫描信号SV，偏置调节模块14的输入端连接至偏置调节信号端。像素电路10接收的扫描信号SV为脉冲信号，扫描信号SV的有效脉冲控制偏置调节模块14的输入端和输出端的传输路径导通，以将偏置调节信号V0提供给驱动模块12的源极S或漏极D；扫描信号SV的无效脉冲控制偏置调节模块14的输入端和输出端的传输路径关断。因此在扫描信号SV的控制下，偏置调节模块14选择性地为驱动模块12的源极S或漏极D提供偏置调节信号V0。

具体的，像素电路10的工作过程包括偏置调节阶段，在偏置调节阶段，扫描信号SV为有效脉冲，以使偏置调节模块14开启，为驱动晶体管T2的源极或漏极提供偏置调节信号V0；在非偏置阶段，扫描信号SV为无效脉冲，以使偏置调节模块14关断。

像素电路10在发光阶段等非偏置调节阶段，驱动晶体管T2处于导通状态。如图1所示，对于PMOS型的驱动晶体管T2而言，驱动晶体管T2处于导通状态，即处于其栅极电位小于源极电位的状态，而此时驱动晶体管T2工作于非饱和状态，其漏极电压往往小于栅极电压，造成PMOS晶体管开启，但是漏极电压小于栅极电压的现象，而且，往往漏极电压与栅极电压之间的电压差还较大，电势差较大。如图3所示，对于NMOS型的驱动晶体管T2而言，驱动晶体管T2处于导通状态，即处于其栅极电位大于源极电位的状态，其漏极电压为PVDD信号，造成NMOS晶体管开启，但是漏极电压大于栅极电压的现象，而且，往往漏极电压与栅极电压之间的电压差还较大，电势差较大。长期这样设置会导致驱动晶体管内部的离子极性化，进而驱动晶体管内部形成内建电场，导致驱动晶体管的阈值电压不断增大。

图5是驱动晶体管Id-Vg曲线漂移的示意图，如图5所示，Id-Vg曲线发生偏移，从而影响流入发光元件的驱动电流，进而影响显示均一性。本实施例中，像素电路10的工作过程中增加了偏置调节阶段，在偏置调节阶段，偏置调节模块14开启，偏置调节信号端提供的偏置调节信号V0通过开启的偏置调节模块14写入驱动晶体管T2的漏极D，调节漏极与栅极之间的电势差。需要说明的是，当偏置调节模块14将偏置调节信号V0写入驱动晶体管的源极S时，如果驱动晶体管T0在偏置调节阶段是开启的，偏置调节信号V0也会从驱动晶体管的源极S传输至驱动晶体管的漏极D，从而达到调节漏极与栅极之间的电势差的目的。

本申请中，当驱动晶体管为PMOS型晶体管时，偏置调节信号V0可以为恒定的高电平信号，即偏置调节信号V0的电压是固定不变的；在另一些情形中，不同的偏置调节阶段的偏置调节信号的大小也可以不同，例如，偏置调节信号V0也可以为渐变式的，在一个数据刷新周期的一定范围内逐渐递增或者逐渐递减；或者偏置调节信号V0为具有一定浮动范围的高电平信号，均属于本申请保护的范围；一般地，可以设置偏置调节信号V0的电压高于像素电路接收的数据信号Vdata，可以达到更快地调节阈值电压偏移的效果。

本申请中，当驱动晶体管为NMOS型晶体管时，偏置调节信号V0可以为恒定的低电平信号，即偏置调节信号V0的电压是固定不变的；在另一些情形中，不同的偏置调节阶段的偏置调节信号的大小可以不同，例如，偏置调节信号V0也可以为渐变式的，在一个数据刷新周期的一定范围内逐渐递增或者逐渐递减；或者偏置调节信号V0为具有一定浮动范围的低电平信号，均属于本申请保护的范围；一般地，可以设置偏置调节信号V0的电压低于像素电路接收的数据信号Vdata，可以达到更快地调节阈值电压偏移的效果。

为描述方便，下述实施例中，以图1所示的结构为例描述驱动晶体管为PMOS型晶体管时的像素电路的相关工作过程，以图3所示的结构为例描述驱动晶体管为NMOS型晶体管时的像素电路的相关工作过程：

示例性地，如图1所示，驱动晶体管T2为PMOS，偏置调节信号V0为高电平信号V0H。在偏置调节阶段，补偿模块13关断，驱动晶体管T2的漏极D接收高电平信号V0H。此时，相较于非偏置调节阶段，在该偏置调节阶段驱动晶体管T2的漏极电位得到一定程度上的升高调节，从而使驱动晶体管T2在该偏置调节阶段栅极、源极S和漏极D的电位得到调节。具体可选驱动晶体管T2的漏极电位V0H高于栅极的电位，即第三节点N3的电位高于第一节点N1的电位，使驱动晶体管T2实现反偏，从而减弱驱动晶体管T2内部离子极性化程度，降低驱动晶体管T2的阈值电压，通过偏置驱动晶体管T2实现对驱动晶体管T2的阈值电压的调节，改善驱动晶体管T2的栅极电位和漏极电位之间的电势差。

示例性地，如图3所示，驱动晶体管T2为NMOS，偏置调节信号V0为低电平信号V0L。在偏置调节阶段，补偿模块13关断，驱动晶体管T2的漏极D接收低电平信号V0L，可选低电平信号V0L的电压低于PVDD的电压。此时，相较于非偏置阶段，在该偏置调节阶段驱动晶体管T2的漏极电位得到一定程度上的降低调节，从而使驱动晶体管T2在该偏置调节阶段栅极、源极S和漏极D的电位得到调节。具体可选驱动晶体管T2的漏极电位V0L低于栅极的电位，即第三节点N3的电位低于第一节点N1的电位，使驱动晶体管T2实现反偏，从而减弱驱动晶体管T2内部离子极性化程度，降低驱动晶体管T2的阈值电压，通过偏置驱动晶体管T2实现对驱动晶体管T2的阈值电压的调节，改善驱动晶体管T2的栅极电位和漏极电位之间的电势差。

基于此，在偏置调节阶段，可以调节驱动晶体管T2的栅极电位与漏极电位之间的电势差，如此设置对驱动晶体管T2内部特性的影响，可以平衡非偏置阶段驱动晶体管T2的栅极电位与漏极电位的电势差对驱动晶体管T2内部特性的影响。显然，偏置调节阶段驱动晶体管T2的阈值电压的降低，可以平衡非偏置阶段驱动晶体管T2的阈值电压的增量。从而保证Id-Vg曲线不发生偏移，进而保证显示面板的显示均一性。

可选数据写入模块11包括第一晶体管T1，第一晶体管T1的输入端用于接收数据信号Vdata，第一晶体管T1的输出端连接至驱动晶体管T2的源极，第一晶体管T1的栅极用于接收扫描信号S1。可选补偿模块13包括第三晶体管T3，第三晶体管T3的第一极连接至驱动晶体管T2的栅极(相当于第一节点N1)，第三晶体管T3的第二极连接至驱动晶体管T2的漏极D(相当于第三节点N3)，第三晶体管T3的栅极用于接收扫描信号S2。可选偏置调节模块14包括第四晶体管T4，第四晶体管T4的输入端连接至偏置调节信号端，第四晶体管T4的输出端连接至驱动晶体管T2的漏极D，第四晶体管T4的栅极用于接收扫描信号SV。

以上晶体管根据类型的不同，可以合理选取制备晶体管的材料。例如图1所示，可选第一晶体管T1、驱动晶体管T2和第四晶体管T4均为PMOS，且采用低温多晶硅半导体晶体管；第三晶体管T3为NMOS，采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)。例如图3所示，可选第一晶体管T1为PMOS，且采用低温多晶硅半导体晶体管；驱动晶体管T2、第三晶体管T3和第四晶体管T4均为NMOS，采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)，有助于稳定驱动晶体管的电位。氧化物半导体晶体管具有迁移率高、均一性好、透明、制作工艺简单等优点，相对于硅基半导体晶体管，氧化物半导体晶体管的阈值电压均一性较好、漏流更少、迟滞效应较低，适合制作大尺寸显示产品。但可以理解，第一至第四晶体管的型号不限于以上图1和图3示例，相关从业人员可根据产品所需合理选取第一至第四晶体管的型号，例如第一晶体管为NMOS，例如第四晶体管为NMOS。

可以理解，对于PMOS型晶体管，其栅极接收的有效脉冲为低电平信号，其栅极接收的无效脉冲为高电平信号。对于NMOS型晶体管，其栅极接收的有效脉冲为高电平信号，其栅极接收的无效脉冲为低电平信号。

本发明实施例中，像素电路的工作过程包括偏置调节阶段，在偏置调节阶段，偏置调节模块开启，偏置调节信号端的偏置调节信号通过开启的偏置调节模块写入驱动晶体管的漏极，以调节驱动晶体管的漏极电位，改善驱动晶体管的栅极电位与驱动晶体管的漏极电位之间的电势差。已知像素电路包括至少一个非偏置阶段，当驱动晶体管中产生驱动电流时，驱动晶体管长期处于非偏置状态可能会导致驱动晶体管的I-V曲线发生偏移，导致驱动晶体管的阈值电压发生漂移。在偏置调节阶段，通过调整驱动晶体管的栅极电位和漏极电位，可以平衡非偏置阶段驱动晶体管的I-V曲线的偏移现象，减弱驱动晶体管阈值电压漂移的现象，保证显示面板的显示均一性。

示例性的，参考图1和图3，可选像素电路10还包括复位模块15，复位模块15的一端连接于复位信号端，用于接收复位信号Vref，复位模块15的另一端连接于驱动晶体管T2的栅极，在复位阶段，复位模块15开启，为驱动晶体管T2的栅极提供复位信号Vref。本实施例中，复位阶段，复位模块15直接为驱动晶体管T2的栅极提供复位信号Vref。

复位模块15的控制端接收扫描信号S3。像素电路10接收的扫描信号S3为脉冲信号，扫描信号S3的有效脉冲控制复位模块15的输入端和输出端的传输路径导通，以使复位信号Vref写入驱动晶体管T2的栅极；扫描信号S3的无效脉冲控制复位模块15的输入端和输出端的传输路径关断。因此在扫描信号S3的控制下，复位模块15选择性地为驱动模块12的栅极写入复位信号Vref。

可选复位模块15包括第五晶体管T5，第五晶体管T5的输入端连接至复位信号端，第五晶体管T5的输出端连接至驱动晶体管T2的栅极(相当于第一节点N1)，第五晶体管T5的栅极用于接收扫描信号S3。可选第五晶体管T5为NMOS，且采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)。在其他实施例中，还可选第五晶体管为PMOS，采用硅基半导体晶体管，例如可以是低温多晶硅(LTPS)半导体晶体管，此处不做限制。

像素电路10的工作过程还包括复位阶段，在复位阶段，扫描信号S3的有效脉冲控制复位模块15开启，则复位信号端提供的复位信号Vref通过开启的复位模块15写入驱动晶体管T2的栅极，实现对驱动晶体管T2的栅极的复位。对于PMOS型驱动晶体管T2，复位信号Vref通常为负的电压信号，如-7V，则复位阶段，驱动晶体管T2的栅极保持负电压，方便后续进行偏置调节和数据写入。对于NMOS型驱动晶体管T2，复位信号Vref通常为正的电压信号，如+6V，则复位阶段，驱动晶体管T2的栅极保持正电压，方便后续进行偏置调节和数据写入。

以图1所示像素电路为例，图6为图1所示像素电路的一种时序示意图。结合图1和图6，复位阶段，扫描信号S3的有效脉冲控制复位模块15开启，负电压的复位信号Vref通过开启的复位模块15写入驱动晶体管T2的栅极；偏置调节阶段，偏置调节模块14开启且补偿模块13关断，高电平的偏置调节信号V0H通过开启的偏置调节模块14写入驱动晶体管T2的漏极；其中，补偿模块13保持关断。此时驱动晶体管T2的栅极电压低于漏极电压，实现对驱动晶体管T2的栅极电压和漏极电压的偏置。

可选偏置调节阶段，补偿模块13关断，且在偏置调节阶段的至少部分时间段内，复位模块15开启，使像素电路10同时进行复位阶段。在偏置调节阶段的至少部分时间段或全部时间段内，进行复位阶段，一方面通过偏置调节信号V0调节驱动晶体管T2的漏极电位，另一方面，通过复位信号Vref调节驱动晶体管T2的栅极电位，实现驱动晶体管T2的栅极电压与漏极电压同时调节，有助于提升偏置效果，还可以降低一帧画面的前置阶段时长，提高刷新频率。

以图1所示像素电路为例，图7为图1所示像素电路的另一种时序示意图。结合图1和图7，在复位阶段和偏置调节阶段的重复时间段内，复位模块15和偏置调节模块14同时开启，补偿模块13关断，则复位信号Vref通过开启的复位模块15写入驱动晶体管T2的栅极，同时，偏置调节信号V0H通过开启的偏置调节模块14写入驱动晶体管T2的漏极。实现对驱动晶体管T2的栅极电压和漏极电压的偏置。

以图3所示像素电路为例，图8为图3所示像素电路的一种时序示意图。结合图3和图8，在复位阶段和偏置调节阶段的重复时间段内，扫描信号S3的有效脉冲控制复位模块15开启，正电压的复位信号Vref通过开启的复位模块15写入驱动晶体管T2的栅极；同时，扫描信号SV的有效脉冲控制偏置调节模块14开启，且补偿模块13关断，低电平的偏置调节信号V0L通过开启的偏置调节模块14写入驱动晶体管T2的漏极。此时驱动晶体管T2的栅极电压高于漏极电压，实现对驱动晶体管T2的栅极电压和漏极电压的偏置。在其他实施例中，还可选复位阶段和偏置调节阶段的时间段不重叠。

示例性的，参考图9所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，参考图10所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图。参考图9和图10所示，可选像素电路10还包括复位模块15，复位模块15的一端连接于复位信号端，用于接收复位信号Vref，复位模块15的另一端连接于驱动晶体管T2的漏极D，在复位阶段，复位模块15和补偿模块13开启，为驱动晶体管T2的栅极提供复位信号Vref。如图9所示，驱动晶体管T2为PMOS；如图10所示，驱动晶体管T2为NMOS。图9和图1(或者，图10和图3)的区别在于，复位模块15的一端连接于驱动晶体管T2的漏极D，而并非驱动晶体管T2的栅极。本实施例中，复位阶段，依次通过复位模块15和补偿模块13为驱动晶体管T2的栅极提供复位信号Vref。

复位模块15的控制端接收扫描信号S3。可选复位模块15包括第五晶体管T5，第五晶体管T5的输出端连接至驱动晶体管T2的漏极D(相当于第三节点N3)，可选第五晶体管T5为NMOS。

像素电路10的工作过程还包括复位阶段，在复位阶段，复位信号端提供的复位信号Vref需要写入驱动晶体管T2的栅极。本实施例中，复位模块15的输出端连接至驱动晶体管T2的漏极D，驱动晶体管T2的漏极D和栅极之间连接有补偿模块13，则在复位阶段，复位模块15和补偿模块13应开启。复位模块15的输出端和偏置调节模块14的输出端均连接入驱动晶体管T2的漏极，所以复位阶段和偏置调节阶段的时间段不重叠。

在复位阶段，扫描信号S3的有效脉冲控制复位模块15开启，且扫描信号S2的有效脉冲控制补偿模块13开启，则复位信号端提供的复位信号Vref通过开启的复位模块15写入驱动晶体管T2的漏极D，再通过开启的补偿模块13从驱动晶体管T2的漏极写入栅极，实现对驱动晶体管T2的栅极的复位。

以图9所示像素电路为例，图11为图9所示像素电路的一种时序示意图。结合图9和图11，复位阶段，扫描信号S3和S2的有效脉冲分别控制复位模块15和补偿模块13开启，负电压的复位信号Vref写入驱动晶体管T2的栅极；偏置调节阶段，偏置调节模块14开启，且补偿模块13和复位模块15关断，高电平的偏置调节信号V0H写入驱动晶体管T2的漏极。此时驱动晶体管T2的栅极电压低于漏极电压，实现对驱动晶体管T2的栅极电压和漏极电压的偏置。

以图10所示像素电路为例，图12为图10所示像素电路的一种时序示意图。结合图10和图12，复位阶段，扫描信号S3和S2的有效脉冲分别控制复位模块15和补偿模块13开启，正电压的复位信号Vref写入驱动晶体管T2的栅极；偏置调节阶段，扫描信号SV的有效脉冲控制偏置调节模块14开启，且补偿模块13和复位模块15关断，低电平的偏置调节信号V0L写入驱动晶体管T2的漏极。此时驱动晶体管T2的栅极电压高于漏极电压，实现对驱动晶体管T2的栅极电压和漏极电压的偏置。

示例性的，参考图13所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，如图13所示，可选像素电路10还包括初始化模块16，初始化模块16的一端连接于初始化信号端，用于接收初始化信号Vini，初始化模块16的另一端连接于发光元件20，在初始化阶段，初始化模块16开启，为发光元件20提供初始化信号Vini。可以理解，图13仅是其中一种像素电路示例，仅以此图示出初始化模块16与发光元件20的连接。

初始化模块16的控制端接收扫描信号S4，输入端接收初始化信号Vini，输出端电连接发光元件20的阳极。像素电路10接收的扫描信号S4为脉冲信号，扫描信号S4的有效脉冲控制初始化模块16的输入端和输出端的传输路径导通，以使初始化信号Vini写入发光元件20进行初始化；扫描信号S4的无效脉冲控制初始化模块16的输入端和输出端的传输路径关断。因此在扫描信号S4的控制下，初始化模块16选择性地为发光元件20进行初始化。初始化信号Vini通常为负的电压信号，则初始化阶段，初始化信号Vini写入发光元件20的阳极，使发光元件20的阳极保持一个负的初始电压。

可选初始化模块16包括第六晶体管T6，第六晶体管T6的栅极接收扫描信号S4，输入端连接至初始化信号端，输出端连接至发光元件20的阳极。可选第六晶体管T6为PMOS，具体可以是低温多晶硅半导体晶体管。在其他实施例中，还可选第六晶体管为NMOS，采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)，此处不做限制。

像素电路10的工作过程还包括初始化阶段，在初始化阶段，扫描信号S4输出有效脉冲控制初始化模块16开启，则初始化信号Vini写入发光元件20的阳极，实现对发光元件20的初始化。

参考图14所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，如图14所示，可选驱动晶体管T2为PMOS晶体管，像素电路10还包括转接模块161，转接模块161的一端连接于发光元件20，转接模块161的另一端连接于驱动晶体管T2的栅极，在初始化阶段的至少部分时间段内，初始化模块16开启，且转接模块161开启，初始化信号Vini复用为复位信号，为驱动晶体管T2的栅极提供复位信号。可以理解，图14仅是其中一种像素电路示例，仅以此图示出转接模块161在像素电路中的连接。

本实施例中，转接模块161的控制端接收扫描信号S5，第一端连接发光元件20的阳极，第二端连接驱动晶体管T2的栅极，即第二端连接至第一节点N1。像素电路10接收的扫描信号S5为脉冲信号，扫描信号S5的有效脉冲控制转接模块161的第一端和第二端的传输路径导通；扫描信号S5的无效脉冲控制转接模块161的第一端和第二端的传输路径关断。

像素电路10的工作过程还包括初始化阶段。本实施例中，初始化阶段的至少部分时间段复用为复位阶段，具体的，通过初始化模块16和转接模块161对驱动晶体管T2的栅极进行复位。

图15为图14所示像素电路的一种时序示意图。如图15所示，在初始化阶段，扫描信号S4输出有效脉冲控制初始化模块16开启，则初始化信号Vini写入发光元件20的阳极，实现对发光元件20的初始化。初始化阶段的至少部分时间段复用为复位阶段，在复位阶段，扫描信号S5输出有效脉冲控制连接模块161开启，则初始化信号Vini通过开启的初始化模块16和连接模块161写入驱动晶体管T2的栅极，实现对驱动晶体管T2的复位。

参考图16所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，如图16所示，可选驱动晶体管T2为PMOS晶体管，像素电路10还包括转接模块162，转接模块162的一端连接于发光元件20，转接模块162的另一端连接于驱动晶体管T2的漏极D，在初始化阶段的至少部分时间段内，初始化模块16开启，且转接模块162和补偿模块13开启，初始化信号Vini复用为复位信号，为驱动晶体管T2的栅极提供复位信号。

本实施例中，转接模块162的控制端接收扫描信号S5，第一端连接发光元件20的阳极，第二端连接驱动晶体管T2的漏极D即节点N3。像素电路10接收的扫描信号S5为脉冲信号，扫描信号S5的有效脉冲控制转接模块162的第一端和第二端的传输路径导通；扫描信号S5的无效脉冲控制转接模块162的第一端和第二端的传输路径关断。

像素电路10的工作过程还包括初始化阶段。本实施例中，初始化阶段的至少部分时间段复用为复位阶段，具体的，通过初始化模块16、转接模块162和补偿模块13对驱动晶体管T2的栅极进行复位。

图17为图16所示像素电路的一种时序示意图。如图17所示，在初始化阶段，扫描信号S4输出有效脉冲控制初始化模块16开启，则初始化信号Vini写入发光元件20的阳极，实现对发光元件20的初始化。初始化阶段的至少部分时间段复用为复位阶段，在复位阶段，扫描信号S5输出有效脉冲控制连接模块162开启，且扫描信号S2输出有效脉冲控制补偿模块13开启，则初始化信号Vini通过开启的初始化模块16、连接模块162和补偿模块13写入驱动晶体管T2的栅极，实现对驱动晶体管T2的复位。

对于图14和图16所示的转接模块，可选转接模块包括第九晶体管T9，第九晶体管T9的栅极接收扫描信号S5，第一端连接至发光元件20的阳极，第二端连接驱动晶体管T2的栅极或漏极。可选第九晶体管T9为PMOS，具体采用低温多晶硅半导体晶体管。在其他实施例中，还可选第九晶体管为NMOS，采用氧化物半导体晶体管，具体可以是氧化铟镓锌半导体晶体管(IGZO)，此处不做限制。

需要说明的是，图16中的结构，进一步地，转接模块162还可以复用为发光控制模块，即图中的T8与T9可以为同一晶体管，此时，T8的控制端接收的EM信号与T7的控制端阶段的EM信号为不同的信号，T8的控制端接收的EM信号复用为S5信号，从而可以节省晶体管的数量，节省面板空间。

示例性的，参考图3所示，可选像素电路10还包括初始化模块16，初始化模块16的一端连接于初始化信号端，用于接收初始化信号Vini，初始化模块16的另一端连接于发光元件20，在初始化阶段，初始化模块16开启，为发光元件20提供初始化信号Vini。可以理解，图3仅是其中一种像素电路示例，仅以此图示出初始化模块16与发光元件20的连接。初始化模块16的控制端接收扫描信号S4，扫描信号S4为脉冲信号。可选初始化模块16包括第六晶体管T6，第六晶体管T6的栅极接收扫描信号S4，输入端连接至初始化信号端，输出端连接至发光元件20的阳极。可选第六晶体管T6为PMOS；在其他实施例中，还可选第六晶体管为NMOS，此处不做限制。

参考图18所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，参考图19所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图。参考图18和图19所示，可选驱动晶体管T2为NMOS晶体管，初始化模块16连接于发光元件20的一端，且还连接于驱动晶体管T2的漏极，初始化模块16复用为偏置调节模块，初始化信号Vini复用为偏置调节信号，在初始化阶段，初始化模块16为发光元件20提供初始化信号Vini，并且为驱动晶体管T2的漏极提供偏置调节信号。

可选像素电路10还包括复位模块15，复位模块15的一端连接于复位信号端，用于接收复位信号Vref，复位模块15的另一端连接于驱动晶体管T2的栅极或者漏极，在复位阶段，复位模块15为驱动晶体管T1的栅极提供复位信号Vref。如图18所示复位模块15的另一端连接于驱动晶体管T2的栅极即第一节点N1；如图19所示复位模块15的另一端连接于驱动晶体管T2的漏极即第三节点N3。

像素电路10的工作过程包括初始化阶段和复位阶段。本实施例中，初始化阶段复用为偏置调节阶段。对于NMOS型驱动晶体管T2，复位信号Vref通常为正的电压信号。初始化信号Vini通常为负的电压信号，则初始化阶段，初始化信号Vini写入发光元件20的阳极，使发光元件20的阳极保持一个负的初始电压。

如图18所示，在复位阶段，扫描信号S3输出为有效脉冲，使正电压的复位信号Vref通过复位模块15提供给驱动晶体管T2的栅极，其中，补偿模块13关断，则驱动晶体管T2的栅极为正电压，实现对驱动晶体管T2的栅极的复位。在初始化阶段即偏置调节阶段，补偿模块13关断，扫描信号S4输出为有效脉冲，则负电压的初始化信号Vini通过初始化模块16提供给发光元件20的阳极，实现对发光元件20的阳极初始化；同时，初始化信号Vini复用为偏置调节信号，通过初始化模块16提供给驱动晶体管T2的漏极D，则驱动晶体管T2的漏极为负电压，驱动晶体管T2的漏极电位低于栅极的电位，实现对驱动晶体管T2的反偏。

图20为图19所示像素电路的一种时序示意图。结合图19和图20所示，在复位阶段，扫描信号S3和S2输出为有效脉冲，使正电压的复位信号Vref通过复位模块15和补偿模块13提供给驱动晶体管T2的栅极，实现对驱动晶体管T2的栅极的复位。在初始化阶段即偏置调节阶段，补偿模块13关断，扫描信号S4输出为有效脉冲，则负电压的初始化信号Vini通过初始化模块16提供给发光元件20的阳极，实现对发光元件20的阳极初始化；同时，初始化信号Vini复用为偏置调节信号，通过初始化模块16提供给驱动晶体管T2的漏极D，则驱动晶体管T2的漏极为负电压，驱动晶体管T2的漏极电位低于栅极的电位，实现对驱动晶体管T2的反偏。

本实施例中，驱动晶体管T2为NMOS。可选初始化模块复用为偏置调节模块，其中，偏置调节阶段，驱动晶体管T2的漏极电位Vini低于栅极的电位Vref，即第三节点N3的电位低于第一节点N1的电位，使驱动晶体管T2实现反偏，从而减弱驱动晶体管T2内部离子极性化程度，降低驱动晶体管T2的阈值电压，通过偏置驱动晶体管T2实现对驱动晶体管T2的阈值电压的调节，改善驱动晶体管T2的栅极电位和漏极电位之间的电势差。

示例性的，参考图21所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，如图21所示，可选像素电路10还包括初始化模块16，初始化模块16的一端连接于初始化信号端，用于接收初始化信号Vini，初始化模块16的另一端连接于发光元件20，在初始化阶段，初始化模块16开启，为发光元件20提供初始化信号Vini。初始化模块16的控制端接收扫描信号S4。可选初始化模块16包括第六晶体管T6，第六晶体管T6为PMOS；在其他实施例中，还可选第六晶体管为NMOS，此处不做限制。可选初始化阶段与偏置调节阶段同时进行，初始化模块16的控制端与偏置调节模块14的控制端连接于同一条扫描信号线SVL，在初始化阶段，扫描信号线SVL控制初始化模块16与偏置调节模块14同时开启。

像素电路10包括初始化模块16和偏置调节模块14。在初始化阶段，扫描信号S4输出的有效信号使初始化模块16开启，则初始化信号Vini对发光元件20的阳极进行初始化。在偏置调节阶段，扫描信号SV输出的有效信号使偏置调节模块14开启，则偏置调节信号V0L写入驱动晶体管T2的漏极。

本实施例中，初始化模块16的控制端和偏置调节模块14的控制端连接于同一条扫描信号线SVL，扫描信号线SVL控制初始化模块16与偏置调节模块14同时开启。可选初始化模块16和偏置调节模块14均为PMOS；在其他实施例中可选初始化模块和偏置调节模块均为NMOS。那么初始化阶段与偏置调节阶段同时进行。可以理解，扫描信号线SVL输出的信号，输入至初始化模块16即为扫描信号S4，输入至偏置调节模块14即为扫描信号SV，S4和SV为同一信号。

参考图21所示，可选像素电路10还包括复位模块15，复位模块15的一端连接于复位信号端，用于接收复位信号Vref，复位模块15的另一端连接于驱动晶体管T2的栅极，在复位阶段，复位模块15开启，为驱动晶体管T2的栅极提供复位信号；其中，初始化模块16的控制端与偏置调节模块14的控制端以及复位模块15的控制端均连接于同一条扫描信号线，在初始化阶段，扫描信号线控制初始化模块、偏置调节模块以及复位模块同时开启。

本实施例中，初始化模块16的控制端、复位模块15的控制端和偏置调节模块14的控制端连接于同一条扫描信号线SVL，扫描信号线SVL控制初始化模块16、复位模块15的控制端与偏置调节模块14同时开启，且补偿模块13关断。可选初始化模块16、复位模块15的控制端和偏置调节模块14均为PMOS；在其他实施例中可选初始化模块、复位模块和偏置调节模块均为NMOS。那么初始化阶段、复位阶段与偏置调节阶段同时进行。可以理解，扫描信号线SVL输出的信号，输入至初始化模块16即为扫描信号S4，输入至复位模块15即为扫描信号S3，输入至偏置调节模块14即为扫描信号SV，S3、S4和SV为同一信号。

图22为图21所示像素电路的一种时序示意图。结合图21和图22所示，在偏置调节阶段，扫描信号线SVL输出为低电平信号，使初始化模块16开启，负电压的初始化信号Vini通过初始化模块16提供给发光元件20的阳极，实现对发光元件20的阳极的初始化；同时，扫描信号线SVL输出为低电平信号，使复位模块15开启，正电压的复位信号Vref通过复位模块15提供给驱动晶体管T2的栅极，实现对驱动晶体管T2的栅极的复位；同时，扫描信号线SVL输出为低电平信号，使偏置调节模块14开启，偏置调节信号V0L通过偏置调节模块14提供给驱动晶体管T2的漏极D；同时，扫描信号S2输出为低电平信号，使补偿模块13关断。

如上所述，在偏置调节阶段，驱动晶体管T2的栅极为正电压，且驱动晶体管T2的漏极为低电平，驱动晶体管T2的漏极电位V0L低于栅极的电位Vref，使驱动晶体管T2实现反偏，从而减弱驱动晶体管T2内部离子极性化程度，降低驱动晶体管T2的阈值电压，通过偏置驱动晶体管T2实现对驱动晶体管T2的阈值电压的调节，改善驱动晶体管T2的栅极电位和漏极电位之间的电势差。

可选初始化信号Vini为低电平信号，驱动晶体管T2为NMOS晶体管，初始化信号Vini与偏置调节信号V0L为相同的信号。可选显示面板包括初始化信号线，偏置调节信号端连接于初始化信号线。参考图21所示，可选初始化信号Vini与偏置调节信号V0L为相同的低电平信号，例如为负电压。则在初始化阶段，初始化信号Vini通过开启的初始化模块16写入发光元件20的阳极，对其进行初始化；在偏置调节阶段，偏置调节信号V0L通过开启的偏置调节模块14写入驱动晶体管T2的漏极，使驱动晶体管T2的漏极D为低电平，实现驱动晶体管T2的反偏。

对于以上任一实施例所述的像素电路结构图1～图22，可选像素电路10包括第一发光控制模块17，第一发光控制模块17连接于第一电源电压信号端PVDD与驱动模块12之间，其中，第一电源电压信号端PVDD提供高电平信号Vdd，驱动晶体管T2为PMOS晶体管，第一电源电压信号端PVDD提供的高电平信号Vdd与偏置调节信号V0H为相同的信号。一帧显示画面中，像素电路10的工作过程包括依序执行的前置阶段和发光阶段。前置阶段为非发光阶段，主要执行复位、初始化、偏置调节和数据写入等操作，发光阶段用于驱动像素电路10使发光元件20发光。

本实施例中，第一发光控制模块17的输入端接收高电平信号Vdd，第一发光控制模块17的控制端接收发光控制信号EM，第一发光控制模块17的输出端与驱动模块12的源极S或漏极D电连接。像素电路10接收的发光控制信号EM为脉冲信号，在前置阶段，发光控制信号EM为无效脉冲，使第一发光控制模块17关断；在发光阶段，发光控制信号EM为有效脉冲，控制第一发光控制模块17开启，则高电平信号Vdd流入驱动模块12的一端，使驱动晶体管T2提供的驱动电流流入发光元件20使其发光。因此在发光控制信号EM的控制下，第一发光控制模块17选择性地控制发光元件20发光。

驱动晶体管T2为PMOS晶体管时，偏置调节信号为高电平信号。像素电路10中给第一发光控制模块17提供电信号的第一电源电压信号端PVDD为高电平信号，则可选第一电源电压信号端PVDD提供的高电平信号Vdd与偏置调节信号V0H为相同信号。

可选显示面板包括第一电源电压信号线，偏置调节信号端连接于第一电源电压信号线，第一电源电压信号端连接于第一电源电压信号线。本实施例中，显示面板包括一第一电源电压信号线，该第一电源电压信号线提供的电信号施加至第一电源电压信号端PVDD，则给像素电路10提供高电平信号Vdd；同时，第一电源电压信号线提供的电信号施加至偏置调节信号端，则给偏置调节模块14提供偏置调节信号V0H。利用已有第一电源电压信号线给偏置调节模块14提供输入电信号，无需额外增加偏置调节信号线。

对于以上任一实施例所述的像素电路结构图1～图22，可选显示面板包括偏置调节信号线，偏置调节信号端连接于偏置调节信号线。本实施例中，显示面板包括一偏置调节信号线，该偏置调节信号线提供的电信号施加至偏置调节信号端，给偏置调节模块14提供偏置调节信号V0。例如，驱动晶体管T2为PMOS晶体管时，偏置调节信号线给偏置调节信号端提供高电平信号V0H；驱动晶体管T2为NMOS晶体管时，偏置调节信号线给偏置调节信号端提供低电平信号V0L。可以理解，偏置调节信号线给偏置调节信号端提供的高电平信号V0H或低电平信号V0L，需保证在偏置调节阶段能够使驱动晶体管T2反偏，具体数值此处不限制。

参考图23所示，为本发明实施例提供的又一种显示面板的像素电路的结构示意图，如图23所示，可选像素电路10包括第一发光控制模块17，第一发光控制模块17连接于第一电源电压信号端PVDD与驱动模块12之间，显示面板还包括第一电源电压信号线PVDDL，用于给第一电源电压信号端PVDD传输第一电源电压信号Vdd；其中，偏置调节信号线V0LL的宽度小于第一电源电压信号线PVDDL的宽度。

本实施例中，第一电源电压信号线PVDDL给像素电路10施加第一电源电压信号Vdd，则在发光阶段，驱动晶体管T2提供驱动电流给发光元件20，控制发光元件20发光。显然，第一电源电压信号线PVDDL给像素电路10提供的第一电源电压信号Vdd必须保证发光元件20可以正常发光。偏置调节信号线V0LL给偏置调节模块14提供偏置调节信号。偏置调节信号主要起到的目的是调节驱动晶体管漏极的电位，其不参与驱动电流的生成；而第一电源电压信号Vdd是参与驱动电流生成的重要信号，因此，对于第一电源电压信号Vdd的精确程度要求更高，可选偏置调节信号线V0LL的宽度小于第一电源电压信号线PVDDL的宽度，可以保证第一电源电压信号线PVDDL上的电阻较小，以避免第一电源电压信号的损失，确保信号精准。

可选偏置调节信号线V0LL与第一电源电压信号线PVDDL沿相同的方向延伸。具体制程中，可选偏置调节信号线V0LL与第一电源电压信号线PVDDL采用同层或不同层金属层制造而成，通过通孔等结构与像素电路10实现电连接。本实施例中，偏置调节信号一般是由集成芯片或者柔性电路板提供，第一电源电压信号Vdd一般也是由集成芯片或者柔性电路板提供，而集成芯片或者柔性电路板一般位于显示面板的下边框，因为显示面板的两侧边框一般用于放置驱动电路，为节省显示面板两侧的边框，本实施例中，设置偏置调节信号线V0LL与第一电源电压信号线PVDDL沿着相同的方向延伸，在此基础上，为了进一步节省面板的空间，可以将偏置调节信号线的宽度设置得较小，从而避免此两条信号线沿相同方向延伸时占用较多空间，影响显示面板的分辨率。

参考图24所示，为本发明实施例提供的一种显示面板的示意图，如图24所示，可选显示面板还包括复位信号线31a或者初始化信号线，显示面板的至少一侧边框包括复位信号总线31或者初始化信号总线，复位信号线31a连接至复位信号总线31，或者，初始化信号线连接至初始化信号总线；显示面板还包括偏置调节信号总线32，偏置调节信号总线32位于显示面板的至少一侧边框，偏置调节信号线32a连接至偏置调节信号总线32；其中，偏置调节信号线32a与复位信号线31a或者初始化信号线沿相同的方向延伸。

本实施例中，仅以显示面板还包括复位信号线31a为例进行说明，初始化信号线和初始化信号总线可参考复位信号线和复位信号总线设计，在此不赘述。显示面板的一侧边框设置有复位信号总线31，图示中可选复位信号总线31设置于显示面板的长边左侧边框，在其他实施例中，还可选复位信号总线延伸至显示面板的两侧或以上多侧边框，本领域技术人员可根据产品所需合理设计复位信号总线，例如可选复位信号总线环绕显示面板的显示区。复位信号总线31给各个像素电路10提供复位信号Vref。具体的，显示面板包括多行像素电路10，可选每一行像素电路10对应设置一复位信号线31a，一行内各像素电路10的复位信号端均连接至其所对应的一条复位信号线31a，每条复位信号线31a均电连接至复位信号总线31，则复位信号总线31提供的复位信号Vref通过各复位信号线31a传输至每个像素电路10的复位信号端。

显示面板的一侧边框设置有偏置调节信号总线32，图示中可选偏置调节信号总线32设置于显示面板的长边右侧边框，在其他实施例中，还可选偏置调节信号总线延伸至显示面板的两侧或以上多侧边框，此处不做具体限制。偏置调节信号总线32给各个像素电路10提供偏置调节信号V0。可选每一行像素电路10对应设置一偏置调节信号线32a，一行内各像素电路10的偏置调节信号端均连接至其所对应的一条偏置调节信号线32a，每条偏置调节信号线32a均电连接至偏置调节信号总线32，则偏置调节信号总线32提供的偏置调节信号V0通过各偏置调节信号线32a传输至每个像素电路10的偏置调节信号端。

本实施例中，偏置调节信号线32a与复位信号线31a沿相同的方向延伸，可选其延伸方向平行于显示面板短边侧边框的延伸方向。

如图24所示，可选偏置调节信号总线32位于显示面板的第一侧边框，复位信号总线31或者初始化信号总线位于显示面板的第二侧边框，第一侧边框与第二侧边框相邻设置或者相对设置。如图24所示，可选显示面板的第一侧边框为长边右侧边框，显示面板的第二侧边框为长边左侧边框，第一侧边框与第二侧边框相对设置。偏置调节信号总线32与复位信号总线31或者初始化信号总线位于不同侧边框，如此设置，偏置调节信号线32a与偏置调节信号总线32在第一侧边框实现连接，复位信号线31a与复位信号总线31在第二侧边框实现连接，互相不影响，同时，如此布线，有利于实现两侧边框的走线分布更加均匀，避免一侧走线密集、另一侧走线稀疏的问题，从而实现更优地节省两侧边框的空间。

参考图25所示，为本发明实施例提供的另一种显示面板的示意图，如图25所示，可选偏置调节信号总线32与复位信号总线31或者初始化信号总线位于显示面板的同一侧边框；偏置调节信号总线32与复位信号总线31或者初始化信号总线异层设置，偏置调节信号线32a与偏置调节信号总线32位于同一层，且复位信号线31a与复位信号总线31位于同一层，或者，初始化信号线与初始化信号总线位于同一层。

本实施例中，偏置调节信号总线32与复位信号总线31位于显示面板的同一侧边框。偏置调节信号线32a与偏置调节信号总线32位于同一层，采用同一金属层制成，偏置调节信号线32a与对应一行中各个像素电路10的偏置调节信号端电连接或通过过孔电连接，以给像素电路10的偏置调节信号端提供偏置调节信号V0。复位信号线31a与复位信号总线31位于同一层，采用同一金属层制成，复位信号线31a与对应一行中各个像素电路10的复位信号端电连接或通过过孔电连接，以给像素电路10的复位信号端提供复位信号Vref。偏置调节信号总线32与复位信号总线31异层设置，即偏置调节信号总线32所在金属层与复位信号总线31所在金属层不同，且两者之间绝缘。如此设置，能够使得两种类型的信号线与其各自的总线连接时，可以互相不干扰，各自在各自所述的膜层上电连接即可，无需进行过孔设置，优化工艺过程。

参考图26所示，为本发明实施例提供的又一种显示面板的示意图，如图26所示，可选偏置调节信号总线32与复位信号总线31或者初始化信号总线位于显示面板的同一侧边框；偏置调节信号总线32与复位信号总线31或者初始化信号总线同层设置，偏置调节信号线32a与复位信号线31a或者初始化信号线位于不同层。

本实施例中，偏置调节信号总线32与复位信号总线31位于显示面板的同一侧边框。复位信号总线31与偏置调节信号总线32位于同一层，采用同一金属层制成。各偏置调节信号线32a位于同一层，采用同一金属层制成，与偏置调节信号总线32电连接，并与对应一行中各个像素电路10的偏置调节信号端电连接。各复位信号线31a位于同一层，采用同一金属层制成，与复位信号总线31电连接，并与对应一行中各个像素电路10的复位信号端电连接。可以理解，偏置调节信号线32a与复位信号线31a位于不同层，且两者之间绝缘。如此设置，因信号总线位于同一层，而两种类型的走线位于不同层，因此，走线延伸至边框处，与对应的信号总线或直接连接，或通过过孔连接即可，连接方式也较为简单。

在保证线路正常布线和连接的情况下，可选显示面板包括三层金属层以及层间绝缘层，三层金属层分别为偏置调节信号总线32与复位信号总线31所在的第一金属层、偏置调节信号线32a所在的第二金属层以及复位信号线31a所在的第三金属层。则偏置调节信号线32a通过过孔与偏置调节信号总线32电连接；复位信号线31a通过过孔与复位信号总线31电连接。

在其他实施例中，还可选显示面板包括两层金属层以及层间绝缘层，其中一层金属层为偏置调节信号总线、复位信号总线和偏置调节信号线所在的第一金属层；另一层金属层为复位信号线所在的第二金属层，复位信号线通过过孔与复位信号总线电连接；参考图26，为了保证线路正常布线和连接，靠近显示区AA的总线为偏置调节信号总线32，其与偏置调节信号线32a位于同层。

在其他实施例中，还可选显示面板包括两层金属层以及层间绝缘层，其中一层金属层为偏置调节信号总线、复位信号总线和复位信号线所在的第一金属层；另一层金属层为偏置调节信号线所在的第二金属层，偏置调节信号线通过过孔与偏置调节信号总线电连接；为了保证线路正常布线和连接，靠近显示区的总线为复位信号总线，其与复位信号线位于同层。

参考图27所示，为本发明实施例提供的又一种显示面板的示意图，如图27所示，可选偏置调节信号总线32与复位信号总线31或者初始化信号总线位于显示面板的同一侧边框；偏置调节信号总线32与复位信号总线31或者初始化信号总线异层设置，偏置调节信号线32a与复位信号线31a或者初始化信号线位于同一层，偏置调节信号总线32与复位信号总线31或者初始化信号总线中靠近显示面板的显示区AA的一者与其对应的信号线通过过孔电连接。

本实施例中，偏置调节信号总线32与复位信号总线31位于显示面板的同一侧边框。复位信号总线31与偏置调节信号总线32采用不同金属层制成。偏置调节信号线32a和复位信号线31a位于同一层，采用同一金属层制成。其中，可选偏置调节信号总线32为靠近显示面板的显示区AA的一者，则偏置调节信号线32a通过过孔与偏置调节信号总线32电连接。可选复位信号线31a通过过孔与复位信号总线31电连接；或者，可选复位信号线与复位信号总线位于同一层。如此设置，需要靠近显示面板的显示区AA的一者与其对应的信号线通过过孔电连接，从而避免另一种类型的走线影响该信号线在所在膜层上的延伸。

参考图28所示，为本发明实施例提供的又一种显示面板的示意图，如图28所示，可选偏置调节信号总线32与复位信号总线31或者初始化信号总线位于显示面板的同一侧边框；偏置调节信号总线32与复位信号总线31或者初始化信号总线同层设置，偏置调节信号线32a与复位信号线31a或者初始化信号线位于同一层，偏置调节信号总线32与复位信号总线31或者初始化信号总线中远离显示面板的显示区AA的一者与其对应的信号线通过与其位于不同层的跨桥33电连接。

本实施例中，偏置调节信号总线32与复位信号总线31位于显示面板的同一侧边框。复位信号总线31与偏置调节信号总线32采用同层金属层制成。偏置调节信号线32a和复位信号线31a位于同一层，采用同一金属层制成。其中，可选偏置调节信号总线32为靠近显示面板的显示区AA的一者，偏置调节信号线32a通过过孔与偏置调节信号总线32电连接。可选复位信号总线31为远离显示面板的显示区AA的一者，复位信号线31a通过跨桥33与复位信号总线31电连接。如此设计，如果上述信号总线以及信号线均位于同一膜层，那么，远离显示区的一种信号总线与其对应的信号线连接，需要通过跨线进行连接，以保证其正常延伸。

可以理解，以上提供的复位信号线、复位信号总线、偏置调节信号线和偏置调节信号总线的层叠关系仅是多种示例，在不影响线路正常连接的情况下，显示面板中复位信号线、复位信号总线、偏置调节信号线和偏置调节信号总线的层叠关系还可以包括其他多种示例，不限于此。

示例性的，参考图29所示，为本发明实施例提供的又一种显示面板的示意图，如图29所示，可选显示面板包括偏置调节信号线，偏置调节信号端连接于偏置调节信号线。可选显示面板还包括驱动电路100和集成芯片200，驱动电路100为像素电路10提供驱动信号，集成芯片200为驱动电路100提供第一驱动信号和第二驱动信号，第一驱动信号为高电平信号V0H，第二驱动信号为低电平信号V0L；其中，驱动晶体管为PMOS晶体管，偏置调节信号与第一驱动信号为相同的信号V0H，或者，驱动晶体管为NMOS晶体管，偏置调节信号与第二驱动信号为相同的信号V0L。如此设置，能够通过面板中现有的信号，复用为偏置调节信号，从而简化面板的设计工艺，并节省面板的走线空间。

本实施例中，显示面板包括集成芯片200，集成芯片200用于为像素电路提供所需的驱动信号，如数据信号Vdata、复位信号Vref、偏置调节信号V0，等等。显示面板还包括驱动电路100，集成芯片200和驱动电路100均设置在显示面板的非显示区NDA。驱动电路100为显示区AA内像素电路10提供驱动信号，可选该驱动信号包括扫描信号、偏置调节信号、复位信号、初始化信号、数据写入信号、电源电压信号和发光控制信号中的一种或多种。

可选显示面板的至少一侧边框包括第一驱动信号线101和第二驱动信号线102；其中，驱动晶体管为PMOS晶体管，偏置调节信号线32a连接至第一驱动信号线101；或者，驱动晶体管为NMOS晶体管，偏置调节信号线32b连接至第二驱动信号线102。本实施例中，第一驱动信号线101和第二驱动信号线102位于显示面板的同一侧边框，其他实施例中还可选第一驱动信号线和第二驱动信号线位于显示面板的不同侧边框。如此设置，通过信号走线的复用，能够进一步节省边框面积。

需要说明的是，显示面板中各像素电路10的驱动晶体管可选为相同的PMOS晶体管或者为相同的NMOS晶体管。图29所示，相邻两行像素电路10的驱动晶体管的类型不同，仅是一种示例，为示意出不同驱动信号线与偏置调节信号线的连接方式，显示面板的电路结构并不限于此。

示例性的，对于上述任意实施例所述的显示面板，可选发光元件的发光阶段，驱动晶体管的源极电压为Vs1，漏极电压为Vd1，栅极电压为Vg1；在偏置调节阶段，驱动晶体管的源极电压为Vs2，漏极电压为Vd2，栅极电压为Vg2，偏置调节信号为V0；其中，驱动晶体管为PMOS晶体管，则(V0-Vg2)≥(Vg1-Vd1)；或者，驱动晶体管为NMOS晶体管，则(Vg2-V0)≥(Vd1-Vg1)。

像素电路的工作过程包括前置阶段和发光阶段，前置阶段包括偏置调节阶段。

对于驱动晶体管为PMOS晶体管的情况。在偏置调节阶段，驱动晶体管的栅极电压为Vg2，驱动晶体管的漏极电压与偏置调节信号V0相同，其中，V0＝V0H，且在该阶段驱动晶体管反偏，则驱动晶体管的栅极电压Vg2小于漏极电压V0，即Vg2小于V0，可知V0-Vg2大于0。在发光阶段，驱动晶体管的栅极电压为Vg1，驱动晶体管的漏极电压为Vd1，且在该阶段驱动晶体管处于非反偏状态，则驱动晶体管的栅极电压Vg1大于漏极电压Vd1，即Vg1>Vd1，可知Vg1-Vd1>0。因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置调节阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置调节阶段耗费太长的时间，可以设置(V0-Vg2)≥(Vg1-Vd1)，如此，使得偏置调节阶段的V0-Vg2足够大，则能够使得偏置调节阶段在尽快的时间内达到预期的偏置效果，缓解发光阶段驱动晶体管的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

对于驱动晶体管为NMOS晶体管的情况。在偏置调节阶段，驱动晶体管的栅极电压为Vg2，驱动晶体管的漏极电压与偏置调节信号V0相同，其中，V0＝V0L，且在该阶段驱动晶体管反偏，则驱动晶体管的栅极电压Vg2大于漏极电压V0，即Vg2大于V0，可知Vg2-V0大于0。在发光阶段，驱动晶体管的栅极电压为Vg1，驱动晶体管的漏极电压为Vd1，且在该阶段驱动晶体管处于非反偏状态，则驱动晶体管的栅极电压Vg1小于漏极电压Vd1，可知Vd1-Vg1>0。因显示面板的发光阶段等非偏置阶段的时间相对来说较长，而要在偏置调节阶段充分平衡非偏置阶段的阈值电压偏移，且避免偏置调节阶段耗费太长的时间，可以设置(Vg2-V0)≥(Vd1-Vg1)，如此，使得偏置调节阶段的Vg2-V0足够大，则能够使得偏置调节阶段在尽快的时间内达到预期的偏置效果，缓解发光阶段驱动晶体管的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

示例性的，对于上述任意实施例所述的显示面板，可选像素电路10包括第一发光控制模块17，第一发光控制模块17连接于第一电源电压信号端PVDD与驱动模块12之间，其中，第一电源电压信号端PVDD提供高电平信号Vdd，偏置调节信号为V0，第一电源电压信号端PVDD提供的高电平信号为Vdd，驱动晶体管为PMOS晶体管，其中，V0＞Vdd。可选V0≥Vdd×1.2。

驱动晶体管为PMOS晶体管时，V0为高电平信号。为了在偏置调节阶段充分平衡发光阶段的阈值电压偏移，可以设置V0足够大，则偏置调节阶段驱动晶体管的漏极电压V0与栅极电压的电势差足够大，能够使得偏置调节阶段在尽快的时间内达到预期的偏置效果，缓解发光阶段驱动晶体管的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

当第一电源电压信号Vdd的电压的偏置调节作用不够时，为了偏置调节作用更加明显，V0可以为比Vdd信号更高的电压，比如，Vdd信号一般为4.6V，那么V0一般为大于或者等于(Vdd×1.2)，也即大于或者等于5.5V，一般取V0的范围为6V至10V，以充分得到调节栅极和漏极之间的电压的作用。

示例性的，对于上述任意实施例所述的显示面板，可选像素电路10包括初始化模块16。可选初始化信号为低电平信号，偏置调节信号为V0，初始化信号为Vini，驱动晶体管T2为NMOS晶体管，其中，V0＜Vini。可选V0≤Vini×1.2。

驱动晶体管为NMOS晶体管时，V0为低电平信号。为了在偏置调节阶段充分平衡发光阶段的阈值电压偏移，可以设置V0足够小，则偏置调节阶段驱动晶体管的栅极电压与漏极电压V0的电势差足够大，能够使得偏置调节阶段在尽快的时间内达到预期的偏置效果，缓解发光阶段驱动晶体管的栅极电位与漏极电位的电势差所带来的阈值电压偏移的现象。

当初始化信号Vini的偏置调节作用不够时，为了偏置调节效果更加明显，V0可以为比Vini更低的低电压，比如，Vini目前一般为-3.6V，那么V0一般可以小于或者等于(Vini×1.2)，也即小于或者等于-4.3V，一般取V0的范围为-10V至-5V，以充分得到调节栅极和漏极之间的电压的作用。

基于同一发明构思，本发明实施例还提供一种显示装置，包括前述的显示面板。可选该显示面板为有机发光显示面板或者micro LED显示面板。参考图30，图30是本发明实施例提供的一种显示装置的示意图，如图30所示，可选该显示装置应用于智能手机、平板电脑等电子设备1中。可以理解，上述实施例仅提供了像素电路结构的部分示例，显示面板还包括其他结构，在此不再一一赘述。

本实施例中，通过偏置调节模块，为驱动晶体管的漏极提供偏置调节信号。

显示面板中包括发光阶段等非偏置阶段，在此阶段，当PMOS型驱动晶体管开启时，可能存在驱动晶体管的栅极电位高于漏极电位的情形，且二者之间的电压差可能较大，如此会导致驱动晶体管的Id-Vg曲线发现偏移，从而导致驱动晶体管的阈值电压Vth发生偏移。为了改善这一现象，通过设置偏置调节阶段，使驱动晶体管的栅极电位低于漏极电位，以此调节驱动晶体管的栅极电位和漏极电位之间的电势差，减弱Id-Vg曲线的偏移现象，从而减弱驱动晶体管的阈值电压Vth的偏移现象。

显示面板中包括发光阶段等非偏置阶段，在此阶段，当NMOS型驱动晶体管开启时，可能存在驱动晶体管的栅极电位低于漏极电位的情形，且二者之间的电压差可能较大，如此会导致驱动晶体管的Id-Vg曲线发现偏移，从而导致驱动晶体管的阈值电压Vth发生偏移。为了改善这一现象，通过设置偏置调节阶段，使驱动晶体管的栅极电位高于漏极电位，以此调节驱动晶体管的栅极电位和漏极电位之间的电势差，减弱Id-Vg曲线的偏移现象，从而减弱驱动晶体管的阈值电压Vth的偏移现象。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。