一种带隙电压基准电路及其二阶非线性校正电路和芯片

技术领域

本申请涉及集成电路技术领域，特别是涉及一种带隙电压基准电路及其二阶非线性校正电路和芯片。

背景技术

在集成电路设计领域，带隙电压基准电路是数模混合电路中的基本模块。它的电源波动抑制能力、温度特性和噪声特性会影响整体电路的性能。在工业应用和汽车应用中，具有高电源波动抑制能力、高温度稳定性的带隙电压基准电路受到越来越多关注。

相关技术中，为了得到较低温度系数的带隙基准电压，通常对基准电压V

发明内容

为了解决现有技术存在的不足，本申请的目的在于提供一种带隙电压基准电路及其二阶非线性校正电路和芯片，能够对一阶补偿的带隙电压基准电路做进一步的二阶补偿，将-40~125℃温度范围内的温度系数降至11ppm/℃，同时输出基准电压的蒙特卡洛分散性减小，能够满足高性能系统对电压基准的要求，有利于提高整体电路性能，且结构简单，易于实现。

为实现上述目的，本申请提供的一种带隙电压基准电路的二阶非线性校正电路，所述二阶非线性校正电路，包括：

PNP晶体管Q1，其基极连接所述二阶非线性校正电路的第一输入端，集电极分别连接NPN晶体管Q3的集电极和NPN晶体管Q6的基极，发射极连接电源电压；

PNP晶体管Q2，其基极连接所述二阶非线性校正电路的第二输入端，集电极分别连接NPN晶体管Q4的集电极和NPN晶体管Q5的基极，发射极连接所述电源电压；

NPN晶体管Q3，其基极连接偏置电压输入端，发射极通过电阻R1接地；

NPN晶体管Q4，其基极连接所述偏置电压输入端，发射极通过电阻R2接地；

NPN晶体管Q5，其集电极连接所述二阶非线性校正电路的第一输出端，并通过电阻R3连接所述电源电压，发射极分别连接NPN晶体管Q6的发射极和NPN晶体管Q7的集电极；

NPN晶体管Q6，其集电极连接所述二阶非线性校正电路的第二输出端，并通过电阻R4连接所述电源电压；

NPN晶体管Q7，其基极连接所述偏置电压输入端，发射极通过电阻R5接地。

进一步地，所述二阶非线性校正电路的传递函数图像为开口向上的二次曲线。

进一步地，所述电阻R1和所述电阻R2的阻值均为5KΩ；所述电阻R3和所述电阻R4的阻值均为290KΩ；所述电阻R5的阻值为2.5KΩ。

为实现上述目的，本申请还提供的一种带隙电压基准电路，所述带隙电压基准电路，包括如上所述的二阶非线性校正电路。

进一步地，所述带隙电压基准电路还包括：

反馈放大器A，其反相输入端连接所述二阶非线性校正电路的第一输出端，同相输入端连接所述二阶非线性校正电路的第二输出端，输出端分别连接场效应管PM1的栅极和场效应管PM2的栅极；

场效应管PM1，其源极连接电源电压，漏极通过电阻R6分别连接所述二阶非线性校正电路的第一输入端和PNP晶体管Q8的发射极；

场效应管PM2，其源极连接电源电压，漏极连接所述带隙电压基准电路的电压输出端，并通过电阻R7连接所述二阶非线性校正电路的第二输入端；

PNP晶体管Q8，其基极和集电极接地；

PNP晶体管Q9，其基极和集电极接地，发射极通过电阻R8连接所述二阶非线性校正电路的第二输入端。

为实现上述目的，本申请提供的芯片，所述芯片，包括如上所述的带隙电压基准电路。

本申请的一种带隙电压基准电路及其二阶非线性校正电路和芯片，能够对一阶补偿的带隙电压基准电路做进一步的二阶补偿，将-40~125℃温度范围内的温度系数降至11ppm/℃，同时输出基准电压的蒙特卡洛分散性减小，能够满足高性能系统对电压基准的要求，有利于提高整体电路性能，且结构简单，易于实现。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请实施例的带隙电压基准电路的二阶非线性校正电路结构示意图；

图2为根据本申请实施例的一次补偿带隙电压基准电路结构示意图；

图3为图2电路的温度特性曲线；

图4为图2电路经图1电路校正后的温度特性曲线；

图5为根据本申请实施例的带隙电压基准电路结构示意图；

图6为根据本申请实施例的芯片结构框图。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块、单元或数据进行区分，并非用于限定这些装置、模块、单元或数据所执行的功能的顺序或者相互依存关系。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本申请的实施例。

图1为根据本申请实施例的二阶非线性校正电路结构示意图，该二阶非线性校正电路，用于串联在带隙电压基准电路的反馈放大器的输入端，对一阶补偿的带隙电压基准电路作二阶补偿。参考图1所示，二阶非线性校正电路包括：PNP晶体管Q1、PNP晶体管Q2、NPN晶体管Q3、NPN晶体管Q4、NPN晶体管Q5、NPN晶体管Q6和NPN晶体管Q7。

其中，PNP晶体管Q1的基极连接二阶非线性校正电路的第一输入端X；PNP晶体管Q1的集电极分别连接NPN晶体管Q3的集电极和NPN晶体管Q6的基极；PNP晶体管Q1的发射极连接电源电压V

PNP晶体管Q2的基极连接二阶非线性校正电路的第二输入端Y；PNP晶体管Q2的集电极分别连接NPN晶体管Q4的集电极和NPN晶体管Q5的基极；PNP晶体管Q2的发射极连接电源电压V

该PNP晶体管Q1和PNP晶体管Q2构成共发射极差分对。

NPN晶体管Q3的基极连接偏置电压输入端BIAS；NPN晶体管Q3的集电极分别连接PNP晶体管Q1的集电极和NPN晶体管Q6的基极；NPN晶体管Q3的发射极通过电阻R1接地。

NPN晶体管Q4的基极连接偏置电压输入端BIAS；NPN晶体管Q4的集电极分别连接PNP晶体管Q2的集电极和NPN晶体管Q5的基极；NPN晶体管Q4的发射极通过电阻R2接地。

该NPN晶体管Q3和NPN晶体管Q4构成有源负载。在具体示例中，电阻R1和电阻R2的阻值可以均为5KΩ。

NPN晶体管Q5的基极连接PNP晶体管Q2的集电极和NPN晶体管Q4的集电极；NPN晶体管Q5的集电极连接二阶非线性校正电路的第一输出端XC，并通过电阻R3连接电源电压V

NPN晶体管Q6的基极连接PNP晶体管Q1的集电极和NPN晶体管Q3的集电极；NPN晶体管Q6的集电极连接二阶非线性校正电路的第二输出端YC，并通过电阻R4连接电源电压V

该NPN晶体管Q5和NPN晶体管Q6构成电平位移电路。在具体示例中，电阻R3和电阻R4的阻值可以均为290KΩ。

NPN晶体管Q7的基极连接偏置电压输入端BIAS；NPN晶体管Q7的发射极通过电阻R5接地。

该NPN晶体管Q7作为电平位移电路的负载，在具体示例中，电阻R5的阻值可以为2.5KΩ。

本申请实施例中，二阶非线性校正电路的传递函数图像为开口向上的二次曲线。

需要说明的是，由于三极管在基极电流I

根据双极晶体管的EM模型，双极晶体管的集电极电流I

其中，α

将上述实施例中的非线性校正电路串联至反馈放大器的输入端，即带隙基准电路的双臂与反馈放大器之间。I

下面结合具体示例，对本申请做进一步解释说明。

图2为根据该具体示例的一次补偿带隙电压基准电路结构示意图，参考图2所示，经过一次补偿的带隙电压基准电路，包括反馈放大器A、场效应管PM1、场效应管PM2、PNP晶体管Q8、PNP晶体管Q9、电阻R6、电阻R7和电阻R8。

在该带隙电压基准电路中，PNP晶体管Q8和PNP晶体管Q9的面积之比为1:N，电阻R6和电阻R7的阻值相等，由于反馈放大器A的反馈，使得X和Y节点处的电压近似相等，从而电阻R6和电阻R7的两端电压近似相等。场效应管PM1与场效应管PM2共源共栅，使得PNP晶体管Q8和PNP晶体管Q9的电流也近似相等，因此，PNP晶体管Q8的发射极-基极电压V

PNP晶体管Q9的发射极-基极电压V

其中，Is为双极晶体管的饱和电流；I为流过PNP晶体管Q8和PNP晶体管Q9的电流，且I可以通过以下关系式得出：

其中，V

则输出的基准电压V

其中，V

然而，在很多场合电路需要更低温度系数的带隙基准电压，为此，可以对基准电压V

图3为图2中带隙电压基准电路的温度特性曲线，参考图3所示，该带隙电压基准电路的温度特性曲线开口向下，随着温度由图2中M点对应的温度值向高低温两侧延伸，基准电压V

因此，可以通过上述实施例中的二阶非线性校正电路，产生与图3中曲线开口方向相反的二次曲线，以对其进行补偿，从而得到二阶补偿后的温度特性曲线，参考图4所示。由此降低了带隙基准电压在较宽温度范围内的变化幅度，将-40~125℃温度范围内的温度系数降至11ppm/℃，得到高温度稳定性的基准电压，使其能够应用在需要高精度电压基准的场合。

综上所述，根据本申请实施例的二阶非线性校正电路，通过PNP晶体管Q1和PNP晶体管Q2构成共发射极差分对，并通过NPN晶体管Q3和NPN晶体管Q4构成有源负载，以及通过NPN晶体管Q5和NPN晶体管Q6构成电平位移电路，并通过NPN晶体管Q7作为电平位移电路的负载，由此构成二阶非线性校正电路，能够对一阶补偿的带隙电压基准电路做进一步的二阶补偿，将-40~125℃温度范围内的温度系数降至11ppm/℃，同时输出基准电压的蒙特卡洛分散性减小，能够满足高性能系统对电压基准的要求，有利于提高整体电路性能，且结构简单，易于实现。

图5为根据本申请实施例的带隙电压基准电路结构示意图。参考图5所示，带隙电压基准电路100，包括上述实施例中的二阶非线性校正电路10。

本申请实施例中，带隙电压基准电路还包括：反馈放大器A、场效应管PM1、场效应管PM2、PNP晶体管Q8、PNP晶体管Q9、电阻R6、电阻R7和电阻R8。

其中，反馈放大器A的反相输入端连接二阶非线性校正电路的第一输出端XC；反馈放大器A的同相输入端连接二阶非线性校正电路的第二输出端YC；反馈放大器A的输出端分别连接场效应管PM1的栅极和场效应管PM2的栅极。

场效应管PM1的源极和场效应管PM2的源极均连接电源电压；场效应管PM1的漏极通过电阻R6分别连接二阶非线性校正电路的第一输入端X和PNP晶体管Q8的发射极。

场效应管PM2的漏极连接带隙电压基准电路的电压输出端，并通过电阻R7连接二阶非线性校正电路的第二输入端Y。

PNP晶体管Q8的基极和集电极接地。

PNP晶体管Q9的基极和集电极接地；PNP晶体管Q9的发射极通过电阻R8连接二阶非线性校正电路的第二输入端。

需要说明的是，上述实施例中对二阶非线性校正电路的解释说明，也适用于本实施例中的带隙电压基准电路，此处不再进行赘述。

根据本申请实施例的带隙电压基准电路，通过PNP晶体管Q1和PNP晶体管Q2构成共发射极差分对，并通过NPN晶体管Q3和NPN晶体管Q4构成有源负载，以及通过NPN晶体管Q5和NPN晶体管Q6构成电平位移电路，并通过NPN晶体管Q7作为电平位移电路的负载，由此构成二阶非线性校正电路，能够对一阶补偿的带隙电压基准电路做进一步的二阶补偿，将-40~125℃温度范围内的温度系数降至11ppm/℃，同时输出基准电压的蒙特卡洛分散性减小，能够满足高性能系统对电压基准的要求，有利于提高整体电路性能，且结构简单，易于实现。

图6为根据本申请实施例的芯片结构框图。参考图6所示，芯片1000包括上述实施例中的带隙电压基准电路100。

本领域普通技术人员可以理解：以上仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。