Dither信号产生方法、电路及Sigma Delta调制器

技术领域

本发明涉及集成电路设计领域，特别涉及一种Dither信号产生方法、电路及SigmaDelta调制器。

背景技术

在消费电子市场中，人们一直在追求更低的功耗、更高的性能。Sigma Delta模数转换器(Analog to Digital Converter,ADC)具有低功耗、高精度的特点，因而受到越来越多的ADC设计人员的青睐。Sigma Delta调制器是Sigma Delta ADC的核心。在Sigma Delta调制器中，当输入信号为直流时，输出信号会出现Idle Tone(空闲音调)，直观表现为输出信号每隔若干个周期性循环一次，因而输出信号的频谱图中会包含直流以外的谐波信号(不属于输入信号)，从而大大降低Sigma Delta调制器对直流信号的量化精度。因此，减弱或消除Sigma Delta调制器中的Idle Tone是必要的。注入Dither(一种抖动，附加的伪随机信号)可以打乱调制器周期性的输出，是一种消除Idle Tone的高效方法，被广泛应用于Sigma Delta调制器中。

该调制器的功能为：将模拟信号输入量化为数字信号输出。量化器前端注入的Dither信号可以打乱周期性的输出，从而消除Idle Tone，但为了保持量化结果的准确，量化器后端必须扣减掉之前注入的Dither。但由于数字Dither信号在D/A转换中存在误差，导致量化器前端注入的Dither和后端扣减的Dither不相等，最终结果为调制器输出Out包含残留的Dither信号，该残留的Dither信号将损害调制器的量化精度。因此，减少残留的Dither信号是有必要的。

另外，传统的Dither生成方法是由二进制随机码直接表示Dither电平，1bit二进制随机码能产生2种Dither电平，2bit二进制随机码能产生4种随机电平，3bit二进制随机码能产生8种随机电平。可知，当需要多种随机电平时，所需的二进制随机码位数也较多，因而产生二进制随机码的硬件开销较大。

发明内容

本发明要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种Dither信号产生方法、电路及Sigma Delta调制器。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种Dither信号产生电路，所述Dither信号产生电路应用于SigmaDelta调制器中，所述Dither产生电路包括随机数生成单元、第一延时单元、第一加法器单元、第一增益单元、第二延时单元和第二加法器单元；

所述随机数生成单元生成随机数信号并传递给所述第一延时单元，所述第一延时单元将所述随机数信号进行1个周期的延时处理后传递至所述第一加法器单元以得到第一信号，所述第一增益单元将所述第一信号进行3倍的增益处理后传递至所述第二延时单元，所述第二延时单元将增益处理后的所述第一信号进行1个周期的延时处理后传递至所述第二加法器单元，所述第二加法器单元输出所述Dither信号。

较佳地，所述随机数生成单元的输出端分别与所述第一延时单元的输入端和所述第一加法器单元的输入端连接，所述第一延时单元的输出端与所述第一加法器单元的输入端连接，所述第一加法器单元的输出端分别与所述第一增益单元的输入端和所述第二加法器单元的输入端连接，所述第一增益单元的输出端与所述第二延时单元的输入端连接，所述第二延时单元的输入端与所述第二加法器单元的输入端连接，所述第二加法器单元的输出端输出所述Dither信号。

较佳地，所述第一延时单元包括延时单元z

较佳地，所述随机数生成单元包括线性反馈移位寄存器。

本发明提供一种Dither信号产生方法，所述Dither信号产生方法利用如上所述Dither产生电路实现；

所述Dither信号产生方法包括：

生成一随机数信号；

将所述随机数信号进行1个周期的延时处理后，利用加法器进行计算以得到第一信号；

将所述第一信号依次进行3倍增益处理、1个周期的延时处理后，再次利用加法器计算以输出所述Dither信号。

本发明提供一种Dither信号产生电路，其特征在于，所述Dither产生电路应用于Sigma Delta调制器中，所述Dither信号产生电路包括随机数生成单元、第二增益单元、第三增益单元、第三延时单元、第四延时单元和第三加法器单元；

所述随机数生成单元生成随机数信号并分别传递给所述第二增益单元和所述第三增益单元，所述第二增益单元将所述随机数信号进行2倍的增益处理后传递至所述第三延时单元，所述第三延时单元将增益后的所述随机数信号进1个周期的延时处理后输入至第三加法器单元，所述第三增益单元将所述随机数信号进行3倍的增益处理后传递至所述第四延时单元，所述第四延时单元将增益后的所述随机数信号进2个周期的延时处理后输入至第三加法器单元，所述第三加法器单元输出Dither信号。

较佳地，所述随机数生成单元的输出端分别与所述第二增益单元的输入端、所述第三增益单元的输入端、所述第三加法器单元的输入端连接，所述第二增益单元的输出端与所述第三延时单元的输入端连接，所述第三增益单元的输出端与所述第四延时单元的输入端连接，所述第三延时单元的输出端、第四延时单元的输出端分别与所述第三加法器单元的输入端连接，所述第三加法器单元的输出端输出所述Dither信号。

较佳地，所述第三延时单元包括延时单元z

本发明还提供一种Dither信号产生方法，所述Dither信号产生方法利用如上所述Dither产生电路实现；

所述Dither信号产生方法包括：

生成一随机数信号；

将所述随机数信号依次进行2倍增益处理、1个周期的延时处理后传递至加法器；

将所述随机数信号依次进行3倍增益处理、2个周期的延时处理后传递至加法器；

利用加法器计算以输出所述Dither信号。

本发明提供一种Sigma Delta调制器，所述Sigma Delta调制器包括环路滤波器、量化器、第一D/A转换器、第二D/A转换器、第一模拟加法器、第二模拟加法器、数字加法器和如上所述Dither产生电路。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本申请各较佳实例。

本发明的积极进步效果在于：本发明的Dither信号产生电路，仅需1bit随机数就能产生7种Dither电平，降低了随机数的设计要求，从而节省了硬件开销，并且还巧妙设计了控制码的传递函数，使Dither信号自带一阶整形的效果，大大减轻Dither D/A转换误差带来的调制器精度损失。

附图说明

图1为本实施例提供的Dither信号产生电路的第一模块示意图。

图2为本实施例提供的Dither信号产生方法的第一流程示意图。

图3为本实施例提供的Dither信号产生电路的第二模块示意图。

图4为本实施例提供的Dither信号产生方法的第二流程示意图。

图5为本实施例提供的Sigma Delta调制器的模块示意图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

为了更清楚地说明本说明书实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本说明书的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本说明书应用于其它类似情景。除非从语言环境中显而易见或另作说明，图中相同标号代表相同结构或操作。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本申请所描述的实施例可以与其它实施例相结合。

应当理解，本文使用的“系统”、“装置”、“单元”和/或“模组”是用于区分不同级别的不同组件、元件、部件、部分或装配的一种方法。然而，如果其他词语可实现相同的目的，则可通过其他表达来替换所述词语。

如本说明书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其它的步骤或元素。

在Sigma Delta调制器中，当输入信号为直流时，输出信号会出现Idle Tone，从而大大降低Sigma Delta调制器对直流信号的量化精度，因此，减弱或消除Sigma Delta调制器中的Idle Tone是必要的，注入Dither可以打乱调制器周期性的输出，是一种消除IdleTone的高效方法，被广泛应用于Sigma Delta调制器中。

但由于数字Dither信号在D/A转换中存在误差，导致量化器前端注入的Dither和后端扣减的Dither不相等，最终结果为调制器输出Out包含残留的Dither信号，但残留的Dither信号将损害调制器的量化精度。因此，减少残留的Dither信号是有必要的。

基于上述原因，本实施例提供一种Dither信号产生电路，如图1所示，本实施例的Dither信号产生电路应用于Sigma Delta调制器中，Dither产生电路包括随机数生成单元random_num、第一延时单元101、第一加法器单元102、第一增益单元103、第二延时单元104和第二加法器单元105。

随机数生成单元random_num生成随机数信号并传递给第一延时单元101，第一延时单元101将随机数信号进行1个周期的延时处理后传递至第一加法器单元102以得到第一信号，第一增益单元103将第一信号进行3倍的增益处理后传递至第二延时单元104，第二延时单元104将增益处理后的第一信号进行1个周期的延时处理后传递至第二加法器单元105，第二加法器单元105输出Dither信号。

随机数生成单元random_num的输出端分别与第一延时单元101的输入端和第一加法器单元102的输入端连接，第一延时单元101的输出端与第一加法器单元102的输入端连接，第一加法器单元102的输出端分别与第一增益单元103的输入端和第二加法器单元105的输入端连接，第一增益单元103的输出端与第二延时单元104的输入端连接，第二延时单元104的输入端与第二加法器单元105的输入端连接，第二加法器单元105的输出端输出Dither信号。

作为本实施例的一种可选的实施方式，随机数生成单元random_num包括线性反馈移位寄存器，随机数生成单元random_num的输出端每个周期产生一个1bit随机数。

可选的，第一延时单元101包括延时单元z

随机数生成单元random_num、第一延时单元101、第一加法器单元102、第一增益单元103、第二延时单元104和第二加法器单元105的信号传递构建了一个数字运算过程，其对应的传递函数为T(z)＝(1-z

与上述实施方式对应的，如图2所示，本实施例还提供一种Dither信号产生方法，Dither信号产生方法利用如上的Dither产生电路实现。

Dither信号产生方法包括：

S101、生成一随机数信号。

S102、将随机数信号进行1个周期的延时处理后，利用加法器进行计算以得到第一信号。

S103、将第一信号依次进行3倍增益处理、1个周期的延时处理后，再次利用加法器计算以输出Dither信号。

作为本实施例的另一种可选的实施方式，如图3所示，本实施例还提供一种Dither信号产生电路，Dither信号产生电路包括随机数生成单元random_num、第二增益单元201、第三增益单元202、第三延时单元203、第四延时单元204和第三加法器单元205。

随机数生成单元random_num生成随机数信号并分别传递给第二增益单元201和第三增益单元202，第二增益单元201将随机数信号进行2倍的增益处理后传递至第三延时单元203，第三延时单元203将增益后的随机数信号进1个周期的延时处理后输入至第三加法器单元205，第三增益单元202将随机数信号进行3倍的增益处理后传递至第四延时单元204，第四延时单元204将增益后的随机数信号进2个周期的延时处理后输入至第三加法器单元205，第三加法器单元205输出Dither信号。

随机数生成单元random_num的输出端分别与第二增益单元201的输入端、第三增益单元202的输入端、第三加法器单元205的输入端连接，第二增益单元201的输出端与第三延时单元203的输入端连接，第三增益单元202的输出端与第四延时单元204的输入端连接，第三延时单元203的输出端、第四延时单元204的输出端分别与第三加法器单元205的输入端连接，第三加法器单元205的输出端输出Dither信号。

作为本实施例的一种可选的实施方式，随机数生成单元random_num包括线性反馈移位寄存器，随机数生成单元random_num的输出端每个周期产生一个1bit随机数。

可选的，第三延时单元203包括延时单元z

随机数生成单元random_num、第二增益单元201、第三增益单元202、第三延时单元203、第四延时单元204和第三加法器单元205的信号传递构建了一个数字运算过程，其对应的传递函数为T(z)＝1+2z

需要说明的是，不管如何变换，只要最终能够化简成1+2z

与上述实施方式对应的，如图4所示，本实施例还提供一种Dither信号产生方法，Dither信号产生方法利用如上的Dither产生电路实现。

本实施例的Dither信号产生方法包括：

S201、生成一随机数信号。

S202、将所述随机数信号依次进行2倍增益处理、1个周期的延时处理后传递至加法器。

S203、将所述随机数信号依次进行3倍增益处理、2个周期的延时处理后传递至加法器。

S204、利用加法器计算以输出所述Dither信号。

由此，本实施例所产生的Dither信号的表达式中包含(1-z

由于传统的Dither生成方法是由二进制随机码直接表示Dither电平，如表1所示，1bit二进制随机码能产生2种Dither电平，2bit二进制随机码能产生4种随机电平，3bit二进制随机码能产生8种随机电平。可知，当需要多种随机电平时，所需的二进制随机码位数也较多，因而产生二进制随机码的硬件开销较大。

表1.传统随机码对应的Dither电平

基于上述考虑，在一个实施方式中，将传递函数T(z)＝(1-z

由此，可以得出下表

/>

上表中，第一列是D

由此通过上表可知，最终生成了0、±2、±4、±6单位电压的七种Dither电平，此时，如果将表示的电压减半，则可表示的Dither电压值为0、±1、±2、±3单位电压。

进而，本实施例的Dither信号产生电路相比于传统的3bit随机码表示8种Dither电平(如表1所示)，只须产生1bit随机码就能表示7种Dither电平，降低了随机数的设计要求，从而节省了硬件开销，同时申请并且还巧妙设计了控制码的传递函数，使Dither信号自带一阶整形的效果，大大减轻Dither D/A转换误差带来的调制器精度损失。

如图5所示，本实施例还提供一种Sigma Delta调制器，Sigma Delta调制器包括环路滤波器、量化器、第一D/A转换器、第二D/A转换器、第一模拟加法器、第二模拟加法器、数字加法器和如上的Dither产生电路。

进而与传统的Sigma Delta调制器相比，不仅能够保证调制器对直流信号的量化精度，还能借助Dither自带一阶整形的效果，大大减轻Dither D/A转换误差带来的调制器精度损失。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。