一种多芯片屏蔽封装结构及其形成方法

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种多芯片屏蔽封装结构及其形成方法。

背景技术

目前，电子系统、电子设备正向着小型化、数字化、高速化及网络化的方向快速发展。高速电子技术的发展和无线技术的广泛应用使得电磁干扰问题越来越突出,系统的电磁兼容性已成为现代电子设备设计过程中必须考虑的重要问题。电磁屏蔽是电磁干扰控制的重要手段,也是电磁兼容设计的首要方法。

传统射频/微波芯片的晶圆级系统封装，使用拥有盲腔结构的硅片进行芯片间屏蔽，但是需硅通孔(TSV)进行信号引出。但由于TSV损耗较高，需使用高阻硅，成本较高。而且，由于盲腔深度一般超过250um，TSV电镀制作难度较大。

另外，亦有许多射频芯片使用扇出方式进行信号引出，但是屏蔽层一般在基板封装后通过物理气相沉积在封装结构整面溅射金属形成，屏蔽层无保护。

发明内容

为解决现有技术中的上述问题中的至少一部分问题，本发明的任务是提供一种多芯片屏蔽封装结构及其形成方法，该多芯片屏蔽封装结构能够实现多芯片间的屏蔽，并利用二次封装来保护屏蔽层，利用金属柱代替硅通孔实现上下天线互连，避免了使用硅通孔损耗较高的情况。

在本发明的第一方面，本发明提供了一种多芯片屏蔽封装结构，包括：

第一天线结构，其包括第一天线和第一介质层；

若干个一次封装体，其设置在所述第一天线结构上；

屏蔽层，其包围所述一次封装体；

二次塑封层，其包围所述屏蔽层。

进一步地，还包括：

第二天线结构，其设置在所述二次塑封层上，所述第二天线结构包括第二天线和第二介质层；

金属柱，其连接第一天线和第二天线。

进一步地，还包括焊球，其布置在第一天线结构之下，并与第一天线电连接。

进一步地，还包括焊球，其布置在第一天线结构之下，并与第一天线电连接，或者其布置在第一天线结构之下以及第二天线结构之上，并与第一天线或第二天线电连接。

进一步地，所述金属柱位于所述二次塑封层中。

进一步地，所述一次封装体内设置有一个或多个射频芯片。

进一步地，还包括凸点，其连接射频芯片与第一天线。

进一步地，所述屏蔽层与所述第一天线结构电连接。

在本发明的第二方面，本发明提供了一种多芯片屏蔽封装结构的形成方法，其特征在于，包括：

将若干个射频芯片倒装布置在载片上；

将若干个射频芯片塑封形成塑封体；

去除载片，获得塑封体；

在射频芯片的正面布置凸点；

将塑封体切割成若干个一次塑封体；

将一次塑封体布置在带有第一天线结构的晶圆上；

在一次塑封体的表面沉积金属形成屏蔽层；

塑封屏蔽层和一次塑封体形成二次塑封层；

去除晶圆，在第一天线结构的表面布置焊球。

进一步地，通过物理气相沉积在一次塑封体的表面沉积金属形成屏蔽层。

本发明至少具有下列有益效果：本发明公开的本发明的任务是提供一种多芯片屏蔽封装结构及其形成方法，该多芯片屏蔽封装结构在设置有射频芯片的一次封装体表面布置屏蔽层，能够实现多芯片间的屏蔽，再利用二次封装来保护屏蔽层，避免使用带有盲孔的硅片来实现屏蔽，还可以保护屏蔽层，还可以在二次塑封层的表面原位集成天线，利用金属柱代替硅通孔实现上下天线互连，避免了使用硅通孔损耗较高的情况。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出了本发明一个实施例的多芯片屏蔽封装结构的剖面示意图；

图2示出了本发明另一个实施例的多芯片屏蔽封装结构的剖面示意图；

图3示出了本发明另一个实施例的多芯片分区屏蔽封装结构的剖面示意图；以及

图4A至图4I示出了本发明一个实施例的形成多芯片分区屏蔽封装结构的过程的剖面示意图。

具体实施方式

应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。

在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。

在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。

在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。

另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

图1示出了本发明一个实施例的多芯片屏蔽封装结构的剖面示意图。

如图1所示，一种多芯片屏蔽封装结构包括第一天线结构100、一次封装体101、凸点102、屏蔽层103、二次塑封层104及焊球105。

第一天线结构100包括第一天线1001和第一介质层1002。

一次封装体101设置在第一天线结构100之上。一次封装体101内设置有若干射频芯片1011，射频芯片1011通过凸点102与第一天线1001电连接。凸点102与射频芯片1011正面的管脚连接。

屏蔽层103包围一次封装体101，用于屏蔽外界的电磁干扰。屏蔽层103与天线结构100电连接。

二次塑封层104包围屏蔽层103。

焊球105布置在第一天线结构100之下，并与第一天线1001电连接。

图2示出了本发明另一个实施例的多芯片屏蔽封装结构的剖面示意图。

如图2所示，一种多芯片屏蔽封装结构包括第一天线结构200、一次封装体201、凸点202、屏蔽层203、二次塑封层204、第二天线结构205、金属柱206、焊球207。

第一天线结构200包括第一天线2001和第一介质层2002。

一次封装体201设置在第一天线结构200上。一次封装体201内设置有若干射频芯片2011。射频芯片2011通过凸点202与第一天线层2001电连接。

屏蔽层203包围一次封装体201，用于屏蔽外界的电磁干扰。屏蔽层203与第一天线结构200电连接。

二次塑封层204包围屏蔽层203。

第二天线结构205设置在二次塑封层204上。第二天线结构205包括第二天线2051和第二介质层2052。

金属柱206连接第一天线2001和第二天线2051，其位于二次塑封层204中。

焊球207布置在第一天线结构200之下，并与第一天线2001电连接。

图3示出了本发明另一个实施例的多芯片分区屏蔽封装结构的剖面示意图。

如图3所示，一种多芯片分区屏蔽封装结构包括第一天线结构300、一次封装体301、凸点302、屏蔽层303、二次塑封层304、第二天线结构305、金属柱306、焊球307。

第一天线结构300包括第一天线3001和第一介质层3002。

多个一次封装体301设置在第一天线结构300上。一次封装体301内设置有一个射频芯片3011。射频芯片3011通过凸点302与第一天线层3001电连接。

多个屏蔽层303分别包裹多个一次封装体301，用于屏蔽射频芯片之间的电磁干扰。屏蔽层303与第一天线结构300电连接。

二次塑封层304封装屏蔽层303。

第二天线结构305设置在二次塑封层304之上。第二天线结构305包括第二天线3051和第二介质层3052。

金属柱306连接第一天线3001和第二天线3051，其位于二次塑封层304中。

焊球307布置在第一天线结构300之下以及第二天线结构305之上，并与第一天线3001或第二天线3051电连接。

图4A至图4I示出了本发明一个实施例的形成多芯片分区屏蔽封装结构的过程的剖面示意图。

步骤1，如图4A所示，将若干个射频芯片401倒装布置在载片400上。

步骤2，如图4B所示，将若干个射频芯片401塑封形成塑封体402。

步骤3，如图4C所示，去除载片400，获得塑封体402。

步骤4，如图4D所示，在射频芯片401的正面布置凸点403，以将射频芯片401的I/O接口引出。

步骤5，如图4E所示，将塑封体402切割成若干个一次塑封体4021。

步骤6，如图4F所示，将一次塑封体4021布置在带有第一天线结构404的晶圆405上。第一天线结构404包括第一天线4041和介质层4042。射频芯片401与第一天线4041通过凸点403电连接。

步骤7，如图4G所示，通过物理气相沉积在一次塑封体4021的表面沉积金属形成屏蔽层406。

步骤8，如图4H所示，塑封屏蔽层406和单颗一次塑封体4021形成二次塑封层407。

步骤9，如图4I所示，去除晶圆405，然后在第一天线结构404的表面布置焊球408。焊球408与第一天线4042电连接。

本发明至少具有下列有益效果：本发明公开的本发明的任务是提供一种多芯片屏蔽封装结构及其形成方法，该多芯片屏蔽封装结构在设置有射频芯片的一次封装体表面布置屏蔽层，能够实现多芯片间的屏蔽，再利用二次封装来保护屏蔽层，避免使用带有盲孔的硅片来实现屏蔽，还可以保护屏蔽层，还可以在二次塑封层的表面原位集成天线，利用金属柱代替硅通孔实现上下天线互连，避免了使用硅通孔损耗较高的情况。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并借此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。