一种半导体器件及其制备方法

技术领域

本申请涉及半导体技术领域，特别涉及一种半导体器件及其制备方法。

背景技术

随着晶体管特征尺寸的不断微缩，通过不断引入新材料、新工艺和新结构来提升器件性能，同时降低短沟道效应的影响。晶体管的结构经历了由二维的平面CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件，转变为三维的FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)结构，到现在主流的Nanowire/Nanosheet纳米线/纳米片环栅晶体管。

环栅晶体管被认为是5nm技术节点之下中最有希望取代FinFET器件从而实现大规模量产的下一代器件之一。环栅器件有效地增加了W

目前，Nanosheet-GAAFET(Nanosheet-Gate-all-around Field-EffectTransistor，纳米片环绕栅极场效应晶体管)的研究进展受到了学术界和产业界的广泛关注。通过不断优化器件制备工艺流程和关键工艺，同时基于此进行新结构的探索也是新型CMOS器件的热门研究方向。

Nanosheet-GAAFET能够通过叠加纳米片的数量来提高器件的性能。该新型器件结构能够很好的与目前主流的FinFET工艺相兼容。

但由于NSFET(Nanosheet Field-Effect Transistor，纳米片场效应晶体管)和FinFET在其本征沟道下存在着不可避免的寄生沟道，寄生沟道中存在着寄生电容和泄露电流的影响，造成器件电学性能的退化，同时也给晶体管的缩放带来了很大的挑战。由于NSFET的寄生沟道较宽，因此寄生沟道对其影响更为显著。如何降低寄生沟道的影响变成了一个不可忽视的问题。

发明内容

有鉴于此，提供该发明内容部分以便以简要的形式介绍构思，这些构思将在后面的具体实施方式部分被详细描述。该发明内容部分并不旨在标识要求保护的技术方案的关键特征或必要特征，也不旨在用于限制所要求的保护的技术方案的范围。

本申请的目的在于提供一种半导体器件及其制备方法，可以抑制纳米片环绕栅极场效应晶体管底部寄生沟道漏电，以及部分源漏与衬底的PN结漏电，能够避免底部寄生沟道效应的影响，进一步优化器件的电学性能。

为实现上述目的，本申请有如下技术方案：

第一方面，本申请实施例提供了一种半导体器件的制备方法，包括：

提供初始衬底；

在所述初始衬底表面的一侧外延生长超晶格叠层；所述超晶格叠层由第一半导体层和第二半导体层交替层叠形成；

刻蚀所述超晶格叠层，形成多个鳍片；

在所述鳍片侧淀积第二侧墙，以保护所述鳍片；

在所述鳍片远离所述初始衬底的一侧的源漏区形成光刻胶掩模区；

在所述光刻胶掩模区和所述第二侧墙的遮蔽下刻蚀预设厚度的所述初始衬底形成衬底鳍；

刻蚀所述衬底鳍以使所述鳍片下方栅极区局域穿通，形成局域隔离凹槽；

去除所述光刻胶，在所述局域隔离凹槽中填充绝缘介质；

在所述鳍片远离所述初始衬底的一侧沉积并光刻形成假栅；

淀积并刻蚀形成栅极第三侧墙，刻蚀所述鳍片两端至所述初始衬底表面，在刻蚀后鳍片的两端形成内侧墙，并外延生长源漏极，所述源漏极的材料为掺杂导电元素的半导体材料；

去除所述假栅，刻蚀掉所述第一半导体层，实现所述第二半导体层纳米片的沟道释放，所述纳米片形成的叠层构成为多个导电沟道；

形成环绕式栅极，环绕于纳米片堆叠层周围。

在一种可能的实现方式中，所述在所述光刻胶掩模区和所述第二侧墙的遮蔽下刻蚀预设厚度的所述初始衬底形成衬底鳍，包括：

在所述光刻胶掩模区和所述第二侧墙的遮蔽下，利用各向异性刻蚀预设厚度的所述初始衬底形成衬底鳍；所述栅极区的所述衬底鳍的宽度小于所述源漏区的所述衬底鳍的宽度。

在一种可能的实现方式中，所述刻蚀所述衬底鳍以使所述鳍片下方局域穿通，形成局域隔离凹槽，包括：

利用各向同性刻蚀所述衬底鳍以使所述鳍片下方栅极区局域穿通，所述源漏区存在衬底鳍支撑结构，形成所述局域隔离凹槽。

在一种可能的实现方式中，所述衬底鳍支撑结构的宽度为大于或等于2nm。

在一种可能的实现方式中，所述预设厚度为大于或等于1nm，且小于或等于500nm。

第二方面，本申请实施例提供了一种半导体器件，包括：

设置有局域隔离凹槽的衬底；

所述局域隔离凹槽中填充有绝缘介质；

位于所述局域隔离凹槽上的纳米片堆叠层；所述纳米片堆叠层包括多个纳米片形成的叠层；所述纳米片由半导体材料形成；所述纳米片形成的叠层构成多个导电沟道；

环绕所述纳米片堆叠层周围的环绕式栅极；

源漏极，位于所述纳米片堆叠层两端；所述源漏极的材料为掺杂导电元素的半导体材料。

在一种可能的实现方式中，所述绝缘介质的材料包括低κ绝缘介质材料。

在一种可能的实现方式中，还包括：

位于所述源漏极远离所述衬底一侧的隔离层。

在一种可能的实现方式中，还包括：

贯穿所述隔离层分别与所述源漏极连接的金属接触孔。

在一种可能的实现方式中，所述预设厚度为大于或等于1nm，且小于或等于500nm。

与现有技术相比，本申请实施例具有以下有益效果：

本发明提供了一种半导体器件及其制造方法，在半导体器件的制备中，采用多步反应离子刻蚀技术和绝缘介质填充工艺形成器件的局域底部介质隔离层。其中，第一次各项异性刻蚀形成纳米片叠层鳍片；然后，通过鳍片侧淀积的第二侧墙保护沟道结构，并光刻形成光刻胶掩模图形保护半导体器件的源漏区，且利用图形化光刻方法精确定义纳米片叠层鳍片下方的局域介质隔离位置；接着在第二次各向异性刻蚀衬底至适当深度后，栅极区衬底鳍宽度小于源漏区衬底鳍宽度；然后，第三次各向同性刻蚀纳米片叠层衬底鳍下方形成局域隔离凹槽，且源漏区存在衬底鳍支撑结构保证结构的稳定性；通过在局域隔离凹槽中填充绝缘介质实现半导体器件底部局域介质隔离，从而抑制半导体器件底部寄生沟道漏电，以及部分源漏与衬底的PN结漏电，进一步优化器件的电学性能。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。贯穿附图中，相同或相似的附图标记表示相同或相似的元素。应当理解附图是示意性的，原件和元素不一定按照比例绘制。

图1示出了本申请实施例提供的一种半导体器件的制备方法的流程图；

图2-17示出了本申请实施例提供的一种半导体器件的制备过程中的各结构的剖视图；

图18示出了本申请实施例提供的一种半导体器件的剖视图；

图19示出了本申请实施例提供的一种半导体器件的俯视图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

正如背景技术中的描述，随着晶体管特征尺寸的不断微缩，通过不断引入新材料、新工艺和新结构来提升器件性能，同时降低短沟道效应的影响。晶体管的结构经历了由二维的平面CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件，转变为三维的FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)结构，到现在主流的Nanowire/Nanosheet纳米线/纳米片环栅晶体管。

环栅晶体管被认为是5nm技术节点之下中最有希望取代FinFET器件从而实现大规模量产的下一代器件之一。环栅器件有效地增加了W

目前，Nanosheet-GAAFET(Nanosheet-Gate-all-around Field-EffectTransistor，纳米片环绕栅极场效应晶体管)的研究进展受到了学术界和产业界的广泛关注。通过不断优化器件制备工艺流程和关键工艺，同时基于此进行新结构的探索也是新型CMOS器件的热门研究方向。

Nanosheet-GAAFET能够通过叠加纳米片的数量来提高器件的性能。该新型器件结构能够很好的与目前主流的FinFET工艺相兼容。

但由于NSFET(Nanosheet Field-Effect Transistor，纳米片场效应晶体管)和FinFET在其本征沟道下存在着不可避免的寄生沟道，寄生沟道中存在着寄生电容和泄露电流的影响，造成器件电学性能的退化，同时也给晶体管的缩放带来了很大的挑战。由于NSFET的寄生沟道较宽，因此寄生沟道对其影响更为显著。如何降低寄生沟道的影响变成了一个不可忽视的问题。

为了解决以上技术问题，本发明提供了一种半导体器件及其制造方法，在半导体器件的制备中，采用多步反应离子刻蚀技术和绝缘介质填充工艺形成器件的局域底部介质隔离层。其中，第一次各项异性刻蚀形成纳米片叠层鳍片；然后，通过鳍片侧淀积的第二侧墙保护沟道结构，并光刻形成光刻胶掩模图形保护半导体器件的源漏区，且利用图形化光刻方法精确定义纳米片叠层鳍片下方的局域介质隔离位置；接着在第二次各向异性刻蚀衬底至适当深度后，栅极区衬底鳍宽度小于源漏区衬底鳍宽度；然后，第三次各向同性刻蚀纳米片叠层衬底鳍下方形成局域隔离凹槽，且源漏区存在衬底鳍支撑结构保证结构的稳定性；通过在局域隔离凹槽中填充绝缘介质实现半导体器件底部局域介质隔离，从而抑制半导体器件底部寄生沟道漏电，以及部分源漏与衬底的PN结漏电，进一步优化器件的电学性能。

示例性方法

参见图1所示，为本申请实施例提供的一种半导体器件的制备方法流程图，包括：

S101：提供初始衬底。

在本申请实施例中，参见图2所示，首先可以准备好初始衬底1，初始衬底1可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon OnInsulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其它实施例中，所述半导体衬底还可以为包括其它元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其它外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，初始衬底1为体硅衬底，在体硅衬底表面生长有二氧化硅层1A。

具体的，初始衬底1是适合于形成一个或多个半导体器件的半导体晶圆的部分，当采用体硅衬底，在体硅衬底中通过注入杂质，扩散，退火后形成高掺杂阱区，达到所需阱深。其中对P(positive，正)型FET，上述高掺杂阱区为N阱，注入的杂质为n型杂质离子，比如磷(P)离子；其中对N(negative，负)型FET，上述高掺杂阱区为P阱，注入的杂质为p型杂质离子，比如硼(B)离子。

S102：在所述初始衬底表面的一侧外延生长超晶格叠层；所述超晶格叠层由第一半导体层和第二半导体层交替层叠形成。

在本申请实施例中，参见图3所示，去除初始衬底1表面的二氧化硅(SiO

其中，上述第一半导体层51/第二半导体层52超晶格可以为Si/SiGe叠层、SiGe/Si叠层、SiGe/Ge叠层、Ge/SiGe叠层、Si/Ge叠层或Ge/Si叠层。

S103：刻蚀所述超晶格叠层，形成多个鳍片。

在本申请实施例中，参见图4所示，在一种可能的实现方式中，可以在在超晶格叠层上设置第一侧墙61；以第一侧墙61为掩膜刻蚀超晶格叠层，形成多个鳍片。

具体的，可以采用自对准的侧墙转移(SIT，Self aligned sidewall transfer)工艺形成纳米尺度第一侧墙61器件，第一侧墙61的材料可以为氮化硅(SiN

参见图5所示，可以通过刻蚀工艺把外延生长的超晶格叠层做成多个周期分布的鳍片。第一侧墙61和初始衬底1之间还可以形成有氧化物层(图中未示出)

具体的，以第一侧墙61为掩膜进行刻蚀，形成带有超晶格叠层结构的鳍片。鳍片上部为超晶格叠层形成的导电沟道区，下部为初始衬底1，形成如图5所示的鳍片。

该鳍片刻蚀工艺可以为干法刻蚀工艺，在一个实施例中可采用反应离子刻蚀(Reactive ion etching，RIE)。鳍片将用以形成一或多个n型场效晶体管以及/或p型场效晶体管的水平纳米片。

需要说明的是，尽管图5示出了一个鳍片，应能理解本申请实施例可使用任何合适数量与形态的鳍片。鳍片的高度大约10nm-400nm，宽度大约为1-100nm。

S104：在所述鳍片侧淀积侧墙，以保护所述鳍片。

S105：在所述鳍片远离所述初始衬底的一侧的源漏区形成光刻胶掩模区；

S106：在所述光刻胶掩模区和所述第二侧墙的遮蔽下刻蚀预设厚度的所述初始衬底形成衬底鳍；

S107：刻蚀所述衬底鳍以使所述鳍片下方栅极区局域穿通，形成局域隔离凹槽；

S108：去除所述光刻胶，在所述局域隔离凹槽中填充绝缘介质。

在本申请实施例中，参见图6所示，可以在鳍片侧淀积第二侧墙62，以保护鳍片。可选的，可以先在初始衬底1上和鳍片侧都沉积第二侧墙62，然后通过各项异性刻蚀去除初始衬底1上的第二侧墙62，以露出初始衬底1。

在本申请实施例中，参见图7所示，可以在鳍片远离初始衬底1的一侧的源漏区形成光刻胶掩模区63，从而可以采用光刻胶掩模区63保护源漏区，形成图形化光刻掩膜区域，可以通过光刻胶掩模区63实现精确定义鳍片下方的局域介质隔离位置。

在本申请实施例中，参见图8所示，可以在光刻胶掩模区63和第二侧墙62的遮蔽下刻蚀预设厚度的初始衬底1形成衬底鳍。

在一种可能的实现方式中，在光刻胶掩模区63和第二侧墙62的遮蔽下，利用各向异性刻蚀预设厚度的初始衬底1形成衬底鳍；栅极区A-A’方向的衬底鳍的宽度小于源漏区C-C’的衬底鳍的宽度。

可选的，衬底刻蚀预设厚度为大于或等于1nm，且小于或等于500nm。

然后参见图9所示，继续进行刻蚀，刻蚀衬底鳍以使鳍片下方栅极区，或，栅极与源漏区局域穿通，形成局域隔离凹槽；去除光刻胶掩模区63，在局域隔离凹槽中填充绝缘介质2，参见图10和图12所示。绝缘介质2的材料可以包括氧化物、氮化物等低κ绝缘介质材料。

可选的，可以利用各向同性刻蚀衬底鳍以使鳍片下方栅极区，或，栅极与源漏区局域穿通，源漏区存在衬底鳍支撑结构，形成局域隔离凹槽。各向同性刻蚀衬底鳍要求对超晶格叠层和侧墙材料具有大于10：1的选择比。

参见图10和图12所示，在填充绝缘介质2时，可以去除第一侧墙61和第二侧墙62，低温绝缘介质沉积形成浅沟槽隔离，并填充局域隔离凹槽，形成底部介质隔离层，低温退火。

参见图11和图12所示，绝缘介质采用化学机械平坦化至一定程度，绝缘介质各项同性回刻至超晶格叠层鳍片底部与初始衬底1的交界处。

S109：在所述鳍片远离所述初始衬底的一侧沉积并光刻形成假栅。

在本申请实施例中，参见图13所示，可以在露出的鳍片上、与鳍线相垂直的方向(即A-A’方向)上形成假栅8，可以采用热氧化、化学气相沉积、溅射(sputtering)等工艺淀积假栅8材料，然后光刻形成假栅8。假栅8横跨鳍片上部的超晶格叠层，多个假栅8沿着鳍线方向周期性分布。

假栅8所使用的材料可以是多晶硅(PolySi，p-si)或非晶硅(a-si)。

S110：淀积并刻蚀形成栅极第三侧墙，刻蚀所述鳍片两端至所述初始衬底表面，在刻蚀后鳍片的两端形成内侧墙，并外延生长源漏极，所述源漏极的材料为掺杂导电元素的半导体材料。

在本申请实施例中，参见图13所示，可以在每个假栅8两侧沉积氮化硅或掺杂氧化硅材料并进行刻蚀，形成第三侧墙9。第三侧墙9可以包括SiNx、SiO

可以先各向同性刻蚀SiGe牺牲层形成内侧墙凹槽，后淀积Si

然后，参见图14所示，可以刻蚀鳍片两端至初始衬底表面，在刻蚀后鳍片两端外延生长源漏极41/42，源漏极41/42的材料为掺杂导电元素的半导体材料。

具体的，可以对沉积SiGe或Si等半导体材料进行导电元素重掺杂，对于P型半导体器件采用掺杂元素为B或者BF

S111：去除所述假栅，刻蚀掉所述第一半导体层，实现所述第二半导体层纳米片的沟道释放，所述纳米片形成的叠层构成为多个导电沟道。

在本申请实施例中，参见图15所示，可以在源漏极41/42上淀积隔离层22，隔离层22的材料可以为二氧化硅等氧化物或氮化物。

然后，参见图16所示，通过选择性刻蚀或腐蚀工艺，将前述的多晶硅(PolySi，p-si)或非晶硅(a-si)形成的假栅8刻蚀或腐蚀掉，即去掉假栅8。

随后，如图17，选择性刻蚀超晶格叠层中的第一半导体层51，进行纳米片3(nanosheet)沟道释放。对鳍片露出的导电沟道区进行刻蚀/腐蚀，去除每层第一半导体层51，第一半导体层51即为牺牲层，对第二半导体层形成的纳米片3进行释放。

纳米片3宽度范围为1-100nm，厚度范围为1-50nm，各纳米片3之间的间隔范围为3-100nm。

一种实施例，对于P型和N型FET，牺牲层均为SiGe层，选择性移除SiGe层，保留Si层，形成Si水平叠层纳米片堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米片沟道释放，从而形成纳米片导电沟道。

另外一种实施例，对于P型和N型FET，分别进行沟道释放。

对于P型FET，牺牲层为Si层，选择性移除Si层，保留SiGe层，形成SiGe水平叠层纳米片堆栈器件。选择性移除工艺中可使用相对于SiGe以较快的速率选择性地刻蚀Si的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米片沟道释放，从而形成纳米片导电沟道。

对于N型FET，牺牲层为SiGe层，选择性移除SiGe层，保留Si层，形成Si水平叠层纳米片堆栈器件。选择性移除工艺中可使用相对于Si以较快的速率选择性地刻蚀SiGe的刻蚀剂。在一个实施例中，常规湿法工艺，各向同性腐蚀牺牲层进行纳米片沟道释放，从而形成纳米片导电沟道。第二半导体层纳米片3叠层，形成了纳米片堆叠层。

接着，如图18所示，沉积高κ介质层11，使得高κ介质层11环绕纳米片堆叠层表面。此外，在沉积高κ介质层前还可以通过氧化反应形成一层薄氧化层(图中未示出)。高κ介质层11可具有高于约6.0的介电常数，所述高κ介质层11材料可采用为HfO

S112：形成环绕式栅极，环绕于纳米片堆叠层周围。

在本申请实施例中，参见图18所示，在假栅8所形成的空间、高κ介质层11外沉积金属栅4，形成多层高κ/金属栅结构。

金属栅4包含覆盖层、阻挡层、功函数层、填充层多层结构。可通过选择光刻和腐蚀形成不同有效功函数的膜层结构，以调控器件阈值。一般利用化学气相沉积、物理气相沉积等工艺形成金属栅4。

金属栅4材料为TaC、TaN、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAl、TiAlC、TiAlN、PtSix、Ni

如图18中所示出，金属栅4填充了假栅8去除后的空间。其后进行高κ介质层11、金属栅4结构化学机械抛光，使其平坦化，并去除暴露于假栅8空间之外介质层表面的多余高κ介质层11、金属栅4材料。其中，高K介质层11和金属栅极4填充在原第一半导体层51的空间形成环栅结构，即环绕式栅极，其环绕于纳米片3周围。

最后，淀积层间绝缘介质7后光刻形成接触孔88，然后进行金属填充与后道互连工艺。

本发明提供了一种半导体器件的制备方法，在半导体器件的制备中，采用多步反应离子刻蚀技术和绝缘介质填充工艺形成器件的局域底部介质隔离层。其中，第一次各项异性刻蚀形成纳米片叠层鳍片；然后，通过鳍片侧淀积的第二侧墙保护沟道结构，并光刻形成光刻胶掩模图形保护半导体器件的源漏区，且利用图形化光刻方法精确定义纳米片叠层鳍片下方的局域介质隔离位置；接着在第二次各向异性刻蚀衬底至适当深度后，栅极区衬底鳍宽度小于源漏区衬底鳍宽度；然后，第三次各向同性刻蚀纳米片叠层衬底鳍下方形成局域隔离凹槽，且源漏区存在衬底鳍支撑结构保证结构的稳定性；通过在局域隔离凹槽中填充绝缘介质实现半导体器件底部局域介质隔离，从而抑制半导体器件底部寄生沟道漏电，以及部分源漏与衬底的PN结漏电，进一步优化器件的电学性能。

示例性器件

参见图18所示，为本申请实施例提供的一种半导体器件的示意图，包括：

设置有局域隔离凹槽的衬底1；

所述局域隔离凹槽中填充有绝缘介质2；

位于所述局域隔离凹槽上的纳米片堆叠层；所述纳米片堆叠层包括多个纳米片3形成的叠层；所述纳米片3由半导体材料形成；所述纳米片3形成的叠层构成多个导电沟道；

环绕所述纳米片3堆叠层周围的环绕式栅极4；

源漏极41/42，位于所述纳米片堆叠层两端；所述源漏极41/42的材料为掺杂导电元素的半导体材料。

在一种可能的实现方式中，所述绝缘介质2的材料包括低κ绝缘介质材料。

在一种可能的实现方式中，还包括：

位于所述源漏极41/42远离所述衬底一侧的隔离层7。

在一种可能的实现方式中，还包括：

贯穿所述隔离层分别与所述源漏极连接的金属接触孔88。

在一种可能的实现方式中，所述预设厚度为大于或等于1nm，且小于或等于500nm。

参见图19所示，为本申请实施例提供的一种半导体器件的俯视图，A-A’为垂直鳍线方向、栅极区域鳍片的中心线，B-B’线为沿鳍线方向、鳍片的中心线，C-C’为垂直鳍线方向、源漏区域鳍片的中心线，附图2-18是以A-A’、B-B’和/或C-C’线的剖面示意图。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。