具有用于改善连接性的重组裸片中介层的集成电路以及相关制造方法

相关申请的交叉引用

本申请要求于2020年9月17日提交的题为“INTEGRATED CIRCUIT(IC)WITHRECONSTITUTED DIE INTERPOSER FOR IMPROVED CONNECTIVITY,AND RELATED METHODS OFFABRICATION”的美国专利申请序列号17/024214的优先权，该申请通过整体引用并入本文。

技术领域

本公开的技术总体上涉及可以包括内层中的一个或多个裸片以及外层上的一个或多个器件的封装，以及在它们之间提供连接的方法。

背景技术

集成电路(IC)是电子设备的基石。IC被封装在IC封装中，IC封装也称为“半导体封装”或“芯片封装”。IC封装包括作为(多个)IC的一个或多个半导体裸片，这些半导体裸片安装在封装衬底上并且电耦合到封装衬底，以向(多个)半导体裸片提供物理支撑和电接口。封装衬底可以是嵌入式迹线衬底(ETS)，例如，该ETS包括在一个或多个介电层中的嵌入式电迹线和将电迹线耦合在一起以在(多个)半导体裸片之间提供电接口的垂直互连通路(过孔)。(多个)半导体裸片安装到从金属化结构(例如，封装衬底)暴露的互连并且与该互连电接口。半导体裸片和金属化结构密封在封装材料(诸如模制化合物)中以形成IC封装。IC封装还可以包括球栅阵列(BGA)中的外部焊球，该外部焊球电耦合到暴露在封装衬底的底层中的互连，以将焊球电耦合到封装衬底中的电迹线。当IC封装安装到PCB时，焊球电耦合到印刷电路板(PCB)上的金属接触，以通过IC封装中的封装衬底在PCB中的电迹线与IC芯片之间提供电接口。

随着器件持续缩小然而同时提供更多功能，人们也希望缩小IC封装的尺寸。这可能在IC封装中的器件之间提供互连方面引起挑战。

发明内容

具体实施方式中公开的各方面包括一种具有用于改善连接性的重组裸片中介层的集成电路(IC)和相关制造方法。在示例性方面，一种IC封装具有安装在外部上表面上的至少一个器件或组件，该外部上表面耦合到封装内的中介层中的裸片。中介层可以具有互连结构，其中第一互连结构具有第一节距的过孔，并且第二互连结构具有大于第一节距的第二节距的过孔。以这种方式，中介层充当一种器件，该器件能够允许具有这些节距的其他器件的导电耦合以支持这些器件与中介层内的其他器件之间的互连。

在示例性方面，外部器件可以是具有数千个输入输出接触的高带宽存储器设备，并且互连器件包括足够数目的过孔以将这些输入输出接触连接到金属化层中的金属层。外部上表面上可以安装有第二器件。例如，第二器件可以是低功率双数据速率(LPDDR)存储器元件，其可以具有几百个输入输出接触。中介层内的第二互连器件可以具有较大节距(即，间隔更远)的过孔，较大节距的过孔处理LPDDR存储器元件的较低数目的输入输出接触。

在这点上，在一个方面，公开了一种集成电路(IC)封装。该IC封装包括中介层。中介层包括第一互连结构，该第一互连结构包括具有第一节距的第一多个过孔。中介层还包括第二互连结构，该第二互连结构包括具有大于第一节距的第二节距的第二多个过孔。

在另一方面，公开了一种IC封装。该IC封装包括中介层。中介层包括至少一个IC裸片。中介层还包括第一互连结构，该第一互连结构包括具有小于或近似为0.7/0.7微米(μm)的第一L/S值的第一多个过孔。该IC封装还包括邻近中介层设置并且通过第一互连结构耦合到至少一个IC裸片的组件。

在另一方面，公开了一种制造IC封装的方法。该方法包括形成包括第一面和第二面的金属化层。该方法还包括形成邻近金属化层的第一面的中介层。中介层包括至少一个IC裸片。中介层还包括第一互连结构，该第一互连结构包括具有第一节距的第一多个过孔。中介层还包括第二互连结构，该第二互连结构包括具有第二节距的第二多个过孔。第二节距大于第一节距。该方法还包括形成相邻中介层并且通过第一互连结构连接到至少一个IC裸片的组件。

附图说明

图1是用于计算设备的示例性印刷电路板(PCB)的侧视图，其示出了PCB上的各种组件；

图2是根据本公开示例性方面的封装的侧视图，该封装具有位于上部外表面上的存储器件、和中介层；

图3是根据本公开示例性方面的封装的侧视图，该封装具有位于上部外表面上的多个组件、和中介层；

图4是一个流程图，其示出了用于制造如图2和图3的封装等具有中介层的封装的示例性过程；

图5A-图5H示出了图4的过程的制造阶段的侧视图；

图6是可以包括图2和图3的封装的示例性的基于处理器的系统的框图；以及

图7是可以包括图2和图3的封装的无线收发器的框图。

具体实施方式

现在参考附图，描述了本公开的若干示例性方面。本文中使用的“示例性”一词是指“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为优选于或优于其他方面。

具体实施方式中公开的各方面包括一种具有用于改善连接性的重组裸片中介层的集成电路(IC)和相关制造方法。在示例性方面，一种IC封装具有安装在外部上表面上的至少一个器件或组件，该外部上表面耦合到封装内的中介层中的裸片。中介层可以具有互连结构，其中第一互连结构具有第一节距的过孔，并且第二互连结构具有大于第一节距的第二节距的过孔。以这种方式，中介层充当一种器件，该器件能够允许具有这些节距的其他器件的导电耦合以支持这些器件与中介层内的其他器件之间的互连。

在示例性方面，外部器件可以是具有数千个输入输出接触的高带宽存储器设备，并且互连器件包括足够数目的过孔以将这些输入输出接触连接到金属化层中的金属层。外部上表面上可以安装有第二器件。例如，第二器件可以是低功率双数据速率(LPDDR)存储器元件，其可以具有几百个输入输出接触。中介层内的第二互连器件可以具有较大节距(即，间隔更远)的过孔，该过孔处理LPDDR存储器元件的较低数目的输入输出接触。在从图2开始讨论IC封装的示例之前(其中该IC封装具有IC，该IC具有重组裸片中介层，该中介层具有多个互连结构，该互连结构具有不同节距的过孔，该过孔在可以具有不同引脚与连接要求的器件或组件之间提供互连)，首先在下面的图1中描述具有IC封装的计算设备。

在这点上，图1是具有背板102的计算设备100的图，背板102上有各种元件。具体地，电池104可以位于背板102上(或在Y轴方向上位于背板102上方)，并且经由内部金属线108耦合到电源管理集成电路(IC)(PMIC)106。PMIC 106可以包括开关模式电源电路110、一个或多个电感器112(示出了一个)和一个或多个电容器114(示出了一个)。附加电容器116可以位于背板102上(同样，在Y轴方向上)，并且可以耦合到背板102内的电源平面118。IC封装120通过诸如焊料凸块122等接触耦合到电源平面118。下面参考图2开始提供关于包括具有互连结构的中介层的IC封装的更多细节，其中第一互连结构具有第一节距的过孔并且第二互连结构具有大于第一节距的第二节距的过孔。IC封装120可以包括被模制材料126围绕的裸片124。衬底128可以定位在模制材料126之上(同样，在Y轴方向上)。诸如LPDDR存储器元件等附加器件或组件130可以定位在模制材料126或衬底128的上部外表面上。除了电源信号之外，数据信号等也可以使用背板102内的金属线和组件内的金属化层在背板102上的组件之间传递。同样，信号可以通过金属化层132、过孔134和球栅阵列(BGA)136从裸片124传递到组件130。虽然在背板102上示出了特定结构，但是应当理解，很多变化是可能的。

传统上，可以使用导电柱或引脚代替图1中的IC封装120中的过孔134。例如，如果组件130是LPDDR存储器元件，则这样的组件可以具有由BGA 136服务的大约但通常少于700个输入/输出(I/O)接触。BGA 136继而连接到延伸穿过衬底128和模制材料126到达金属化层132的引脚。考虑到接触的数目，这样的引脚很容易制造。然而，朝向高带宽存储器(HBM)设备的最近趋势设想了在组件130上具有超过3000个I/O接触的组件作为示例。以常规方式使用引脚会导致两种可能但同样不期望的结果中的一个。引脚被挤到了其间存在电短路从而导致信号损坏的程度，或者封装的尺寸被增大以允许引脚之间有足够的间隔。一方面，该组件实际上是无用的，因为信号损坏妨碍了可靠性。另一方面，随着封装的尺寸增加，成本增加，并且这样的更大的尺寸可能迫使结合这样的封装的计算设备中的其他设计妥协。较大的封装也可能存在热问题或具有其他不期望的特性。

因此，图2提供了IC封装200的示例，该IC封装200包括具有互连结构的中介层202，其中第一互连结构具有第一节距的过孔并且第二互连结构具有大于第一节距的第二节距的过孔。中介层202充当一种器件，该器件能够允许具有这些节距的其他器件的导电耦合以支持这些器件与中介层202内的其他器件之间的互连。更具体地，中介层202由单片IC裸片和模块化互连结构组装而成。具体地，过孔密度(其是过孔节距的函数)可以基于封装要求来选择。因此，例如，具有LPDDR存储器组件的IC封装可以具有节距相对较大(即，密度低)的互连结构，而具有HBM存储器组件的IC封装可以具有节距相对较小(即，密度高)的互连结构。此外，在存在多个互连结构的情况下，过孔密度可以在不同互连结构之间改变，以平衡连接要求与成本和空间。

在示例性方面，互连结构的过孔是穿硅过孔(TSV)。在另一示例性方面，互连结构的过孔被构造为单片层间过孔(MIV)，如Sandeep Samal等人在“Monolithic 3D ICvs.TSV-based 3DIC in 14nm FinFET Technology”(可以从www.gtcad.gatech.edu/www/papers/078040405.pdf获取)中所述。

在这点上，图2示出了IC封装200(例如，类似于图1的封装120)的横截面侧视图，该IC封装200包括中介层202，中介层202可以是本文中描述的重组多裸片硅(Si)中介层。中介层202具有第一面204和第二面206，第一面204存在于第一平面上(即，根据图2中的X轴和Z轴在X-Z平面中)，第二面206存在于与第一平面平行的第二平面上。为了便于参考，考虑到第一面204在Y轴上相对于PCB 208的相应位置，第一面204有时被称为“顶面204”，第二面206被称为“底面206”。在这种情况下，第一面204位于中介层202的与第二面206相对的一侧。金属化层210邻近第二面206(即，第二面208位于金属化层206之上)，并且可以具有第一面210A和第二面210B。第二中介层212位于金属化层210之下(即，金属化层212位于第二中介层212之上，使得第二面210B邻近第二中介层212)。第二中介层212可以包括位于外部封装层216之上的底面214。外部封装层216可以包括或耦合到封装互连218，封装互连218将IC封装200电耦合到PCB 208中的导电元件(未示出)。在示例性方面，封装互连218可以是众所周知的焊料凸块、铜柱、BGA等。应当理解，导电材料(未示出)可以延伸穿过外部封装层216以将封装互连218耦合到第二中介层212。

第二外部封装层220可以位于中介层202之上，例如，在Y轴上位于中介层204的第一面204之上。第二外部封装层220可以具有顶面222。组件224可以位于顶面222上，并且可以通过封装互连226耦合到外部封装层220中的电导体(未示出)。在示例性方面，组件224可以是诸如LPDDR存储器元件或HBM存储器元件等存储器元件。本公开的示例性方面非常适合于具有大量封装互连226(有时被称为输入/输出(I/O))的组件，并且可以例如容易地与对于HBM存储器元件来说常见的I/O计数高于两千或三千的组件一起工作。然而，本公开与诸如LPDDR(LPDDR可以具有大约700个I/O计数)等较旧技术一起工作良好。

中介层202可以包括一个或多个裸片228(1)-228(N)，如图所示，在本示例中，N＝2。个体裸片228(1)可以使用与个体裸片228(2)不同的技术来制造。例如，个体裸片228(1)可以使用四或五纳米(4或5nm)技术来制造，而个体裸片228(2)可以使用十四(14)nm技术(或10和14；14和22；等等)来制造。裸片228(1)-228(N)可以通过裸片互连230耦合到金属化层210。通过为不同裸片228(1)-228(N)采用不同技术，中介层202可以在进行设计选择方面具有更大灵活性。

为了进一步提高中介层202的灵活性，中介层202还可以包括一个或多个互连结构232(1)-232(M)(有时仅称为硅(Si)中介层)，如图所示，M＝3。如下面更详细说明的，第一互连结构232(1)具有第一节距的过孔234，并且第二互连结构232(2)具有大于第一节距的第二节距的过孔234。以这种方式，中介层202实现了具有不同连接要求的其他器件之间的导电耦合。应当理解，所有互连结构232(1)-232(M)可以包括过孔234。在示例性方面，过孔234是TSV。在替代示例性方面，过孔是MIV。当存在多个互连结构232(1)-232(M)时，互连结构232(1)-232(M)中的不同互连结构可以使用不同技术来制造，并且具有不同线宽/节距(L/S)值。如本文中使用的，线宽是给定过孔的直径，并且间隔是过孔的边缘到边缘间隔。“线宽”和“间隔”的组合产生通常所谓的“节距”。在示例性方面，第一互连结构232(1)的过孔234具有0.7/0.7微米(μm)的L/S值。这样的低L/S值提供了足够密度的过孔234以适应到组件224的2000-3000个组件互连226的连接。其他互连结构232(2)-232(M)可以具有与较少密集放置的过孔234相对应的不同(例如，较大)L/S值。应当理解，较低密度(较大L/S值)的互连结构232(2)-232(M)的制造成本可以较低。

裸片228(1)-228(N)和互连结构232(1)-232(M)通过模制材料236彼此分离。一些模制材料236可以位于IC封装200的外边缘238处。

第二中介层212可以包括均匀分布的过孔240(例如，全部具有相同L/S值)，或者可以是具有不同L/S值的多个互连结构(未示出)的复合物。众所周知，过孔240可以耦合到金属化层210和封装互连218内的导电元件。

可以通过组件互连230在组件224与裸片228(1)-228(N)之间形成电连接，组件互连230耦合到互连结构232(1)-232(M)中的一个中的过孔234，互连结构232(1)-232(M)穿过第二外部封装层220、向下到金属化层210并且返回穿过裸片互连230。同样，组件224可以通过组件互连230耦合到封装互连218，组件互连230耦合到互连结构232(1)-232(M)中的一个中的过孔234，互连结构232(1)-232(M)穿过第二外部封装层220、向下到金属化层210，然后向下穿过第二中介层212到封装互连218。

虽然图2的IC封装200中示出了单个组件224，但本公开并不限于此，图3所示的IC封装300可以包括位于中介层202上方的多个组件302(1)-302(P)。组件302(1)-302(P)中的不同组件可以耦合到中介层202中的不同互连结构232(1)-232(M)(例如，M可以等于P)。备选地，组件302(1)-302(P)中的多个组件可以耦合到同一互连结构232。例如，组件302(2)和302(3)都可以连接到互连结构232(2)。多个组件302(1)-302(P)中的组件类型是多样的。在示例性方面，组件302(1)可以是诸如HBM存储器元件等存储器组件。组件302(2)可以是另一封装。组件302(3)可以是裸片。组件302(P)可以是表面安装器件(SMD)。组件302(1)-302(P)中的不同组件可以是相同类型的组件(例如，302(1)-302(2)可以都是存储器元件，302(3)-302)可以是封装，或者所有组件都可以是存储器元件)，而不脱离本公开的范围。

参考图4所示的过程400提供制造IC封装200(或IC封装300)的方法。在这点上，过程400开始于形成具有第一面210A和第二面210B的金属化层210(框402)。过程400继续形成邻近金属化层210的第一面210A的中介层202(框404)，其中如上所述，中介层202至少包括裸片228(1)、具有具有第一L/S值的第一多个过孔234的第一互连结构232(1)、和具有具有第二L/S值的第二多个过孔234的第二互连结构232(2)，其中第二L/S值大于第一L/S值。形成中介层202还可以包括形成第二裸片228(2)以及在裸片228(1)与互连结构232(1)之间形成模制材料236。过程400还包括形成位于中介层202上方并且通过第一互连结构232(1)连接到裸片228(1)的组件224(框406)。组件224附接到中介层202上方的封装层220，并且可以是存储器组件。

虽然过程400是准确的，但它也以相对较高的抽象级别提供。参考图5A-图5H提供对制造的更完整讨论，图5A-图5H中示出了中间制造产品。在这点上，图5A示出了中介层202的初始制造产品500A，其中裸片228(1)和228(2)用粘合剂504放置在虚设载体502上(例如，参考Y轴在上方)。同样，互连结构232(1)-232(M)用粘合剂504放置在虚设载体502上。虚设载体502可以是硅晶片等。粘合剂504可以是半导体工业中使用的任何类型的临时接合膜。

在形成制造产品500A之后，在研磨或抛光至平坦上表面508之前，在裸片228(1)-228(N)与互连结构232(1)-232(M)之间形成诸如模制材料236等模制材料，如图5B的制造产品500B所示。研磨或抛光可以通过化学机械抛光(CMP)等来进行。

在从裸片228(1)-228(N)和互连结构232(1)-232(M)的顶部去除模制材料之后，形成背面封装层220，如图5C的制造产品500C所示。背面封装层220可以包括使用具有适当蚀刻的涂层和掩模的再分布层(RDL)，这在半导体工业中是已知的。背面封装层220包括导体以允许通过其进行电连接。

然后将组件224或302(1)-302(P)附接在背面封装层220的上表面222上，如图5D的制造产品500D所示。从组件互连通过封装层220的导体到中介层202的互连结构232(1)-232(M)形成适当连接。

可使用附加模制材料510来密封组件302(1)-302(P)，如图5E所示的制造产品500E所示。注意，该步骤是可选的。

此时，去除虚设载体502以创建图5F所示的制造产品500F。制造产品500F包括中介层202、封装层220和组件302(1)-302(P)(或者可以仅组件224)。

单独地(并且可能同时地)，形成IC封装300(或200)的第二半部。具体地，如图5G所示的制造阶段500G由其上形成有封装层216的第二中介层212形成。封装层216可以是RDL等。如前所述，第二中介层238中可以具有过孔240。

如图5H所示，将制造产品500G接合到制造产品500F以形成IC封装300。

注意，本文中使用的“顶部”和“底部”是相对术语，而并不表示限制或暗示“顶部”引用元素必须始终位于“底部”引用元素上方的这一严格取向，反之亦然。

根据本文中公开的各方面的具有用于改善连接性的重组裸片中介层的器件可以设置在任何基于处理器的设备中或集成到任何基于处理器设备中。示例(但不限于)包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能手机、会话发起协议(SIP)电话、平板电脑、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜等)、台式计算机、个人数字助理(PDA)、显示器、计算机显示器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频盘(DVD)播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人机和多旋翼直升机。

更一般地，在这点上，图6示出了基于处理器的系统600的示例，该系统600可以使用图2和图3所示的IC封装。在该示例中，基于处理器的系统600包括一个或多个中央处理单元(CPU)608，每个CPU 608包括一个或多个处理器610。(多个)CPU 608可以具有耦合到(多个)处理器610的高速缓冲存储器612，以用于快速访问临时存储的数据。(多个)CPU 608耦合到系统总线614，并且可以互连基于处理器的系统600中包括的主设备和从设备。众所周知，CPU 608通过在系统总线614之上交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 608可以向作为从设备的示例的存储器控制器616传送总线事务请求。

其他主设备和从设备可以连接到系统总线614。如图6所示，作为示例，这些设备可以包括存储器系统620、一个或多个输入设备622、一个或多个输出设备624、一个或多个网络接口设备626和一个或多个显示控制器628。(多个)输入设备622可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。(多个)输出设备624可以包括任何类型的输出设备，包括但不限于音频、视频、其他视频指示符等。(多个)网络接口设备626可以是被配置为允许与网络630交换数据的任何设备。网络630可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、Bluetooth

CPU 608还可以被配置为通过系统总线614访问(多个)显示控制器628，以控制发送给一个或多个显示器632的信息。(多个)显示控制器628经由一个或多个视频处理器634将要显示的信息发送给(多个)显示器632，该视频处理器634将要显示信息处理成适合(多个)显示器632的格式。(多个)显示器632可以包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。

图7示出了可以包括图2和图3的IC封装的无线通信设备700的示例。作为示例，无线通信设备700可以包括任何上述设备或设置在任何上述设备中。如图7所示，无线通信设备700包括收发器704和数据处理器706。数据处理器706可以包括用于存储数据和程序代码的存储器(未示出)。收发器704包括支持双向通信的传输器708和接收器710。通常，无线通信设备700可以包括用于任何数目的通信系统和频带的任何数目的传输器和/或接收器。收发器704的全部或一部分可以在一个或多个模拟IC、RF IC(RFIC)、混合信号IC等上实现。

传输器708或接收器710可以用超外差架构或直接转换架构来实现。在超外差架构中，信号在多个阶段中在RF与基带之间进行频率转换，例如，在一个阶段中从RF到中频(IF)，然后在接收器710的另一阶段中从IF到基带。在直接转换架构中，信号在一个阶段中在RF与基带之间进行频率转换。超外差和直接转换架构可以使用不同电路块和/或具有不同要求。在图7中的无线通信设备700中，传输器708和接收器710用直接转换架构来实现。

在传输路径中，数据处理器706处理要传输的数据，并且向传输器708提供I和Q模拟输出信号。在示例性无线通信设备700中，数据处理器706包括数模转换器(DAC)712(1)、712(2)，该DAC 712(1)、712(2)用于将由数据处理器706生成的数字信号转换为I和Q模拟输出信号，例如I和Q输出电流，以供进一步处理。

在传输器708内，低通滤波器714(1)、714(2)分别对I和Q模拟输出信号进行滤波，以去除先前数模转换引起的不期望的图像。放大器(AMP)716(1)、716(2)分别放大来自低通滤波器714(1)、714(2)的信号，并且提供I和Q基带信号。上变频器718通过混频器720(1)、720(2)利用来自TX LO信号发生器722的I和Q传输(TX)本地振荡器(LO)信号对I和Q基带信号进行上变频，以提供上变频信号724。滤波器726对上变频信号724进行滤波，以去除由上变频引起的不期望的图像以及接收频带中的噪声。功率放大器(PA)728放大来自滤波器726的上变频信号724以获取期望的输出功率电平并且提供传输RF信号。传输RF信号被路由通过双工器或开关730，并且经由天线732进行传输。

在接收路径中，天线732接收由基站传输的信号，并且提供接收的RF信号，该信号被路由通过双工器或开关730并且提供给低噪声放大器(LNA)734。双工器或开关730被设计为以特定RX到TX双工器频率分离进行操作，使得RX信号与TX信号隔离。所接收的RF信号由LNA 734放大并且由滤波器736滤波以获取期望的RF输入信号。下变频混频器738(1)、738(2)将滤波器736的输出与来自RX LO信号发生器740的I和Q接收(RX)LO信号(即，LO_I和LO_Q)进行混频，以生成I和Q基带信号。I和Q基带信号由AMP 742(1)、742(2)放大，并且由低通滤波器744(1)、744(2)进一步滤波，以获取I和Q模拟输入信号，这些信号被提供给数据处理器706。在该示例中，数据处理器706包括模数转换器(ADC)746(1)、746(2)，该ADC 746(1)、746(2)用于将模拟输入信号转换为数字信号以由数据处理器706进一步处理。

在图7中的无线通信设备700中，TX LO信号发生器722生成用于上变频的I和Q TXLO信号，而RX LO信号发生器740生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。传输(TX)锁相环(PLL)电路748从数据处理器706接收定时信息，并且生成用于调节来自TX LO信号发生器722的TX LO信号的频率和/或相位的控制信号。类似地，接收(RX)锁相环(PLL)电路750从数据处理器706接收定时信息，并且生成用于调节来自RX LO信号发生器740的RX LO信号的频率和/或相位的控制信号。

本领域技术人员将进一步认识到，结合本文中公开的各方面而描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令、或这两者的组合。作为示例，本文中描述的器件可以用于任何电路、硬件组件、集成电路(IC)或IC芯片。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经大体上就其功能性描述了各种说明性组件、块、模块、电路和步骤。这样的功能如何实现取决于特定应用、设计选择和/或施加在整个系统上的设计约束。熟练的技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实现决策不应当被解释为导致偏离本公开的范围。

结合本文中公开的各方面而描述的各种说明性逻辑块、模块和电路可以用被设计为执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、离散门或晶体管逻辑、离散硬件组件、或其任何组合来实现或执行。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核相结合的一个或多个微处理器、或任何其他这样的配置)。

本文中公开的各方面可以体现在硬件和存储在硬件中的指令中，并且可以驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息并且向存储介质写入信息。在替代方案中，存储介质可以与处理器成一体。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为分立组件驻留在远程站、基站或服务器中。

还应当注意，本文中的任何示例性方面中描述的操作步骤都是为了提供示例和讨论。所描述的操作可以以不同于所示序列的很多不同序列来执行。此外，在单个操作步骤中描述的操作实际上可以在多个不同步骤中执行。此外，在示例性方面中讨论的一个或多个操作步骤可以组合。应当理解，流程图中所示的操作步骤可以进行很多不同修改，这对于本领域的技术人员来说是很清楚的。本领域技术人员还将理解，信息和信号可以使用各种不同科技和技术中的任何一种来表示。例如，在整个以上描述中引用的数据、指令、命令、信息、信号、比特、符号和芯片可以通过电压、电流、电磁波、磁场或粒子、光场或粒子、或其任何组合来表示。

提供本公开的先前描述是为了使得本领域技术人员能够制作或使用本公开。对本领域技术人员来说，对本公开的各种修改将是很清楚的，并且本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在局限于本文中描述的示例和设计，而是应当被给予与本文中公开的原理和新颖特征一致的最宽范围。