一种芯片和实现多种芯片互连的设计方法

技术领域

本发明涉及芯片领域，具体地涉及一种芯片和实现多种芯片互连的设计方法。

背景技术

现有的芯片之间的连接方式为芯片引脚在芯片四周呈一维分布，然后通过导线实现互连。但该连接方式存在很多问题，例如参考图1a-1b所示的现有芯片，图1a为该芯片的俯视图，该芯片中的芯片1、芯片2和芯片3在同一平面上，三者之间通过连接线横向连接。图1b为该芯片的侧视图，从图1b可以看出，所述芯片1和芯片2的连接线104先垂直深入基板103上，然后在基板103内部进行横向连接。该芯片连接方式至少具有以下缺陷：

1）如果芯片单位边长的引脚数为n，则4个边最多可以直接连出的I/O为4n，但当引脚数较大时，引脚间距会很小，导致布线拥挤，甚至因引脚限制而需要增加芯片面积。

2）引脚间距小也会引起封装上的问题，例如小间距会导致引脚短路，提高封装难度和成本。

3）连接线的长度从几个毫米到几十毫米，平均5毫米以上，由于带宽直接反比于导线的电阻电容（RC），而RC又正比于导线的物理长度的平方，从而RC会对带宽造成限制。

因此，随着芯片设计集成密度的提升和对存储带宽需求的增加，现有的连接方式将很难于满足设计需求。

发明内容

本发明实施例的目的是提供一种芯片和一种实现多种芯片互连的设计方法，用于至少部分地解决上述技术问题。

为了实现上述目的，本发明实施例提供一种芯片，该芯片包括：基板；以及分别设置于所述基板的相对面的第一芯片组和第二芯片组，所述第一芯片组至少包括第一子芯片，所述第二芯片组至少包括第二子芯片；其中，所述第一子芯片和所述第二子芯片穿过所述基板进行面对面引脚互连。

可选的，所述第一芯片组包括一个第一子芯片，所述第二芯片组包括至少两个第二子芯片。

可选的，所述第一芯片组包括至少两个第一子芯片，所述第二芯片组包括一个第二子芯片。

可选的，所述基板中设有连接线；所述第一子芯片和所述第二子芯片通过连接线进行所述面对面引脚互连。

可选的，该芯片还包括：焊球和周边导线；所述周边导线与所述第二子芯片相连；所述焊球用于导出周边导线。

可选的，所述第一子芯片和第二子芯片为射频芯片或数字芯片。

另一方面，本发明还提出一种实现多种芯片互连的设计方法，该设计方法包括：设置基板；以及在所述基板的相对面分别设置第一芯片组和第二芯片组，所述第一芯片组至少包括第一子芯片，所述第二芯片组至少包括第二子芯片；其中，所述第一子芯片和所述第二子芯片穿过所述基板进行面对面引脚互连。

可选的，所述第一子芯片和所述第二子芯片穿过所述基板进行面对面引脚互连，包括：设置第一子芯片至所述基板的第一面；将所述第二子芯片以倒装贴片方式设置至所述基板与所述第一面相对的第二面；所述第一子芯片与第二子芯片的连接点之间的距离小于1mm。

可选的，所述设计方法还包括：在完成所述面对面引脚互连之后，对所述引脚进行底部填充。

可选的，所述设计方法还包括：在所述基板上进行垂直打线以制备第二子芯片的周边导线；对所述周边导线和第一子芯片进行压模；设置焊点以导出周边导线。

可选的，所述基板中设置连接线；所述第一子芯片和所述第二子芯片通过连接线进行所述面对面引脚互连。

本发明的一种芯片，该芯片包括：基板；以及分别设置于所述基板的相对面的第一芯片组和第二芯片组，所述第一芯片组至少包括第一子芯片，所述第二芯片组至少包括第二子芯片；其中，所述第一子芯片和所述第二子芯片穿过所述基板进行面对面引脚互连。

本发明使用面对面的连接，在相同线距条件下大幅地增加I/O的数量，减少了芯片之间的距离，降低导线的线长，增加了带宽，大幅提高了芯片的整体性能。

本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：

图1a-1b是现有技术的一种芯片的示意图；

图2是本发明的一种芯片的示意图；

图3是本发明的非差分信号电路示意图；

图4是现有的差分信号电路示意图；

图5a-5g是本发明的实现多种芯片互连的设计方法的流程示意图；

图6a-6b是本发明的一种芯片的具体实施例的示意图；以及

图7a-7f是本发明的另一个实现多种芯片互连的设计方法的流程示意图。

附图标记说明

101-第一子芯片；

102-第二子芯片；

103-基板；

104-连接线；

105-焊球。

具体实施方式

以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。

在介绍本发明实施例的具体方案之前，先对涉及的相关术语进行如下解释：

1）面对面引脚互连：是指例如针对两个芯片，将一个芯片的引脚直接连接另一芯片的倒装引脚阵列，例如通过连接线来直接连接引脚，所述连接线可以穿过部分基板，所述部分基板中通过高密度的垂直导线提供芯片面对面的直接互连，线长约等于基板厚度。

2）倒装：即芯片倒装工艺，是指让芯片的连接点（或称为凸点）朝下与基板、载体、电路板、另一芯片等相连。在本发明实施例中，所述倒装工艺例如是通过在芯片的两端用平面工艺制成金属焊球，将芯片面向下贴装在基板上，利用回流焊工艺使芯片焊球和基板焊盘间形成焊点，实现芯片与基板的电、热和机械连接。

3）底部填充：一般底部填充工艺过程主要包括两个工艺，即初始底部填充工艺和随后的固化工艺。

4）压模：通过压缩形成固化材料的一种制程，例如用压模面尺寸不小于芯片并列大小的压模头塑封芯片或导线结构。

图2是本发明的一种芯片的示意图，如图2所示，本发明的一种芯片包括：基板103；以及分别设置于所述基板103的相对面的第一芯片组和第二芯片组，所述第一芯片组至少包括第一子芯片101，所述第二芯片组至少包括第二子芯片102；其中，所述第一子芯片101和所述第二子芯片102穿过所述基板进行面对面引脚互连。

所述基板103可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。互连芯片的接口处的部分基板通过高密度的垂直导线实现芯片面对面的直接互连。

在优选的实施例中，本发明实施例的芯片连接方式还可以省去基板103，直接将两组芯片的引脚进行面对面的连接，省去基板103后，芯片之间的距离更短，带宽更高。

按照一种具体的实施方式，所述第一芯片组包括一个第一子芯片101，所述第二芯片组包括至少两个第二子芯片102，如图6a所示，所述第一子芯片101即为芯片1，所述至少两个第二子芯片102包括芯片2、芯片3、芯片4和芯片5。

按照另一种具体的实施方式，所述第一芯片组包括至少两个第一子芯片101，所述第二芯片组包括一个第二子芯片102，如图1a所示，所述至少两个第一子芯片101包括芯片2和芯片3，所述第二子芯片102为芯片1。

需说明的是，针对这两种具体的实施方式，下文还将结合图5a-图5g以及图7a-图7f来具体描述两者的具体工序，在此则不再进行赘述。

在优选的实施例中，如图2所示，所述第一子芯片101和所述第二子芯片102通过连接线104进行所述面对面引脚互连。所述连接线104可以为导线，所述连接线104以垂直分布为主，所述第一子芯片101和所述第二子芯片102面对面的连接线104长度接近，优选的，所述长度的差别小于10%。

具体的，参考图2，所述第二子芯片102通过倒装工艺嵌于所述基板103上，且位于所述第一子芯片101的引脚的对面侧，使得所述第一子芯片101引脚直接面对所述第二子芯片102的引脚；所述第一子芯片101的部分引脚和所述第二子芯片102的部分引脚一一对应，并通过连接线104直接连接；易知，因两个子芯片的面对面互连是相对于基板的垂直连接方式，故而所述连接线104的长度为所述两个处于相对面的芯片的引脚的最短可实现直线距离，连接线104之间的长度差别也以最小可实现的形式分布。

所述连接线104包括信号线和信号参考线，所述信号参考线用于比较信号线上信号的变化，信号参考线电压是固定的，不随时间变化，该线由所有信号线共享；所述信号线与信号线之间和信号线与信号参考线之间的长度差小于10%。

通过本发明实施例的芯片连接方式，所述第一子芯片101与第二子芯片102的连接线的长度可以小于1mm。另外，本发明的芯片的引脚采用垂直的芯片连接方式，相对图1a的引脚一维分布，变成了引脚呈二维分布，本发明通过面对面连接，同样如果芯片单位边长的引脚数为n，则该芯片直接连出的I/O的可用面积为n的平方，使得芯片间在相同线距条件下的I/O数量大大增加，且芯片面积越大优势越明显。并且，通过面对面连接减少芯片引脚之间的距离，进而降低了用于引脚连接的连接线104的线长（减少连接线至1毫米以下），大幅缩短了布线长度，实现了高速连接，有效减少RC，从而提高带宽。

本发明实施例还提出基于上述芯片连接方式，所述第一子芯片101和所述第二子芯片102之间可以实现非差分信号的信号传输，且两个芯片之间采用双向信号传输方式，从而所述第一子芯片101和所述第二子芯片102的引脚可以双向提供输入输出（I/O）来增加一倍的通道数，加上由于导线长度减少带来的带宽增加，总体数据带宽可以提高10倍以上。这种带宽的增加可以减少芯片布线的拥挤，可以使用较大的线距布线，而较大的线距可以减少信号的干扰。尽管由于非差分信号传输和双向传输方式会损失一部分信号质量，但是带宽的提升对芯片性能所带来的提升将远远大于这个损失。这种高速连接可以应用于DRAM和CPU/GPU，或通讯系统中射频芯片与数字芯片的连接，大幅提高芯片的整体性能。图4是现有的差分信号电路示意图，如图4所示，现有的芯片因为芯片间距大，芯片间的连线很长，RC也大，这任意导致高频信号失真，信噪比降低，因此现有芯片只能采用差分形式传输信号。引脚间采用差分信号电路，每一个I/O都要连个引脚，既两个RC导线，这要求有较多的导线，在布线上要求使用较小的线距，较长的导线，容易造成信号拥塞。

图3是采用本发明实施例的芯片连接方式所能实现的非差分信号电路示意图，如图3所示，本发明采用双向信号传输的非差分信号进行通信，该方式得益以芯片间连线简短，RC降低，保持高频信号的信噪比，因此，单引脚的非差分信号传输方式就可以实现足够多的功能。

继续如图3所示，该电路的信号传输过程中只需要一个RC，RC的减少可以大大减少布线的数量，不仅提高通信的带宽，也可以减少布线拥挤，所以其通信信号可选非差分信号，该电路的两侧即可以输入信号也可以输出信号。而现有的图4则需要两个RC才能实现同样的功能。本发明提出的芯片可以提升单位面积的信号通道数量，从而提高信号的带宽，或可以使用较少的引脚而减少导线的间距，从而减少信号之间的干扰。

本发明还提出了一种实现多种芯片互连的设计方法，该设计方法包括：设置基板103；以及在所述基板103的相对面分别设置第一芯片组和第二芯片组，所述第一芯片组至少包括第一子芯片101，所述第二芯片组至少包括第二子芯片102；其中，所述第一子芯片101和所述第二子芯片102穿过所述基板103进行面对面引脚互连。

按照一种具体的实施方式，图5a-5g是本发明实施例的芯片设计方法的示意图，其中以实现两个子芯片的面对面互连为例。如图5a所示，整个工序包括步骤S501-S506，而各步骤分别对应图5b-5g：

步骤S501，如图5b，首先制备上下两个面都有连接点的基板103；该基板内设有垂直连接上下两个连接点的连接线104；

步骤S502，在该基板103的第一表面倒装连接第一子芯片101，并对连接界面做底部填充保护焊接点，得到图5c的结构；

步骤S503，针对图5c的结构（类似翻转180度），在基板103的第二表面倒装贴片第二子芯片102，并对连接界面做底部填充保护焊接点，得到图5d的结构；

步骤S504，如图5e，在图5d的基板的第二面上做垂直打线建立周边导线，所述周边导线用于引出所述第一子芯片101的部分引脚；

步骤S505，如图5f，在图5e的基础上，对所述第二子芯片102和连接线进行压模，还可以对所述周边导线和第一子芯101进行压模，用于保护垂直导线；

步骤S506，如图5g所示，对图5f的压模进行减薄，使得模层暴露出连接线的连接点，对所述连接点添加焊球105得到最终的芯片。

采用本申请的芯片的设计方法的RC可以减低25倍，并且该方法实现了可以在增加I/O密度的同时保持较大的线距，并且减小通道之间的干扰，大幅提高了芯片的整体性能。

相对于图5a-图5g的两个芯片互连的示例，图6a-6b是本发明实施例中更多芯片互连形成的芯片结构的示意图，其中图6a为该芯片结构的俯视图，图6b为该芯片结构的侧视图。如图6a-6b所示，该芯片包括：基板103；以及五个子芯片，包括分别设置于所述基板103上的芯片1、芯片2、芯片3、芯片4及芯片5，具体的，芯片1位于基板103的一侧，芯片2、芯片3、芯片4及芯片5位于所述基板103的另一侧，芯片1与芯片2、芯片3、芯片4芯片5穿过所述基板103进行面对面引脚连接。所述芯片1倒装嵌于所述基板103一侧。

所述芯片1分别与芯片2、芯片3、芯片4、芯片5的引脚相对应，并可以通过连接线104直接连接，易知所述连接线104的长度为所述一一对应的两个引脚的最短直线距离，而所述芯片1与芯片2、芯片3、芯片4、芯片5的间距均小于1mm，优选的，任意两个连接线104的长度差小于10%。

相对于图5a-图5g的针对两个芯片的设计工序，图7a-7f是本发明实施例芯片设计方法中针对更多芯片的设计工序的流程示意图，如图7a-7f所示，该芯片的设计方法包括：如图7a，首先制备基板103，所述基板103中设有连接线104；在该基板103的第一表面倒装连接芯片2和芯片3，并对连接界面做底部填充保护焊接点，得到图7b的结构；针对图7b的结构（类似翻转180度），在基板103的第二表面倒装贴片芯片1，并对连接界面做底部填充保护焊接点，得到图7c的结构；如图7d，在图7c的基板上做垂直打线建立周边的连接线，所述连接线用于引出所述芯片2和芯片3的部分引脚；如图7e，在图7d的基础上，对所述芯片1和连接线进行压模，用于保护垂直导线；如图7f所示，对图7e的压模进行减薄，使得模层暴露出连接线的连接点，对所述连接点添加焊球得到最终的芯片。该方法采用多个芯片之间面对面的连接，使芯片之间在垂直方向连接点重叠，连接线104主要集中在垂直方向，在相同线距条件下大幅地增加I/O的数量，减少了芯片之间的距离，降低导线的线长，增加了带宽，大幅提高了芯片的整体性能。

以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。