多个模数转换器的相位校准电路及芯片

技术领域

本申请属于模数转换技术领域，尤其涉及一种多个模数转换器的相位校准电路及芯片。

背景技术

当前很多应用场景要求集成于芯片上的多个模数转换器相位具有一致性，但是在实际应用中，由于芯片上各电路之间的噪声干扰以及芯片制作时无法避免的工艺误差等原因，多个模数转换器相位实际上无法达成高度一致性，无法满足使用过程中的实际需要，现有技术试图直接减小芯片噪声、工艺误差等干扰，然而要做到避免干扰极为困难，即：无法提高多个模数转换器相位的一致性。

发明内容

本申请的目的在于提供一种多个模数转换器的相位校准电路及芯片，旨在解决由于芯片上各电路之间的噪声干扰、芯片制作时无法避免的工艺误差等原因，无法提高多个模数转换器相位的一致性的问题。

本申请实施例提供了一种多个模数转换器的相位校准电路，包括：多个模数转换器、偏差检测器以及相位调节器：

各个所述模数转换器，配置为接入训练信号，且根据参考时钟对所述训练信号进行采样，以得到各个数字序列信号值；所述数字序列信号值包括各个采样时刻对应的采样值；

所述偏差检测器，与各个所述模数转换器连接，配置为根据各个所述数字序列信号值的采样峰值之间的采样时间差得出各个所述模数转换器对应的相位补偿值；所述采样峰值为所述各个采样时刻对应的采样值的最大值；

所述相位调节器，与所述模数转换器和所述偏差检测器连接，配置为根据各个所述模数转换器对应的相位补偿值对所述参考时钟进行相位补偿，以输出各个所述模数转换器对应的工作时钟。

在其中一个实施例中，所述偏差检测器包括多个子检测器、计算单元和多个寄存器；

各个所述子检测器，与各个所述模数转换器一一对应连接，配置为获取各个所述数字序列信号值的采样峰值的峰值采样时刻；

所述计算单元，与各个所述子检测器连接，用于根据各个峰值采样时刻计算各个时间差，并根据各个所述时间差得到各个所述模数转换器对应的相位补偿值；

各个所述寄存器，与所述计算单元和所述相位调节器连接，用于记录各个所述相位补偿值。

在其中一个实施例中，所述子检测器包括：

缓存器，与所述模数转换器连接，配置为记录所述数字序列信号值；

搜索电路，与所述缓存器连接，配置为对所述数字序列信号值中的各个采样值进行最大值搜索，以得到所述采样峰值，且将所述采样峰值对应的采样时刻作为所述峰值采样时刻；

时间戳寄存器，与所述搜索电路和所述计算单元连接，用于记录所述峰值采样时刻。

在其中一个实施例中，所述相位调节器包括与多个所述寄存器一一连接的多个子调节模块；

各个所述子调节模块，与各个所述寄存器连接，配置为根据各个所述相位补偿值对所述参考时钟进行相位补偿，以输出各个所述模数转换器对应的工作时钟。

在其中一个实施例中，所述相位补偿值为m位二进制数值，所述m位二进制数值与m个子补偿信号一一相对应；所述子调节模块包括串联的m个延时单元；

各个所述延时单元配置为接入各个子补偿信号，并根据各个所述子补偿信号对所述参考时钟进行延时或转发。

在其中一个实施例中，所述延时单元包括缓冲器和选择器；

所述缓冲器的输入端和所述选择器的第一输入端作为所述延时单元的参考时钟输入端，所述缓冲器的输出端与所述选择器的第二输入端连接，所述选择器的输出端作为所述延时单元的参考时钟输出端，所述选择器的控制端作为所述延时单元的子补偿信号输入端。

在其中一个实施例中，各个所述模数转换器还配置为根据各个所述模数转换器对应的工作时钟对各个模拟输入信号进行采样，以输出各个数字信号。

在其中一个实施例中，所述多个模数转换器的相位校准电路还包括：

信号发生器，与多个所述模数转换器连接，配置为输出所述训练信号。

在其中一个实施例中，所述信号发生器在输出所述训练信号之后，还配置为输出多个使能信号；

所述相位校准电路还包括多个三态门；

各个所述三态门与各个所述模数转换器一一对应连接，各个所述三态门还与所述信号发生器连接；

各个所述三态门配置为接入各个所述模拟输入信号，并根据各个所述使能信号转发各个所述模拟输入信号。

本发明实施例还提供一种模数转换芯片，所述放大器包括上述的多个模数转换器的相位校准电路。

本发明实施例与现有技术相比存在的有益效果是：由于偏差检测器根据各个数字序列信号值的采样峰值之间的采样时间差得出各个模数转换器对应的相位补偿值；且相位调节器根据各个模数转换器对应的相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器对应的工作时钟，从而抵消不同模数转换器之间的相位偏差，减小各个模数转换器之间实际采样的相位误差，提高了多个模数转换器相位的一致性。

附图说明

为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的多个模数转换器的相位校准电路的一种结构示意图；

图2为本申请一实施例提供的多个模数转换器的相位校准电路的一种训练信号波形图；

图3为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图；

图4为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图；

图5为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图；

图6为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图；

图7为本申请一实施例提供的多个模数转换器的相位校准电路中延时单元的一种部分示例电路原理图；

图8为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图；

图9为本申请一实施例提供的多个模数转换器的相位校准电路的另一种结构示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示出了本申请较佳实施例提供的多个模数转换器的相位校准电路的结构示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

上述多个模数转换器的相位校准电路包括多个模数转换器100、偏差检测器200以及相位调节器300。

各个模数转换器100，配置为接入训练信号，且根据参考时钟对训练信号进行采样，以得到各个数字序列信号值；数字序列信号值包括各个采样时刻对应的采样值；

偏差检测器200，与各个模数转换器100连接，配置为根据各个数字序列信号值的采样峰值之间的采样时间差得出各个模数转换器100对应的相位补偿值；采样峰值为各个采样时刻对应的采样值的最大值；

相位调节器300，与模数转换器100和偏差检测器200连接，配置为根据各个模数转换器100对应的相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器100对应的工作时钟。

需要说明的是，相位调节器300还配置为接入参考时钟，从而在接入各个模数转换器100对应的相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器100对应的工作时钟到各个模数转换器100，从而实现多个模数转换器100之间的相位一致。

其中，如图2所示，训练信号为正弦波形。

正弦波为频率单一、满足一定条件的周期信号，便于检测各个模数转换器100之间的实际相位差。

作为示例而非限定，如图3所示，偏差检测器200包括多个子检测器210、计算单元220和多个寄存器230；

各个子检测器210，与各个模数转换器100一一对应连接，配置为获取各个数字序列信号值的采样峰值的峰值采样时刻。

计算单元220，与各个子检测器210连接，用于根据各个峰值采样时刻计算各个时间差，并根据各个时间差得到各个模数转换器100对应的相位补偿值。

各个寄存器230，与计算单元220和相位调节器300连接，用于记录各个相位补偿值。

其中，计算单元220可以是相位差计算器。

计算单元220通过比较两个模数转换器的峰值采样时刻，结合参考时钟计算得出的各个模数转换器100间的采样相位差，得出各个模数转换器100之间的相位差，由此计算出各个模数转换器100对应的相位补偿值。

通过多个子检测器210、计算单元220和多个寄存器230，根据各个数字序列信号值的采样峰值的峰值采样时刻得到各个模数转换器100对应的相位补偿值，提高了各个相位补偿值的精确度，进而提高了多个模数转换器100之间的相位一致性。

作为示例而非限定，如图4所示，子检测器210包括缓存器211、搜索电路212以及时间戳寄存器213。

缓存器211，与模数转换器100连接，配置为记录数字序列信号值；

搜索电路212，与缓存器211连接，配置为对数字序列信号值中的各个采样值进行最大值搜索，以得到采样峰值，且将采样峰值对应的采样时刻作为峰值采样时刻；

时间戳寄存器213，与搜索电路212和计算单元220连接，用于记录峰值采样时刻。

通过缓存器211、搜索电路212以及时间戳寄存器213，对数字序列信号值中的各个采样值进行最大值搜索，得到采样峰值及其对应的峰值采样时刻，精确地获取了采样峰值，从而提高了多个模数转换器100之间的相位一致性。

作为示例而非限定，如图5所示，相位调节器300包括与多个寄存器230一一连接的多个子调节模块310。

各个子调节模块310，与各个寄存器230连接，配置为根据各个相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器100对应的工作时钟。

子调节模块310还配置为接入参考时钟，并根据各个相位补偿值对参考时钟进行相位补偿。

通过各个子调节模块310根据各个相位补偿值对参考时钟进行相位补偿，提高了各个工作时钟之间的抗干扰能力。

作为示例而非限定，如图6所示，相位补偿值为m位二进制数值，m位二进制数值与m个子补偿信号一一相对应；子调节模块310包括串联的m个延时单元311。

各个延时单元311配置为接入各个子补偿信号，并根据各个子补偿信号对参考时钟进行延时或转发。

需要说明的是，具体实施中，可以分两种情况。

第一种情况下，当子补偿信号对应的二进制数值为1时，对应的延时单元311对参考时钟进行延时，当子补偿信号对应的二进制数值为0时，对应的延时单元311对参考时钟不做延时而进行转发。

第二种情况下，当子补偿信号对应的二进制数值为0时，对应的延时单元311对参考时钟进行延时，当子补偿信号对应的二进制数值为1时，对应的延时单元311对参考时钟不做延时而进行转发。

通过各个延时单元311根据各个子补偿信号对参考时钟进行延时或转发，可以将寄存器230的输出端之间连接至延时单元311的控制端，即：将寄存器230的输出信号直接作为延时单元311的控制信号，无需对寄存器230的输出信号进行转换，简化了硬件电路。

作为示例而非限定，如图7所示，延时单元311包括缓冲器BUF和选择器MUX；

缓冲器BUF的输入端和选择器MUX的第一输入端作为延时单元311的参考时钟输入端，缓冲器BUF的输出端与选择器MUX的第二输入端连接，选择器MUX的输出端作为延时单元311的参考时钟输出端，选择器MUX的控制端作为延时单元311的子补偿信号输入端。

可以理解的是，延时单元311的工作原理有两种情况。

第一种情况下，当子补偿信号对应的二进制数值为1时，子补偿信号控制选择器MUX的输出端和选择器MUX的第一输入端连通，延时单元311直接转发参考时钟。

第二种情况下，当子补偿信号对应的二进制数值为0时，子补偿信号控制选择器MUX的输出端和选择器MUX的第一输入端连通，延时单元311直接转发参考时钟。当子补偿信号对应的二进制数值为1时，子补偿信号控制选择器MUX的输出端和选择器MUX的第二输入端连通，参考时钟经缓冲器BUF延时后再由选择器MUX转发。通过选择器MUX的控制端输入子补偿信号，可以控制参考时钟是否进行延时。

该延时单元311结构简单，性能可靠。

作为示例而非限定，各个模数转换器100还配置为根据各个模数转换器100对应的工作时钟对各个模拟输入信号进行采样，以输出各个数字信号。

各个模数转换器100的相位补偿设置完成后，即可配置为根据各个模数转换器100对应的工作时钟对各个模拟输入信号进行采样，从而提高了对各个模拟输入信号进行采样的相位一致性。

作为示例而非限定，如图8所示，多个模数转换器的相位校准电路还包括：信号发生器400，与多个模数转换器100连接，配置为输出训练信号。

通过信号发生器400输出训练信号，简单可靠。

作为示例而非限定，如图9所示，信号发生器400在输出训练信号之后，还配置为输出多个使能信号。

相位校准电路还包括多个三态门500。

各个三态门500与各个模数转换器100一一对应连接，各个三态门500还与信号发生器400连接；各个三态门500配置为接入各个模拟输入信号，并根据各个使能信号转发各个模拟输入信号。

可以理解的是，各个三态门500还配置为未接收到使能信号时，停止转发各个模拟输入信号到各个模数转换器100；此时，各个模数转换器100接入训练信号，且根据参考时钟对训练信号进行采样，以得到各个数字序列信号值；数字序列信号值包括各个采样时刻对应的采样值；偏差检测器200根据各个数字序列信号值的采样峰值之间的采样时间差得出各个模数转换器100对应的相位补偿值；采样峰值为各个采样时刻对应的采样值的最大值；相位调节器300根据各个模数转换器100对应的相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器100对应的工作时钟。然后，信号发生器400输出多个使能信号；各个三态门500根据各个使能信号转发各个模拟输入信号；各个模数转换器100根据各个模数转换器100对应的工作时钟对各个模拟输入信号进行采样，以输出各个数字信号。

通过多个三态门500，实现了相位补偿过程和模拟输入信号采样过程的时序，提高了多个模数转换器的相位校准电路的易用性。

本发明实施例还提供一种模数转换芯片，该模数转换芯片包括上述的多个模数转换器的相位校准电路。

具体实施中，该模数转换芯片可广泛应用于对多个模数转换器相位具有一致性要求的场景，包括但是不限于音频应用领域中需要使用多路麦克风用以提高语音识别的场景、语音识别应用领域中使用麦克风阵列时通过矩阵运算分析做声源定位的场景等。

本发明实施例各个模数转换器接入训练信号，且根据参考时钟对训练信号进行采样，以得到各个数字序列信号值，数字序列信号值包括各个采样时刻对应的采样值；偏差检测器根据各个数字序列信号值的采样峰值之间的采样时间差得出各个模数转换器对应的相位补偿值，采样峰值为各个采样时刻对应的采样值的最大值；相位调节器根据各个模数转换器对应的相位补偿值对参考时钟进行相位补偿，以输出各个模数转换器对应的工作时钟，从而抵消不同模数转换器之间的相位偏差，减小各个模数转换器之间实际采样的相位误差，使多个模数转换器相位达成高度一致性。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。