半导体器件

相关申请的交叉引用

本申请要求于2022年1月7日在韩国知识产权局递交的韩国专利申请No.10-2022-0002501的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体器件。

背景技术

根据对半导体器件的高集成度和小型化的需求，半导体器件的电容器的尺寸也可以小型化。因此，已经进行了各种研究以优化能够在动态随机存取存储器(DRAM)中存储信息的电容器的结构。

发明内容

本发明构思的方面提供了一种具有改进的电特性和可靠性的半导体器件。

根据本发明构思的方面，一种半导体器件可以包括：衬底，沿第一方向和与第一方向相交的第二方向延伸；多个下电极，在衬底上；至少一个支撑层，与多个下电极接触并沿平行于衬底的上表面的第一方向延伸；介电层，在多个下电极上；上电极，在介电层上；第一界面膜，在多个下电极与介电层之间；以及第二界面膜，在上电极与介电层之间，其中，第一界面膜和第二界面膜中的至少一个包括多个层，其中，至少一个支撑层的上表面和下表面中的每一个包括与第一界面膜间隔开的区域，其中，多个层包括第一金属元素和与第一金属元素不同的第二金属元素、以及氧(O)和氮(N)中的至少一种，其中，多个下电极包括第一金属元素，其中，第一界面膜包括第一区域和第二区域，第一区域在垂直于第一方向和第二方向的第三方向上比第二区域更靠近至少一个支撑层，其中，在第一区域中，第一界面膜包括第一浓度的第二金属元素，以及其中，在第二区域中，第一界面膜包括与第一浓度不同的第二浓度的第二金属元素。

根据本发明构思的方面，一种半导体器件可以包括：衬底，沿第一方向和与第一方向相交的第二方向延伸；多个下电极，在衬底上；支撑层，与多个下电极接触并沿平行于衬底的上表面的第一方向延伸；介电层，在多个下电极上；上电极，在介电层上；第一界面膜，在多个下电极与介电层之间；以及第二界面膜，在上电极与介电层之间，其中，第一界面膜和第二界面膜中的至少一个包括多个层，其中，随着第一界面膜沿第三方向朝向支撑层延伸，第一界面膜的一部分的厚度在第一方向上减小，第三方向垂直于第一方向和第二方向。

根据本发明构思的方面，一种半导体器件可以包括：器件隔离层，在衬底上限定有源区，该衬底沿第一方向和与第一方向相交的第二方向延伸；栅电极，跨越有源区并延伸到器件隔离层中；第一杂质区和第二杂质区，在栅电极的两侧的有源区中；位线，在栅电极上并电连接到第一杂质区；上导电图案，在位线的侧表面上并电连接到第二杂质区；下电极，在上导电图案上沿垂直于第一方向和第二方向的第三方向延伸，并连接到上导电图案，下电极包括彼此相邻的第一电极图案和第二电极图案；至少一个支撑层，在第一电极图案与第二电极图案之间，并与第一电极图案和第二电极图案接触；上电极，在下电极上；介电层，在下电极与上电极之间；第一界面膜，在下电极与介电层之间；以及第二界面膜，在上电极与介电层之间，其中，至少一个支撑层的上表面和下表面中的每一个包括从第一界面膜暴露并与介电层接触的部分，其中，第一界面膜和第二界面膜中的至少一个包括多个层，其中，下电极、上电极、第一界面膜和第二界面膜共同包括第一金属元素，其中，第一界面膜包括与第一金属元素不同的第二金属元素，以及其中，第一界面膜包括第二金属元素的浓度在第三方向上朝向至少一个支撑层降低的部分。

附图说明

通过结合附图的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和优点，其中：

图1是根据示例实施例的半导体器件的示意性平面图；

图2是根据示例实施例的半导体器件的示意性截面图；

图3至图6是示出了根据示例实施例的半导体器件的包括电容器的区域的部分放大截面图；以及

图7至图14是示出了根据示例实施例的制造半导体器件的方法的截面图。

具体实施方式

在下文中，将参照附图描述本发明构思的优选实施例。

图1是根据示例实施例的半导体器件的示意性平面图。

图2是根据示例实施例的半导体器件的示意性截面图。图2示出了图1的半导体器件沿切割线I-I'和II-II'的截面。

图3是示出了根据示例实施例的半导体器件的包括电容器的区域的部分放大截面图。图3是图2的区域“A”的放大图。

参照图1至图3，半导体器件100可以包括：衬底101，其包括有源区ACT；器件隔离层110，其在衬底101中限定有源区ACT；字线结构WLS，其埋在衬底101中延伸并且包括字线WL；位线结构BLS，在衬底101上跨越字线结构WLS而延伸并且包括位线BL；以及电容器结构CAP，在位线结构BLS上。半导体器件100还可以包括：下导电图案150，其在有源区ACT上；上导电图案160，其在下导电图案150上；以及绝缘图案165，其穿透上导电图案160。

半导体器件100可以包括例如动态随机存取存储器(DRAM)的单元阵列。例如，位线BL可以连接到有源区ACT的第一杂质区105a，并且有源区ACT的第二杂质区105b可以通过下导电图案150和上导电图案160电连接到上导电图案160上的电容器结构CAP。电容器结构CAP可以包括：下电极170；介电层180，其在下电极170上；上电极190，其在介电层180上；第一界面膜175，其插入在下电极170与介电层180之间；以及第二界面膜185，其在上电极190与介电层180之间。电容器结构CAP还可以包括蚀刻停止层168以及支撑层171和172。

半导体器件100可以包括其中设置有单元阵列的单元阵列区和其中设置有用于驱动设置在单元阵列区中的存储单元的外围电路的外围电路区。外围电路区可以设置在单元阵列区周围。

衬底101可以包括半导体材料，例如IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，IV族半导体可以包括硅、锗或硅-锗，或者可以由硅、锗或硅-锗形成。衬底101还可以包括杂质。衬底101可以是包括硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底或外延层的衬底。

有源区ACT可以通过器件隔离层110在衬底101中限定。有源区ACT可以具有条形，并且可以设置为在衬底101中沿一个方向延伸的岛形。所述一个方向可以是相对于字线WL延伸的方向和位线BL延伸的方向倾斜的方向。有源区ACT可以布置为彼此平行，并且一个有源区ACT的端部可以布置为与与其相邻的另一有源区ACT的中心相邻。

有源区ACT可以具有第一杂质区105a和第二杂质区105b，其距衬底101的上表面具有预定深度。第一杂质区105a和第二杂质区105b可以彼此间隔开(例如，彼此不接触)。第一杂质区105a和第二杂质区105b可以连接到由字线WL形成的晶体管的源/漏区。源区和漏区可以由第一杂质区105a和第二杂质区105b通过掺杂或离子注入基本相同的杂质来形成，并且可以根据最终形成的晶体管的电路配置互换。杂质可以包括具有与衬底101的导电类型相反的导电类型的掺杂剂。在示例实施例中，源区和漏区中的第一杂质区105a和第二杂质区105b的深度可以彼此不同。

器件隔离层110可以通过浅沟槽隔离(STI)工艺形成。器件隔离层110可以围绕有源区ACT并且可以将有源区ACT彼此电隔离。器件隔离层110可以由绝缘材料(例如氧化硅、氮化硅或其组合)制成。根据蚀刻衬底101的沟槽的宽度，器件隔离层110可以包括具有不同下深度的多个区域。

字线结构WLS可以设置在在衬底101中延伸的栅极沟槽115中。每个字线结构WLS可以包括栅极介电层120、字线WL和栅极封盖层125。在本说明书中，栅极120WL可以被称为包括栅极介电层120和字线WL的结构，字线WL可以被称为“栅电极”，并且字线结构WLS可以被称为“栅极结构”。

字线WL可以设置为跨越有源区ACT沿第一方向X延伸。例如，彼此相邻的一对字线WL可以设置为与一个有源区ACT交叉。字线WL可以构成掩埋沟道阵列晶体管(BCAT)的栅极，但是其示例实施例不限于此。在一些示例实施例中，字线WL可以设置在衬底101上方。字线WL可以设置在栅极沟槽115中以具有比栅极沟槽的深度小的预定厚度。字线WL的上表面可以位于比衬底101的上表面低的高度处。在本说明书中，术语“高度(level)”的高低可以基于衬底101的基本平坦的上表面来定义。为了便于描述位置关系，在此可以使用空间相关术语如“下方”、“之下”、“下”、“上方”、“上”等。应当理解，空间相对术语除了附图中示出的方向之外，还包含设备的不同取向。

字线WL可以包括导电材料，例如多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种。例如，字线WL可以包括由不同材料形成的下图案和上图案，并且下图案可以包括钨(W)、钛(Ti)、钽(Ta)或氮化钨(WN)、氮化钛(TiN)和氮化钽(TaN)中的至少一种，或者可以由钨(W)、钛(Ti)、钽(Ta)或氮化钨(WN)、氮化钛(TiN)和氮化钽(TaN)中的至少一种形成，并且上图案可以是包括掺杂有P型或N型杂质的多晶硅的半导体图案。

栅极介电层120可以设置在栅极沟槽115的底表面和内侧表面上。栅极介电层120可以共形地覆盖栅极沟槽115的内侧壁。栅极介电层120可以包括氧化硅、氮化硅和氮氧化硅中的至少一种，或者可以由氧化硅、氮化硅和氮氧化硅中的至少一种形成。栅极介电层120例如可以是氧化硅膜或具有高介电常数的绝缘膜。在示例实施例中，栅极介电层120可以是通过氧化有源区ACT形成的层或者通过沉积形成的层。

栅极封盖层125可以设置在字线WL上方以填充栅极沟槽115。栅极封盖层125的上表面可以位于与衬底101的上表面基本相同的高度处。栅极封盖层125可以由绝缘材料(例如氮化硅)形成。如本文所使用的，诸如“相同”、“相等”、“平面”或“共面”之类的术语涵盖相同或接近相同，包括例如由于制造工艺而可能发生的变化。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。

位线结构BLS可以沿垂直于字线WL的一个方向(例如，第二方向Y)延伸。位线结构BLS可以包括位线BL和在位线BL上的位线封盖图案BC。

位线BL可以包括顺序堆叠的第一导电图案141、第二导电图案142和第三导电图案143。位线封盖图案BC可以设置在第三导电图案143上。缓冲绝缘层128可以设置在第一导电图案141与衬底101之间，并且第一导电图案141的一部分(在下文中为位线接触图案DC)可以与有源区ACT的第一杂质区105a接触。位线BL可以通过位线接触图案DC电连接到第一杂质区105a。位线接触图案DC的下表面可以位于比衬底101的上表面低的高度处，并且可以位于比字线WL的上表面高的高度处。在示例实施例中，位线接触图案DC可以形成在衬底101中以局部地设置在暴露第一杂质区105a的位线接触孔中。

第一导电图案141可以包括诸如多晶硅的半导体材料。第一导电图案141可以与第一杂质区105a接触。第二导电图案142可以包括金属半导体化合物。金属半导体化合物可以是例如其中第一导电图案141的一部分由硅化物形成或包括硅化物的层。例如，金属半导体化合物可以包括硅化钴(CoSi)、硅化钛(TiSi)、硅化镍(NiSi)、硅化钨(WSi)或其他金属硅化物。第三导电图案143可以包括金属材料，例如钛(Ti)、钽(Ta)、钨(W)和铝(Al)。构成位线BL的导电图案的数量、材料的类型和/或堆叠顺序可以根据示例实施例进行各种改变。将理解，当提及元件“连接”或“耦接”到另一元件或在另一元件“上”时，该元件可以直接连接或耦接到该另一元件或直接在该另一元件上，或者可以存在介于中间的元件。相比之下，当提及元件“直接连接”或“直接耦接”到另一个元件或“接触”另一元件或与另一元件“接触”时，在接触点处不存在介于中间的元件。

位线封盖图案BC可以包括顺序堆叠在第三导电图案143上的第一封盖图案146、第二封盖图案147和第三封盖图案148。第一封盖图案至第三封盖图案146、147和148中的每一个可以包括绝缘材料(例如氮化硅层)或者可以由该绝缘材料形成。第一封盖图案至第三封盖图案146、147和148可以由不同的材料形成，并且即使它们包括相同的材料，边界也可以通过物理性质的差异来区分。第二封盖图案147的厚度可以分别小于第一封盖图案146的厚度和第三封盖图案148的厚度。根据示例实施例，可以不同地改变构成位线封盖图案BC的封盖图案的数量和/或材料的类型。

间隔物结构SS可以设置在每个位线结构BLS的两个侧壁上以沿一个方向(例如，Y方向)延伸。间隔物结构SS可以设置在位线结构BLS与下导电图案150之间。间隔物结构SS可以设置为沿位线BL的侧壁和位线封盖图案BC的侧壁延伸。设置在一个位线结构BLS的两侧上的一对间隔物结构SS可以具有相对于位线结构BLS不对称的形状。根据示例实施例，每个间隔物结构SS可以包括多个间隔物层，并且还可以包括空气间隔物。

下导电图案150可以连接到有源区ACT的一个区域，例如第二杂质区105b。下导电图案150可以设置在位线BL与字线WL之间。下导电图案150可以穿透缓冲绝缘层128并连接到有源区ACT的第二杂质区105b。下导电图案150可以与第二杂质区105b接触。下导电图案150的下表面可以位于比衬底101的上表面低的高度处，并且可以位于比位线接触图案DC的下表面高的高度处。下导电图案150可以通过间隔物结构SS与位线接触图案DC绝缘。下导电图案150可以由导电材料形成。例如，下导电图案150可以由多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种形成，或者可以包括多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种。在示例实施例中，下导电图案150可以包括多个层。

金属半导体化合物层155可以设置在下导电图案150与上导电图案160之间。例如，当下导电图案150包括半导体材料时，金属半导体化合物层155可以是其中下导电图案150的一部分由硅化物形成或包括硅化物的层。金属半导体化合物层155可以包括例如硅化钴(CoSi)、硅化钛(TiSi)、硅化镍(NiSi)、硅化钨(WSi)或其他金属硅化物。在一些示例实施例中，可以省略金属半导体化合物层155。

上导电图案160可以设置在下导电图案150上。上导电图案160可以在间隔物结构SS之间延伸以覆盖金属半导体化合物层155的上表面。上导电图案160可以包括阻挡层162和导电层164。阻挡层162可以覆盖导电层164的下表面和侧表面。阻挡层162可以包括金属氮化物，或者可以由金属氮化物形成，该金属氮化物例如是氮化钛(TiN)、氮化钽(TaN)和氮化钨(WN)中的至少一种。导电层164可以包括导电材料或者可以由导电材料形成，该导电材料例如是多晶硅(Si)、钛(Ti)、钽(Ta)、钨(W)、钌(Ru)、铜(Cu)、钼(Mo)、铂(Pt)、镍(Ni)、钴(Co)、铝(Al)、氮化钛(TiN)、氮化钽(TaN)和氮化钨(WN)中的至少一种。

绝缘图案165可以设置为穿透上导电图案160。上导电图案160可以通过绝缘图案165分离。绝缘图案165可以包括绝缘材料或者可以由绝缘材料形成，该绝缘材料例如是氧化硅、氮化硅和氮氧化硅中的至少一种。

下面将参照图3详细描述电容器结构CAP。

蚀刻停止层168可以在下电极170之间覆盖绝缘图案165。蚀刻停止层168可以与下电极170的侧表面的下部区域接触。蚀刻停止层168可以设置在比支撑层171和172低的高度处。蚀刻停止层168的上表面可以包括从第一界面膜175暴露(即未被第一界面膜175覆盖)从而与介电层180接触的部分。蚀刻停止层168可以包括例如氮化硅和氮氧化硅中的至少一种，或者可以由例如氮化硅和氮氧化硅中的至少一种形成。

下电极170可以设置在上导电图案160上。下电极170可以穿透蚀刻停止层168以与上导电图案160接触。下电极170可以具有圆柱形或中空圆柱形或杯形。支撑下电极170的支撑层171和172中的至少一个可以设置在相邻的下电极170之间。例如，如图3所示，与第一电极图案170A和第二电极图案170B接触的第一支撑层171和第二支撑层172可以设置在第一电极图案170A与第二电极图案170B之间，第一电极图案170A和第二电极图案170B在下电极170中彼此相邻。每个下电极170可以包括多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种，或者可以由多晶硅(Si)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钨(W)、氮化钨(WN)和铝(Al)中的至少一种形成。

支撑层171和172可以包括第一支撑层171和在第一支撑层171上的第二支撑层172。支撑层171和172可以接触下电极170，并且沿平行于衬底101的上表面的方向延伸。支撑层171和172的上表面和下表面中的每一个可以包括与第一界面膜175间隔开的区域。例如，支撑层171和172的上表面和下表面中的每一个可以包括从第一界面膜175暴露(例如，不被第一界面膜175覆盖、与第一界面膜175间隔开或不与第一界面膜175接触)并且与介电层180接触的部分。第二支撑层172的厚度可以大于第一支撑层171的厚度，但其示例实施例不限于此。支撑层171和172可以是支撑具有高纵横比的下电极170的层。支撑层171和172中的每一个可以包括例如氮化硅和氮氧化硅中的至少一种，或者与其类似的材料。支撑层171和172的数量、厚度和/或布置关系不限于所示出的数量、厚度和/或布置关系，并且可以根据示例实施例进行各种改变。

介电层180可以覆盖形成在下电极170的表面上的第一界面膜175。介电层180可以设置在第一界面膜175与第二界面膜185之间。介电层180可以覆盖支撑层171和172中的每一个的上表面和下表面上的从第一界面膜175暴露的部分。介电层180可以覆盖蚀刻停止层168的上表面的从第一界面膜175暴露的部分。介电层180可以接触支撑层171和172的上表面和下表面中的每一个的至少一部分。介电层180可以包括高介电材料或氧化硅、氮化硅、氮氧化硅或其组合。然而，在一些示例实施例中，介电层180可以包括包含铪(Hf)、铝(Al)、锆(Zr)和镧(La)中的一种的氧化物、氮化物、硅化物、氧氮化物或氧氮化硅。介电层180可以设置在第一界面膜175与第二界面膜185之间。介电层180也可以接触第一界面膜175和第二界面膜185。通过形成第一界面膜175和第二界面膜185，可以减少电容器结构CAP内部的漏电流，并且可以增加电容器结构CAP的电容。

第一界面膜175可以设置在下电极170与介电层180之间以沿下电极170的表面共形地延伸。然而，第一界面膜175可以在蚀刻停止层168以及支撑层171和172周围间歇地延伸。例如，第一界面膜175可以不沿支撑层171和172的上表面和下表面水平地(例如，在X方向上)延伸。第一界面膜175可以包括与第一电极图案170A接触的第一界面图案175A和与第二电极图案170B接触的第二界面图案175B。第一界面图案175A和第二界面图案175B可以设置在第一电极图案170A与第二电极图案170B之间并且在水平方向上彼此间隔开。第一界面图案175A和第二界面图案175B可以设置在蚀刻停止层168与第一支撑层171之间以及第一支撑层171与第二支撑层172之间。

第一界面膜175可以包括多个层71和72。多个层71和72中的每一层可以包括金属、金属氮化物、金属氧化物或金属氧氮化物，或者可以由金属、金属氮化物、金属氧化物或金属氧氮化物形成。多个层71和72可以包括例如第一层71和第二层72，第一层71和第二层72包括不同的金属元素作为中心金属元素，并且共同地包括氧(O)和氮(N)中的至少一种。第一层71可以由第一金属元素形成，并且第二层72可以由不同于第一金属元素的第二金属元素形成，并且在形成第一界面膜175的工艺期间，第二金属元素可以通过用第一金属元素置换而扩散。第一金属元素可以与构成下电极170的中心金属元素相同。第一金属元素和第二金属元素中的每一个可以对应于锡(Sn)、钼(Mo)、铌(Nb)、钽(Ta)、钛(Ti)、铟(In)、镍(Ni)、钴(Co)、钨(W)、钌(Ru)、锆(Zr)和铪(Hf)中的任何一种。可以区分多个层71和72之间的界面，但是当难以区分该界面时，可以通过能量色散X射线光谱(EDS)、X射线荧光(XRF)分析法、X射线光电子能谱(XPS)法、二次离子质谱(SIMS)法等来确认在多个层71和72中包括的元素的类型和浓度分布(或轮廓)。由于第一层71和第二层72的每层的厚度较薄，并且在其中发生材料扩散，即使难以区分第一层71与第二层72之间的界面，也可以在第一界面膜175中检测到至少三种或至少四种元素。

第一界面膜175可以由多个层71和72形成，并且在第一界面膜175与蚀刻停止层168以及支撑层171和172相邻的区域中，可以相对较少地发生由第一金属元素和第二金属元素的相互置换而引起的扩散。因此，在第一界面膜175中包括的第二金属元素的浓度可以在朝向蚀刻停止层168以及支撑层171和172的方向上降低。例如，第一界面膜175可以包括第一区域和第二区域，其中，第一区域比第二区域更靠近支撑层171和172。在第一区域中，第一界面膜175可以包括第一浓度的第二金属元素。在第二区域中，第一界面膜175可以包括第二浓度的第二金属元素，并且第一浓度可以小于第二浓度。

当由于金属材料之间的扩散而由多个层71和72形成第一界面膜175时，第一界面膜175可以具有抵抗用于随后节点分离的选择性蚀刻的蚀刻抗性。例如，在与包括第一金属元素的下电极170相邻的区域中的第一界面膜175的蚀刻抗性可以比形成在支撑层171和172周围的第一界面膜175的蚀刻抗性高。因此，在选择性蚀刻工艺期间，第一界面膜175的一部分可以留在下电极170上，并且第一界面膜175的一部分可以在支撑层171和172以及蚀刻停止层168上被选择性地去除。也就是说，当第一界面膜175形成为多个层时，与第一界面膜175形成为单个层时相比，可以更容易地执行选择性蚀刻，以便可以减少下电极170之间的电桥的发生，并且第一界面膜175可以保留在下电极170的表面上以改进电容器结构CAP的电特性。

在一个示例中，下电极170可以包括从与第一界面膜175相邻的表面氧化的氧化物区域。例如，下电极170可以由氮化钛(TiN)形成，并且可以在与第一界面膜175相邻的区域中包括氧氮化钛(TiON)。

第二界面膜185可以沿介电层180的表面共形地延伸。第二界面膜185可以在蚀刻停止层168以及支撑层171和172周围连续地延伸。例如，第二界面膜185可以包括在与支撑层171和172相邻的区域中水平延伸的部分。

第二界面膜185可以包括多个层81和82。多个层81和82中的每一层可以包括金属、金属氮化物、金属氧化物或金属氧氮化物。多个层81和82可以包括例如第一层81和第二层82，第一层81和第二层82包括不同的金属元素作为中心金属元素，并且可以共同地包括氧(O)、氮(N)中的至少一种。第一层81和第二层82中的每一层的金属元素可以对应于锡(Sn)、钼(Mo)、铌(Nb)、钽(Ta)、钛(Ti)、铟(In)、镍(Ni)、钴(Co)、钨(W)、钌(Ru)、锆(Zr)和铪(Hf)中的任何一种。第二界面膜185可以覆盖介电层180的整个表面，并且上电极190可以覆盖第二界面膜185的整个表面，从而减少电容器结构CAP内部的漏电流，并增加电容器结构CAP的电容。因此，可以改进电容器结构CAP的电特性。

图4至图6是示出了根据示例实施例的半导体器件的包括电容器的区域的部分放大截面图。图4至图6示出了与图2的区域“A”相对应的区域。

参照图4，半导体器件100A的第一界面膜175可以包括其厚度在朝向支撑层171和172的方向上减小的部分175R。例如，第一界面膜175可以包括第一区域和第二区域，其中，第二区域设置为比第一区域更靠近支撑层171和172。在第一区域中，第一界面图案175A与第二界面图案175B之间的第一距离d1可以大于第二区域中第一界面图案175与第二界面图案175B之间的第二距离d2。例如，第一界面膜175在第一区域中的厚度t1可以小于第一界面膜175在第二区域中的厚度t2。第一界面膜175在第一电极图案170A与第二电极图案170B之间可以具有如图4所示的侧面轮廓，并且介电层180、第二界面膜185、以及上电极190可以具有与第一界面膜175的侧面轮廓相对应的侧表面。例如，设置在第一电极图案170A与第二电极图案170B之间的介电层180可以包括朝向下电极170弯曲的部分。第一界面膜175还可以包括其厚度在朝向蚀刻停止层168的方向上减小的部分。

参照图5，半导体器件100B的电容器结构CAP可以不包括在介电层180上的第二界面膜185，并且上电极190可以与介电层180接触。第一界面膜175可以不包括第二金属元素的浓度在朝向支撑层171和172以及蚀刻停止层168的方向上降低的部分、或者厚度在朝向支撑层171和172以及蚀刻停止层168的方向上减小的部分。

参照图6，在半导体器件100C的下电极170中，可以形成从与第一界面膜175相邻的表面向内氧化的氧化区170_o，并且氧化区170_o可以与多个层71和72一起形成第一界面膜175的一部分。氧化区170_o可以包括例如氧化钛或氮氧化钛，并且下电极170的除了氧化区170_o之外的区域170_e可以包括钛或氮化钛或者可以由钛或氮化钛形成，但其示例实施例不限于此。

图7至图14是示出了根据示例实施例的制造半导体器件的方法的截面图。图7至图14示出了形成位于图2的区域“A”中的电容器结构的过程。

首先，参照图2，可以通过在衬底101上形成器件隔离层110来限定有源区ACT。可以在衬底101中形成器件隔离沟槽，并且器件隔离层110可以填充器件隔离沟槽。在平面图中，有源区ACT可以具有沿与字线WL的延伸方向倾斜的方向延伸的细长条形。通过使用器件隔离层110作为离子注入掩模执行离子注入工艺，可以在有源区ACT上方形成杂质区。可以将有源区ACT和器件隔离层110图案化以形成栅极沟槽115。一对栅极沟槽115可以与有源区ACT交叉，但其示例实施例不限于此。杂质区也可以通过栅极沟槽115分离以形成第一杂质区105a和第二杂质区105b。

栅极介电层120可以形成在栅极沟槽115的内表面上以具有基本上共形的厚度。随后，可以形成字线WL以填充栅极沟槽115的至少一部分。字线WL的上表面可以凹陷成低于有源区ACT的上表面。通过在衬底101上堆叠绝缘层以填充栅极沟槽115并对该绝缘层进行蚀刻，可以在字线WL上形成栅极封盖层125。

绝缘层和导电层可以顺序地形成在衬底101的前表面上，并且被图案化以形成顺序堆叠的缓冲绝缘层128和第一导电图案141。缓冲绝缘层128可以由氧化硅、氮化硅和氮氧化硅中的至少一种形成，或者可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。多个缓冲绝缘层128可以形成为彼此间隔开。第一导电图案141可以具有与缓冲绝缘层128的平面形状相对应的形状。缓冲绝缘层128可以形成为同时覆盖彼此相邻的两个有源区ACT的端部，即彼此相邻的第二杂质区105b。可以通过使用缓冲绝缘层128和第一导电图案141作为蚀刻掩模来蚀刻器件隔离层110、衬底101和栅极封盖层125的上部来形成位线接触孔。位线接触孔可以暴露第一杂质区105a。

可以形成填充位线接触孔的位线接触图案DC。形成位线接触图案DC可以包括：形成填充位线接触孔的导电层并执行平坦化工艺。例如，位线接触图案DC可以由多晶硅形成。在第一导电图案141上顺序形成第二导电图案142、第三导电图案143以及第一封盖图案至第三封盖图案146、147和148之后，可以使用第一封盖图案至第三封盖图案146、147和148作为蚀刻掩模来顺序蚀刻第一导电图案至第三导电图案141、142和143。结果，可以形成包括包含第一导电图案至第三导电图案141、142和143的位线BL以及包含第一封盖图案至第三封盖图案146、147和148的位线封盖图案BC的位线结构BLS。

可以在位线结构BLS的侧表面上形成间隔物结构SS。间隔物结构SS可以由多个层形成。可以在间隔物结构SS之间形成栅栏状绝缘图案154。栅栏状绝缘图案154可以包括氮化硅或氮氧化硅，或者可以由氮化硅或氮氧化硅形成。可以通过使用栅栏状绝缘图案154和第三封盖图案148作为蚀刻掩模执行各向异性蚀刻工艺来形成暴露第二杂质区105b的开口。

可以在开口下方形成下导电图案150。下导电图案150可以由诸如多晶硅的半导体材料形成。例如，可以通过形成填充开口的多晶硅层然后执行回蚀工艺来形成下导电图案150。

可以在下导电图案150上形成金属半导体化合物层155。形成金属半导体化合物层155可以包括金属层的沉积工艺和热处理工艺。

可以在第一开口上方形成上导电图案160。形成上导电图案160可以包括顺序形成阻挡层162和导电层164。此后，可以对阻挡层162和导电层164执行图案化工艺以形成穿过其中的绝缘图案165。因此，可以形成包括衬底101、字线结构WLS和位线结构BLS的下部结构。

接下来，参照图7，可以在下部结构上共形地形成蚀刻停止层168，并且可以在蚀刻停止层168上交替地堆叠模塑层118以及初步支撑层171'和172'。蚀刻停止层168可以包括在特定蚀刻条件下具有蚀刻选择性的绝缘材料，或者可以由该绝缘材料形成，模塑层118可以例如包括氧化硅、氮化硅、碳化硅、碳氧化硅和碳氮化硅中的至少一种。模塑层118可以包括第一模塑层118a和在第一模塑层118a上的第二模塑层118b。第一初步支撑层171'可以形成在第一模塑层118a与第二模塑层118b之间，并且第二初步支撑层172'可以形成在第二模塑层118上。例如，模塑层118可以由氧化硅形成，并且初步支撑层171'和172'可以由氮化硅形成。

参照图8，可以形成穿过模塑层118和初步支撑层171'和172'的多个孔H。在形成多个孔H的操作中，蚀刻停止层168可以用作停止蚀刻工艺进程的停止器。多个孔H可以穿透蚀刻停止层168以暴露上导电图案160。多个孔H是将形成下电极170的区域，并且如图1所示，可以通过在平面上以预定间隔彼此间隔开而以规则布置形成多个孔H。

参照图9，可以通过用导电材料填充多个孔H来形成下电极170。下电极170可以形成为在多个孔H的下端处连接到上导电图案160。形成下电极170可以包括：在多个孔H内部和多个孔H上形成导电材料层，以及对导电材料层执行平坦化工艺，例如化学机械抛光(CMP)工艺。因此，下电极170可以形成为通过节点分离而彼此间隔开的多个图案。

参照图10，可以在第二初步支撑层172'上形成单独的掩模，并且可以使用该掩模去除模塑层118以及初步支撑层171'和172'的至少一部分。因此，初步支撑层171'和172'可以由支撑层171和172形成。可以根据掩模的结构将支撑层171和172图案化以具有包括多个开口的形状。支撑层171和172可以连接彼此相邻的下电极170。可以相对于支撑层171和172选择性地去除模塑层118。可以在蚀刻模塑层118之后或在蚀刻模塑层118的同时去除掩模。

参照图11，可以在下部结构上共形地形成第一界面膜175。第一界面膜175可以由多个层71和72形成，并且多个层71和72可以通过使用例如原子层沉积(ALD)、化学气相沉积(CVD)或掺杂工艺中的至少一种来形成。第一界面膜175可以形成为覆盖下电极170，并且可以形成为覆盖蚀刻停止层168以及支撑层171和172的暴露的上表面和下表面。在形成第一界面膜175的同时，下电极170也可以从其表面被部分氧化。

参照图12，可以对第一界面膜175执行选择性蚀刻工艺。当第一界面膜175由导电材料形成时，相邻的下电极170可以彼此电连接。对于下电极170的电分离，可以去除第一界面膜175中的形成在支撑层171和172以及蚀刻停止层168上的部分。第一界面膜175由多个层71和72形成，并且如已经提到的，由于在第一界面膜175中包括的金属元素的浓度存在差异，在选择性蚀刻工艺期间，第一界面膜175可以留在下电极170上，并且可以在支撑层171和172以及蚀刻停止层168上被选择性地去除。在本步骤中，如上所述，也可以选择性且容易地去除形成在蚀刻停止层168上的第一界面膜175。

在一个示例中，当形成第一界面膜175时，可能需要能够在下电极170或第一层71中扩散金属元素的能量，并且为此，在本步骤中，可以在沉积第一界面膜175的同时原位执行等离子体处理、退火处理、臭氧处理、极紫外处理等。备选地，也可以执行通过在沉积第一界面膜175之后执行后处理工艺来施加能量的非原位方法。

在一个示例中，第一界面膜175可以形成为具有在下电极170上的第一厚度、在支撑层171和172上的小于第一厚度的第二厚度、以及在蚀刻停止层168上的小于第一厚度且等于或类似于第二厚度的第三厚度，使得可以执行蚀刻工艺以仅在下电极170上保持第一界面膜175。

参照图13，在执行选择性蚀刻工艺之后，可以在第一界面膜175上形成介电层180。介电层180可以共形地形成在下部结构上。介电层180可以覆盖第一界面膜175、支撑层171和172以及蚀刻停止层168。在形成介电层180的工艺中，介电层180的组成成分中的至少一种(例如铪(Hf)或锆(Zr))可以扩散到或移动到第一界面膜175。

参照图14，可以在介电层180上形成第二界面膜185。第二界面膜185可以共形地形成在下部结构上。第二界面膜185可以覆盖介电层180。第二界面膜185可以由多个层81和82形成，并且可以使用例如原子层沉积(ALD)、化学气相沉积(CVD)或掺杂工艺中的至少一种来形成多个层81和82。

接下来，参照图3，可以在第二界面膜185上形成上电极190。因此，可以在下部结构上形成包括下电极170、介电层180、上电极190、以及第一界面膜175和第二界面膜185的电容器结构CAP，并且可以制造包括该电容器结构CAP的半导体器件100。

如上所述，通过在电容器的下电极与介电层之间以及介电层与上电极之间分别设置多层的界面膜，可以提供具有改进的电特性和可靠性的半导体器件。

虽然以上已经示出并描述了示例实施例，但是本领域技术人员应清楚，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。