显示面板及显示装置

【技术领域】

本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。

【背景技术】

为改善低频驱动下像素电路中驱动晶体管的阈值漂移问题，一般会在像素电路中增设与驱动晶体管相连的偏置晶体管，通过利用该偏置晶体管向驱动晶体管提供偏置电压，可以对驱动晶体管的偏置状态进行调整。但增设偏置晶体管后必然会引入一些新的信号线，如何为新引入的信号线提供合理的布线设计，为目前亟待解决的技术问题。

【发明内容】

有鉴于此，本发明实施例提供了一种显示面板及显示装置，用以优化显示面板的膜层结构设计。

一方面，本发明实施例提供了一种显示面板，包括：

衬底；

位于所述衬底一侧的阵列层，所述阵列层包括多个像素电路，所述像素电路包括驱动晶体管、存储电容和偏置晶体管，所述偏置晶体管的第一极与偏置信号线电连接，所述偏置晶体管的第二极与所述驱动晶体管的第一极电连接；

其中，所述存储电容的第一极板复用为所述驱动晶体管的栅极，所述偏置信号线与所述存储电容的第二极板同层设置。

另一方面，本发明实施例提供了一种显示装置，包括上述显示面板。

上述技术方案中的一个技术方案具有如下有益效果：

本发明实施例在设计与偏置晶体管电连接的偏置信号线时，为不增加额外的金属层，可以将其与显示面板中原有结构置于同一金属层。基于此构思，考虑到：第一金属层多用于形成与像素电路中晶体管的栅极电连接的扫描信号线、发光控制信号线等走线，如若将偏置晶体管设计在第一金属层，偏置晶体管可能会与半导体层中密集分布的走线交叉形成额外的晶体管，进而改变像素电路的原有结构，对像素电路的工作特性产生影响。而第三金属层多用于形成电源信号线，为降低电源信号线的负载，一般需要将电源信号线的线宽设置为远大于其它走线的线宽，如若将偏置晶体管设计在第三金属层，会增大第三金属层中需要设置的走线的数量，为避免这部分走线之间相互短路，就必然要对原有电源信号线的线宽、线距等参数进行调整，例如需要将电源信号线设计的窄一些，这样就会影响到原有电源信号线的负载特性。而相较于第一金属层和第三金属层，第二金属层中设置的结构较少，一般仅设置有存储电容的第二极板和相邻存储电容中第二极板之间的连接线，为此，本发明实施例可以将偏置信号线设置在第二金属层，这样不仅容易在该金属层中找到足够的空间来容纳偏置信号线，而且，偏置信号线还不会占用第一金属层和第三金属层的膜层空间，避免对像素电路的电路结构及原有信号线的设计参数产生影响。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例所提供的显示面板的一种膜层结构示意图；

图2为本发明实施例所提供的像素电路的一种电路结构示意图；

图3为本发明实施例所提供的显示面板的另一种膜层结构示意图；

图4为图3沿a1-a2方向的一种剖视图；

图5为本发明实施例所提供的显示面板的再一种膜层结构示意图；

图6为图5沿b1-b2方向的一种剖视图；

图7为本发明实施例所提供的数据线、第一走线和第二走线的一种结构示意图；

图8为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图9为图8沿k1-k2方向的一种剖视图；

图10为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图11为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图12为图11沿d1-d2方向的一种剖视图；

图13为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图14为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图15为图14沿e1-e2方向的一种剖视图；

图16为本发明实施例所提供的显示面板的一种剖视图；

图17为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图18为本发明实施例所提供的第一走线的一种结构示意图；

图19为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图20为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图21为本发明实施例所提供的显示面板的一种简化结构示意图；

图22为本发明实施例所提供的显示面板的另一种简化结构示意图；

图23为本发明实施例所提供的显示面板的再一种简化结构示意图；

图24为本发明实施例所提供的显示面板的又一种膜层结构示意图；

图25为本发明实施例所提供的显示装置的一种结构示意图。

【具体实施方式】

为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本发明实施例提供了一种显示面板，如图1～图4所示，图1为本发明实施例所提供的显示面板的一种膜层结构示意图，图2为本发明实施例所提供的像素电路3的一种电路结构示意图，图3为本发明实施例所提供的显示面板的另一种膜层结构示意图，图4为图3沿a1-a2方向的一种剖视图，其中，图3中所示意出的各走线所在的膜层与图1所示的膜层结构对应，该显示面板包括衬底1和位于衬底1一侧的阵列层2。其中，阵列层2包括多个像素电路3，像素电路3包括驱动晶体管T0、存储电容C和偏置晶体管T7，偏置晶体管T7的第一极与偏置信号线DVH电连接，偏置晶体管T7的第二极与驱动晶体管T0的第一极电连接，偏置晶体管T7用于向驱动晶体管T0的第一极提供偏置电压，以调整驱动晶体管T0的偏置状态。

其中，存储电容C的第一极板c1复用为驱动晶体管T0的栅极，偏置信号线DVH与存储电容C的第二极板c2同层设置。

在本发明实施例中，参见图1，阵列层2中的膜层包括半导体层poly和多个金属层，多个金属层包括第一金属层M1、第二金属层Mc和第三金属层M3，其中，第一金属层M1位于半导体层poly背向衬底1的一侧，第二金属层Mc位于第一金属层M1背向衬底1的一侧，第三金属层M3位于第二金属层Mc背向衬底1的一侧。在一种设置方式中，第一金属层M1中设置有存储电容C的第一极板c1、扫描信号线和发光控制信号线Emit，第二金属层Mc中设置有存储电容C的第二极板c2，第三金属层M3中设置有电源信号线PVDD。此外，参见图4，半导体层poly与第一金属层M1之间、以及任意相邻两个金属层之间还设置有绝缘层4。

需要说明的是，在本发明实施例所提供的图1、图10和图13等附图中，显示面板中各走线的填充图案与附图中右侧所示意的其所在的金属层的填充图案是一致的，但为了清楚示意出各走线之间的层叠位置关系，对各走线的填充图案进行了透明度的调整。

本发明实施例在设计与偏置晶体管T7电连接的偏置信号线DVH时，为不增加额外的金属层，可以将其与显示面板中原有结构置于同一金属层。基于此构思，考虑到：第一金属层M1多用于形成与像素电路3中晶体管的栅极电连接的第一扫描信号线Scan1、第二扫描信号线Scan2和发光控制信号线Emit等走线，如若将偏置晶体管T7设计在第一金属层M1，偏置晶体管T7可能会与半导体层poly中密集分布的走线交叉形成额外的晶体管，进而改变像素电路3的原有结构。而第三金属层M3多用于形成电源信号线PVDD，为降低电源信号线PVDD的负载，一般需要将电源信号线PVDD的线宽设置为远大于其它走线的线宽，如若将偏置晶体管T7设计在第三金属层M3，会增大第三金属层M3中需要设置的走线的数量，为避免这部分走线之间相互短路，就必然要对原有电源信号线PVDD的线宽、线距等参数进行调整，例如需要将电源信号线PVDD设计的窄一些，这样就会影响到原有电源信号线PVDD的负载特性。而相较于第一金属层M1和第三金属层M3，第二金属层Mc中设置的结构较少，一般仅设置有存储电容C的第二极板c2和相邻存储电容C中第二极板c2之间的连接线，为此，本发明实施例可以将偏置信号线DVH设置在第二金属层Mc，这样不仅容易在该金属层中找到足够的空间来容纳偏置信号线DVH，而且，偏置信号线DVH还不会占用第一金属层M1和第三金属层M3的膜层空间，避免对像素电路3的电路结构及原有信号线的设计参数产生影响。

在一种可行的实施方式中，结合图2，再次参见图1，像素电路3还包括数据写入晶体管T2，数据写入晶体管T2的第一极与数据线Data连接，数据写入晶体管T2的第二极与驱动晶体管T0的第一极电连接。其中，偏置信号线DVH的延伸方向与数据线Data的延伸方向相交。在本发明实施例中，将偏置信号线DVH的延伸方向定义为第一方向x，将数据线Data的延伸方向定义为第二方向y。

在目前显示面板的膜层结构设计中，在第一方向x上排布的多个存储电容C的第二极板c2一般会彼此连通，因而当将偏置信号线DVH置于与存储电容C的第二极板c2同层时，可以使偏置信号线DVH沿第一方向x延伸，从而对存储电容C的第二极板c2进行避让。

在一种可行的实施方式中，结合图2，如图5和图6所示，图5为本发明实施例所提供的显示面板的再一种膜层结构示意图，图6为图5沿b1-b2方向的一种剖视图，其中，图5中所示意出的各走线所在的膜层与图1所示的膜层结构对应，像素电路3还包括数据写入晶体管T2，数据写入晶体管T2的第一极与数据线Data连接，数据写入晶体管T2的第二极与驱动晶体管T0的第一极电连接，数据线Data所在膜层位于偏置信号线DVH所在膜层远离衬底1的一侧。

偏置晶体管T7的第二极与驱动晶体管T0的第一极之间通过第一连接线5电连接，第一连接线5所在膜层位于偏置信号线DVH所在膜层与数据线Data所在膜层之间。

参见图5，阵列层2中的多个金属层还包括第四金属层M3和第五金属层M4，第四金属层M3位于第三金属层M3背向衬底1的一侧，第五金属层M4位于第四金属层M3背向衬底1的一侧。在一种设置方式中，偏置信号线DVH位于第二金属层Mc，第一连接线5位于第三金属层M3，数据线Data位于第四金属层M3或第五金属层M4，其中，图5和图6是以数据线Data位于第五金属层M4为例进行的示意。

在目前显示面板的膜层结构设计中，电源信号线PVDD通常位于第三金属层M3，为实现电源信号线PVDD与第一发光控制晶体管T5的第一极之间的连接，是需要在第三金属层M3与半导体层poly之间设置打孔工艺的。为此，在设计偏置晶体管T7的第二极与驱动晶体管T0的第一极之间的连接方式时，可以使二者通过位于第三金属层M3的第一连接线5连接起来，这样仅需在原有打孔工艺的基础上调整掩膜板图案，增加第一连接线5与偏置晶体管T7的第二极之间以及第一连接线5与驱动晶体管T0的第一极之间的两个过孔即可，对原有工艺流程的调整较小。

在一种可行的实施方式中，结合图2，参见图8～图13，像素电路3还包括数据写入晶体管T2，数据写入晶体管T2的第一极与数据线Data电连接，数据写入晶体管T2的第二极与驱动晶体管T0的第一极电连接。

阵列层2还包括第一走线F1和第二走线F2，第一走线F1的至少部分沿第一方向x延伸，第二走线F2与数据线Data沿第二方向y延伸，第一方向x与第二方向y相交，并且，部分数据线Data通过第一走线F1与第二走线F2连接。

具体地，如图7所示，图7为本发明实施例所提供的数据线、第一走线和第二走线的一种结构示意图，数据线Data包括边缘数据线Data-1和中间数据线Data-2，边缘数据线Data-1位于中间数据线Data-2在第一方向x上的两侧，边缘数据线Data-1通过第一走线F1与第二走线F2连接，这样可以将与边缘数据线Data-1电连接的扇出线由中间显示区域的底部引出，以实现减小拐角边框的目的。

其中，如图8和图9所示，图8为本发明实施例所提供的显示面板的又一种膜层结构示意图，图9为图8沿k1-k2方向的一种剖视图，其中，图8中所示意出的各走线所在的膜层与图1所示的膜层结构对应，第二走线F2与数据线Data同层设置，第一走线F1所在膜层位于数据线Data所在膜层靠近衬底1的一侧。在一种设置方式中，第二走线F2和数据线Data位于第五金属层M4，第一走线F1位于第四金属层M3。或者，如图10～图12所示，图10为本发明实施例所提供的显示面板的又一种膜层结构示意图，图11为本发明实施例所提供的显示面板的又一种膜层结构示意图，图12为图11沿d1-d2方向的一种剖视图，其中，图11中所示意出的各走线所在的膜层与图10所示的膜层结构对应，第二走线F2与数据线Data同层设置，第一走线F1所在膜层位于数据线Data所在膜层远离衬底1的一侧。在一种设置方式中，第二走线F2和数据线Data位于第四金属层M3，第一走线F1位于第五金属层M4。

在上述设置方式中，通过将同向延伸的第二走线F2和数据线Data设置在同一层、以及将异向延伸的第一走线F1和数据线Data设置为不同层，可以避免第一走线F1与第二走线F2、数据线Data之间交叉短路。而且，第一走线F1与第二走线F2、数据线Data之间相距较近，第一走线F1与第二走线F2之间的过孔以及第一走线F1与数据线Data之间的过孔深度均较浅，三者之间的连接可靠性更高。

再或者，如图13～图15所示，图13为本发明实施例所提供的显示面板的又一种膜层结构示意图，图14为本发明实施例所提供的显示面板的又一种膜层结构示意图，图15为图14沿e1-e2方向的一种剖视图，其中，图14中所示意出的各走线所在的膜层与图13所示的膜层结构对应，第一走线F1所在膜层和第二走线F2所在膜层均位于数据线Data远离衬底1的一侧。在一种设置方式中，数据线Data位于第四金属层M3，第一走线F1和第二走线F2位于第五金属层M4。

在上述设置方式中，第一走线F1和第二走线F2位于同一层，二者之间无需通过过孔连接，减少了打孔数量。

需要说明的是，在本发明实施例中，参见图7，第一走线F1可以包括两种，其中一种与数据线Data电连接，另一种则不与数据线Data电连接，因与数据线Data电连接的第一走线F1仅在显示区中局部分布，因此通过在其它区域设置不与数据线Data电连接第一走线F1，可提高第一走线F1在整个显示区内的反射均一性。同理，第二走线F2也可以包括两种，其中一种与第一走线F1电连接，另一种则不与第一走线F1电连接。

在一种可行的实施方式中，如图16所示，图16为本发明实施例所提供的显示面板的一种剖视图，显示面板还包括位于阵列层2背向衬底1一侧的发光器件层6，发光器件层6包括多个发光元件7，发光元件7包括阳极9、发光层10和阴极11。此外，发光器件层6还包括像素定义层12，像素定义层12具有容纳发光层的开口。

如图17所示，图17为本发明实施例所提供的显示面板的又一种膜层结构示意图，阵列层2还包括沿第一方向x排列的多个电路列13，电路列13包括沿第二方向y排列的多个像素电路3，其中，同一电路列13分别与两条数据线Data电连接。具体地，电路列13中奇数行的像素电路3与一条数据线Data电连接，电路列13中偶数行的像素电路3与另一条数据线Data电连接，该种设计可以增大像素电路3的充电时间，使驱动晶体管T0的栅极电位充电更加充分。并且，与电路列13电连接的两条数据线Data可以分别位于电路列13中驱动晶体管T0在第一方向x上的两侧。

基于上述结构，第二走线F2位于相邻的、且分别与两个电路列13电连接的两条数据线Data之间，在垂直于衬底1所在平面的方向上，发光元件7的阳极9与第二走线F2和其两侧的两条数据线Data交叠。

结合前面对数据线Data和第二走线F2的膜层位置的阐述，数据线Data和第二走线F2可以位于第四金属层M3和/或第五金属层M4，由于第四金属层M3和第五金属层M4与发光元件7的阳极9相距较近，因此，数据线Data和第二走线F2对阳极9的平坦性产生较大影响。

在此基础上，通过匹配一个电路列13与两条数据线Data相连的双数据线设计，并调整数据线Data和第二走线F2的排布方式，使一条第二走线F2和其两侧的两条数据线Data相邻排布，进而可以使阳极9与这三条相邻的纵向走线交叠，以利用这部分走线对阳极9进行更大面积的垫平，提高其平坦性，弱化阳极9不同位置处的膜层起伏差异，有效改善色偏现象。

此外，本发明实施例还可通过进一步调整阳极9位置，使第二走线F2与阳极9的中间位置交叠，这样可以进一步使阳极9左右两部分的膜层起伏程度更为均一，进而更大程度的改善左右视角下的色偏现象。

在一种可行的实施方式中，再次参见图8和图11，第一走线F1与第二走线F2与之间通过第一过孔14电连接，并且，对于位于第二走线F2两侧的两条数据线Data，两条数据线Data在设置有第一过孔14位置处的间距d1大于在未设置有第一过孔14位置处的间距d2，即，两条数据线Data在设置有第一过孔14的位置处朝着远离第一过孔14的方向弯折。

发光元件7包括红色发光元件7-1、绿色发光元件7-2和蓝色发光元件7-3，在垂直于衬底1所在平面的方向上，至少部分红色发光元件7-1和/或至少部分蓝色发光元件7-3的阳极9与第一过孔14交叠。

通常情况下，走线在设置过孔位置处的线宽要明显大于其它位置处的线宽，因而，第二走线F2在设置有第一过孔14位置处的线宽较大。相较于绿色发光元件7-2，红色发光元件7-1和蓝色发光元件7-3的阳极9具有更大面积，其膜层平坦度对色偏的影响更大，因而，在本发明实施例中，可以使至少部分红色发光元件7-1和/或至少部分蓝色发光元件7-3的阳极9与第一过孔14交叠，以增大这部分阳极9与第二走线F2和数据线Data的交叠面积，更大程度地提高这部分阳极9的平坦性。

在一种可行的实施方式中，如图18所示，图18为本发明实施例所提供的第一走线F1的一种结构示意图，第一走线F1包括第一类第一走线F1-1，第一过孔14包括第一类第一过孔14-1，第一类第一走线F1-1沿第一方向x延伸，第一类第一走线F1-1通过第一类第一过孔14-1与第二走线F2电连接，在垂直于显示面板所在平面的方向上，至少部分红色发光元件7-1和/或至少部分蓝色发光元件7-3的阳极9与第一类第一过孔14-1交叠。和/或，第一走线F1包括第二类第一走线F1-2，第一过孔14包括第二类第一过孔14-2，第一类第一走线F1-1包括沿第一方向x延伸的第一线段F1-21和沿第二方向y延伸的第二线段F1-22，第二线段F1-22通过第二类第一过孔14-2与第二走线F2电连接，在垂直于显示面板所在平面的方向上，至少部分红色发光元件7-1和/或至少部分蓝色发光元件7-3的阳极9与第二类第一过孔14-2交叠。

通过使第一走线F1采用第一类第一走线F1-1或第二类第一走线F1-2两种不同的延伸方式，可以对第一过孔14的位置进行调整，使更多的第一过孔14与红色发光元件7-1和蓝色发光元件7-3的阳极9交叠上，有助于对更多红色发光元件7-1和蓝色发光元件7-3的阳极9的膜层平坦性进行改善。

在一种可行的实施方式中，再次参见图8和图11，至少部分第二走线F2包括相连的第一垫层部15和第一子线段16，第一垫层部15在第一方向x上的尺寸大于第一子线段16在第一方向x上的尺寸，并且，对于位于第二走线F2两侧的两条数据线Data，两条数据线Data在第一垫层部15位置处的间距d3大于在第一子线段16位置处的间距d4，即，两条数据线Data在第一垫层部15的位置处沿着远离第一垫层部15的方向发生了弯折。其中，两条数据线Data在第一垫层部15位置处的间距d3可与两条数据线Data在第一过孔14位置处的间距d1相等，两条数据线Data在第一子线段16位置处的间距d4可与两条数据线Data在未设置第一过孔14位置处的间距d2相等。在垂直于显示面板所在平面的方向上，部分红色发光元件7-1和/或部分蓝色发光元件7-3的阳极9与第一垫层部15交叠。

可以理解的是，第一过孔14仅设置在第一走线F1需要和第二走线F2连接的位置处，为了提高显示区的反射均一性，可以在其它位置处设置第一垫层部15，第一垫层部15的线宽可以与第二线段F1-22在第一过孔14处的线宽一致。而且，设置第一垫层部15后，还可令部分未与第一过孔14交叠的红色发光元件7-1和/或部分蓝色发光元件7-3的阳极9与第一垫层部15交叠上，有助于对更多红色发光元件7-1和蓝色发光元件7-3的阳极9的膜层平坦性进行改善。

进一步地，再次参见图8和图11，阵列层2还包括与第一走线F1同层设置的第二垫层部17，在垂直于衬底1所在平面的方向上，第二垫层部17与第一垫层部15交叠，以更好的仿照第一过孔14处的金属层结构，使与第一垫层部15交叠的这部分阳极9和与第一过孔14交叠的这部分阳极9的膜层平坦性趋于一致。

进一步地，再次参见图8和图11，在垂直于显示面板所在平面的方向上，各红色发光元件7-1的阳极9与第一过孔14或第一垫层部15交叠，各蓝色发光元件7-3的阳极9与第一过孔14或第一垫层部15交叠，以提高全部红色发光元件7-1和蓝色发光元件7-3的阳极9的膜层平坦性。

在一种可行的实施方式中，如图19所示，图19为本发明实施例所提供的显示面板的又一种膜层结构示意图，第一走线F1与数据线Data之间通过第二过孔18电连接，在垂直于衬底1所在平面的方向上，部分红色发光元件7-1和/或部分蓝色发光元件7-3的阳极9与第二过孔18交叠。

阵列层2还包括第一连接部19，第一连接部19与数据线Data同层且绝缘设置，第一走线F1与第一连接部19通过第三过孔20电连接，部分红色发光元件7-1和/或部分蓝色发光元件7-3的阳极9与第三过孔20交叠。

可以理解的是，第二过孔18仅设置在第一走线F1需要和数据线Data连接的位置处，此时，可以设置一些第一连接部19和第三过孔20，以使得第二过孔18和第三过孔20在整个显示区内规律性分布，提高显示区的反射均匀性。但可以理解的是，由于第一连接部19与与数据线Data同层且绝缘设置，且第一连接部19不接收信号，因此第三过孔20并未起到实质的信号传输作用。

而且，设置第三过孔20后，通过使部分未与第一过孔14交叠的红色发光元件7-1和/或部分蓝色发光元件7-3的阳极9与第三过孔20交叠上，有助于对更多红色发光元件7-1和蓝色发光元件7-3的阳极9的膜层平坦性进行改善。

在一种可行的实施方式中，结合图2，参见图13和图20，图20为本发明实施例所提供的显示面板的又一种膜层结构示意图，像素电路3还包括数据写入晶体管T2，数据写入晶体管T2的第一极与数据线Data电连接，数据写入晶体管T2的第二极与驱动晶体管T0的第一极电连接，数据线Data沿第二方向y延伸。

存储电容C的第二极板c2与电源信号线PVDD电连接，电源信号线PVDD沿第二方向y延伸。

在第一方向x上相邻的两个像素电路3对称设置，第一方向x与第二方向y相交。对于部分在第一方向x上相邻的两个像素电路3，与两个像素电路3相连的两条数据线Data之间的间距小于与两个像素电路3相连的两条电源信号线PVDD之间的间距，且两条数据线Data位于两条电源信号线PVDD之间。

具体地，如图21所示，图21为本发明实施例所提供的显示面板的一种简化结构示意图，在第一方向x相邻的三个像素电路3包括第一像素电路3-1、第二像素电路3-2和第三像素电路3-3，其中，第一像素电路3-1和第二像素电路3-2中的数据写入晶体管T2之间的间距小于第二像素电路3-2和第三像素电路3-3中的数据写入晶体管T2之间的间距，与第一像素电路3-1和第二像素电路3-2相连的两条数据线Data之间的间距小于与第一像素电路3-1和第二像素电路3-2相连的两条电源信号线PVDD之间的间距，且两条数据线Data位于两条电源信号线PVDD之间。

当第一方向x上相邻的两个像素电路3对称设置时，第一像素电路3-1和第二像素电路3-2中的数据写入晶体管T2彼此相近，因此可适应性调整第一像素电路3-1和第二像素电路3-2对应的数据线Data和电源信号线PVDD的位置，进而优化数据线Data和电源信号线PVDD的膜层设计。例如，参见图13，当数据线Data和电源信号线PVDD同层设置，例如均位于第四金属层M3时，由于部分相邻电源信号线PVDD之间可不间隔数据线Data，因而可以将这部分相邻的电源信号线PVDD之间连通起来，以降低其负载。

进一步地，结合图16，再次参见图13和图20，显示面板还包括位于阵列层2背向衬底1一侧的发光器件层6，发光器件层6包括多个发光元件7，发光元件7包括阳极9。为提高阳极9的膜层平坦性，在垂直于衬底1所在平面的方向上，可以使至少部分发光元件7的阳极9与相邻的两条数据线Data交叠。

在一种可行的实施方式中，结合图1、图2和图10和图16，如图22所示，图22为本发明实施例所提供的显示面板的另一种简化结构示意图，显示面板还包括位于阵列层2背向衬底1一侧的发光器件层6，发光器件层6包括多个发光元件7，发光元件7包括阳极9。

像素电路3还包括栅极复位晶体管T1和阳极复位晶体管T4，其中，栅极复位晶体管T1的第一极与栅极复位信号线Ref1电连接，栅极复位晶体管T1的第二极与驱动晶体管T0的栅极电连接，阳极复位晶体管T4的第一极与阳极复位信号线Ref2电连接，阳极复位晶体管T4的第二极与发光元件7的阳极9电连接。

栅极复位信号线Ref1包括沿第一方向x延伸的第一子栅极复位线Ref11和沿第二方向y延伸的第二子栅极复位线Ref12，阳极复位信号线Ref2包括沿第一方向x延伸的第一子阳极复位线Ref21和沿第二方向y延伸的第二子阳极复位线Ref22，第一方向x与第二方向y相交。

第一子栅极复位线Ref11和第一子阳极复位线Ref21与偏置信号线DVH同层设置，第二子栅极复位线Ref12和第二子阳极复位线Ref22所在膜层位于偏置信号线DVH所在膜层远离衬底1的一侧，数据线Data所在膜层位于第二子栅极复位线Ref12和第二子阳极复位线Ref22所在膜层远离衬底1的一侧。在一种设置方式中，参见图10，第一子栅极复位线Ref11、第一子阳极复位线Ref21和偏置信号线DVH位于第二金属层Mc，第二子栅极复位线Ref12和第二子阳极复位线Ref22位于第三金属层M3，数据线Data位于第四金属层M3，或者，在一种设置方式中，参见图1，第一子栅极复位线Ref11、第一子阳极复位线Ref21和偏置信号线DVH位于第二金属层Mc，第二子栅极复位线Ref12和第二子阳极复位线Ref22位于第三金属层M3，数据线Data位于第五金属层M4。

在上述设置方式中，栅极复位晶体管T1和阳极复位晶体管T4与不同的复位信号线电连接，因而可利用不同的复位电压对驱动晶体管T0的栅极以及发光元件7的阳极9进行不同程度的灵活复位。例如，阳极复位信号线Ref2提供的阳极复位电压可以小于栅极复位信号线Ref1提供的栅极复位电压，以使发光元件7的阳极9被复位至更加彻底，更大程度的改善发光元件7偷亮的问题。

而且，在设计横向延伸的第一子栅极复位线Ref11和第一子阳极复位线Ref21时，由于第一金属层M1已经设置有第一扫描信号线Scan1、第二扫描信号线Scan2和发光控制信号线Emit了，若将第一子栅极复位线Ref11和第一子阳极复位线Ref21设计在第一金属层M1，会导致第一金属层M1中的走线排布太过密集。而第三金属层M3多用于设置纵向的电源信号线PVDD，因而难以设置横向延伸的走线。如若将第一子栅极复位线Ref11和第一子阳极复位线Ref21设计在第四金属层M3或第五金属层M4，第一子栅极复位线Ref11和第一子阳极复位线Ref21会与半导体层poly相距过远，导致第一子栅极复位线Ref11与栅极复位晶体管T1的有源层之间的连接过孔深度太大，连接可靠性不高。因而本发明实施例将第一子栅极复位线Ref11和第一子阳极复位线Ref21设计在了第二金属层Mc，以避免上述问题的产生。

而通过进一步将纵向延伸的第二子栅极复位线Ref12、第二子阳极复位线Ref22和数据线Data分散设置在两个金属层中，可以避免同一金属层中所需设置的纵向走线数量过多，避免排布太过密集。

此外，第一子栅极复位线Ref11和第二子栅极复位线Ref12交叉形成网格结构，第一子阳极复位线Ref21和第二子阳极复位线Ref22也交叉形成网格结构，可有效降低栅极复位信号线Ref1和阳极复位信号线Ref2的走线负载，降低复位电压在传输过程中的压降。

进一步地，参见图22，在本发明实施例中，第一子栅极复位线Ref11和第一子阳极复位线Ref21可在第二方向y上交替排列，沿第二方向y，相邻两条第一子栅极复位线Ref11和第一子阳极复位线Ref21之间间隔一个像素电路3的驱动晶体管T0；第二子栅极复位线Ref12和第二子阳极复位线Ref21在第一方向x上交替排列，沿第一方向x，相邻两条第二子栅极复位线Ref12和第二子阳极复位线Ref21之间间隔一个像素电路3的驱动晶体管T0。即，每个电路行仅对应一条第一子栅极复位线Ref11或一条第一子阳极复位线Ref12，每个电路列仅对应一条第二子栅极复位线Ref12或一条第二子阳极复位线Ref22，这样可以减少所需设置的这部分复位线的数量。

在一种可行的实施方式中，结合图2和图16，再次参见图20，显示面板还包括位于阵列层2背向衬底1一侧的发光器件层6，发光器件层6包括多个发光元件7，发光元件7包括阳极9。

像素电路3还包括栅极复位晶体管T1和阳极复位晶体管T4，其中，栅极复位晶体管T1的第一极与沿第一方向x延伸的栅极复位信号线Ref1电连接，栅极复位晶体管T1的第二极与驱动晶体管T0的栅极电连接，阳极复位晶体管T4的第一极与沿第二方向y延伸的阳极复位信号线Ref2电连接，阳极复位晶体管T4的第二极与发光元件7的阳极9电连接，第一方向x与第二方向y相交，第一方向x与偏置信号线DVH的延伸方向平行。即，栅极复位信号线Ref1与偏置信号线DVH同向延伸，阳极复位信号线Ref2的延伸方向与偏置信号线DVH的延伸方向相交。

其中，栅极复位信号线Ref1与偏置信号线DVH同层设置，阳极复位信号线Ref2所在膜层位于偏置信号线DVH远离衬底1的一侧，数据线Data所在膜层位于阳极复位信号线Ref2远离衬底1的一侧。在一种设置方式中，栅极复位信号线Ref1与偏置信号线DVH位于第二金属层Mc，阳极复位信号线Ref2位于第三金属层M3，数据线Data位于第四金属层M3或第五金属层M4。

在上述设置方式中，栅极复位晶体管T1和阳极复位晶体管T4与不同的复位信号线电连接，对驱动晶体管T0的栅极和发光元件7的阳极9的复位更加灵活。而且，由于第一金属层M1已经设置有第一扫描信号线Scan1、第二扫描信号线Scan2和发光控制信号线Emit了，若将栅极复位信号线Ref1设计在第一金属层M1，会导致第一金属层M1中的走线排布太过密集。而第三金属层M3多用于设置纵向的电源信号线PVDD，因而难以设置横向延伸的走线。如若将栅极复位信号线Ref1设计在第四金属层M3或第五金属层M4，栅极复位信号线Ref1会与半导体层poly相距过远，导致栅极复位信号线Ref1与栅极复位晶体管T1的有源层之间的连接过孔深度太大，连接可靠性不高。因而本发明实施例将栅极复位信号线Ref1设计在了第二金属层Mc，以避免上述问题的产生。而通过将纵向延伸的阳极复位信号线Ref2和数据线Data分散设置在两个金属层中，可以避免同一金属层中所需设置的纵向走线数量过多，避免排布太过密集。

进一步地，结合图20，如图23所示，图23为本发明实施例所提供的显示面板的再一种简化结构示意图，在第一方向x上相邻的两个像素电路3对称设置，部分在第一方向x上相邻的像素电路3与同一条阳极复位信号电连接。具体地，再次参见图23，第二像素电路3-2和第三像素电路3-3中的阳极复位晶体管T4彼此临近，因而，第二像素电路3-2和第三像素电路3-3可连接至同一条阳极复位信号线Ref2，即，阳极复位信号线Ref2仅设置在部分相邻的像素电路3的驱动晶体管T0之间，以减少所需设置的阳极复位信号线Ref2的数量。

在一种可行的实施方式中，结合图2和图16，再次参见图13，显示面板还包括位于阵列层2背向衬底1一侧的发光器件层6，发光器件层6包括多个发光元件7，发光元件7包括阳极9。

像素电路3还包括栅极复位晶体管T1和阳极复位晶体管T4，其中，栅极复位晶体管T1的第一极与沿第一方向x延伸的栅极复位信号线Ref1电连接，栅极复位晶体管T1的第二极与驱动晶体管T0的栅极电连接，阳极复位晶体管T4的第一极与沿第一方向x延伸的阳极复位信号线Ref2电连接，阳极复位晶体管T4的第二极与发光元件7的阳极9电连接，第一方向x与偏置信号线DVH的延伸方向平行。即，栅极复位信号线Ref1、阳极复位信号线Ref2与偏置信号线DVH同向延伸。

其中，阳极复位信号线Ref2与偏置信号线DVH同层设置，栅极复位信号线Ref1所在膜层位于偏置信号线DVH远离衬底1的一侧，数据线Data所在膜层位于栅极复位信号线Ref1远离衬底1的一侧。在一种设置方式中，阳极复位信号线Ref2位于第二金属层Mc，栅极复位信号线Ref1位于第三金属层M3，数据线Data位于第四金属层M3或第五金属层M4，图13是以数据线Data位于第四金属层M3为例进行的示意。

在上述设置方式中，栅极复位晶体管T1和阳极复位晶体管T4与不同的复位信号线电连接，对驱动晶体管T0的栅极和发光元件7的阳极9的复位更加灵活。在设计栅极复位信号线Ref1和阳极复位信号线Ref2的膜层位置时，二者同向延伸时，通过将其设置在不同层，可以避免某个金属层中横向延伸的走线数量过多。

进一步地，阵列层2还包括与存储电容C的第二极板c2电连接的电源信号线PVDD，电源信号线PVDD的延伸方向与栅极复位信号线Ref1的延伸方向相交，电源信号线PVDD可以与数据线Data同层设置，例如位于第四金属层M3，以避免在第三金属层M3中与栅极复位信号线Ref1发生交叉短路。

在一种可行的实施方式中，再次参见图1，偏置晶体管T7的栅极还与控制信号线Sp电连接，控制信号线Sp与第一极板c1同层设置。具体地，控制信号线Sp沿第一方向x延伸，与第一扫描信号线Scan1、第二扫描信号线Scan2和发光控制信号线Emit同向延伸，以优化这部分走线的排布。

结合上述阐述，本发明实施例以四种显示面板的膜层结构为例，对显示面板中各走线的膜层位置进行详细说明。

第一种结构：

参见图1，该种结构的显示面板采用了一个电路列13与两条数据线Data相连的双数据线设计。基于该种结构，在本发明实施例提供的一种设置方式中，可使偏置信号线DVH位于第二金属层Mc，电源信号线PVDD位于第三金属层M3，第一走线F1位于第四金属层M3，数据线Data和第二走线F2位于第五金属层M4。

第二种结构：

参见图10，该种结构的显示面板同样采用了一个电路列13与两条数据线Data相连的双数据线设计。基于该种结构，在本发明实施例提供的另一种设置方式中，偏置信号线DVH位于第二金属层Mc，电源信号线PVDD位于第三金属层M3，数据线Data和第二走线F2位于第四金属层M3，第一走线F1位于第五金属层M4。

第三种结构：

参见图13，显示面板采用了第一方向x上相邻像素电路3对称设置及双复位信号线驱动的设计。基于该种结构，在本发明实施例提供的一种设置方式中，偏置信号线DVH和阳极复位信号线Ref2位于第二金属层Mc，栅极复位信号线Ref1位于第三金属层M3，数据线Data和电源信号线PVDD位于第四金属层M3，第一走线F1和第二走线F2位于第五金属层M4。

第四种结构：

参见图17，显示面板采用了第一方向x上相邻像素电路3对称设置及双复位信号线驱动且双复位信号线均为网格状的设计。基于该种结构，在本发明实施例提供的一种设置方式中，偏置信号线DVH、第一子栅极复位线Ref11和第一子阳极复位线Ref21位于第二金属层Mc、电源信号线PVDD、第二子栅极复位线Ref12和第二子阳极复位线Ref22位于第三金属层M3、第一走线F1位于第四金属层M3、数据线Data和第二走线F2位于第五金属层M4。

显示面板采用双数据线设计或双复位信号线设计后，显示面板中的数据线Data或复位信号线数量会大幅增加，再加上偏置信号线DBV、第一走线F1和第二走线F2的存在，显示面板中的信号线数量更多。在这类信号线数量较多的面板结构下，上述四种设置方式是对不同信号线的延伸方向和所在膜层之间进行了综合考量后所提出的几种较优的布线设计，在上述几种布线设计中，每个金属层中的横向走线数量或纵向走线数量都分配的较为合理，而且，结合上述走线排布还可以进一步优化阳极9的膜层平坦性，对色偏也起到较好的改善效果。

此外，在本发明实施例中，阵列层2还可以包括稳压部，用于稳定像素电路3中的一些关键连接节点的电位。例如，如图24所示，图24为本发明实施例所提供的显示面板的又一种膜层结构示意图，阵列层2包括第一稳压部21，第一稳压部21与第一走线F1同层设置，第一稳压部21与电源信号线PVDD电连接，并且，在垂直于衬底1所在平面的方向上，第一稳压部21与驱动晶体管T0的栅极与栅极复位晶体管T1的第二极之间的连接节点交叠，用于稳定驱动晶体管T0的栅极电位。和/或，阵列层2包括第二稳压部22，第二稳压部22与偏置信号线DVH同层设置，第二稳压部22与电源信号线PVDD电连接，并且，在垂直于衬底1所在平面的方向上，第二稳压部22与驱动晶体管T0的栅极与栅极复位晶体管T1的第二极之间的连接线交叠，用于稳定驱动晶体管T0的栅极电位。

此外，结合图2，在本发明实施例中，像素电路3具体可以包括：

驱动晶体管T0。

栅极复位晶体管T1，栅极复位晶体管T1的栅极与第一扫描信号线Scan1电连接，栅极复位晶体管T1的第一极与栅极复位信号线Ref1电连接，栅极复位晶体管T1的第二极与驱动晶体管T0的栅极电连接。

数据写入晶体管T2，数据写入晶体管T2的栅极与第二扫描信号线Scan2电连接，数据写入晶体管T2的第一极与数据线Data电连接，数据写入晶体管T2的第二极与驱动晶体管T0的第一极电连接。

补偿晶体管T3，补偿晶体管T3的栅极与第二扫描信号线Scan2电连接，补偿晶体管T3的第一极与驱动晶体管T0的第二极电连接，补偿晶体管T3的第二极与驱动晶体管T0的栅极电连接。

阳极复位晶体管T4，阳极复位晶体管T4的栅极与控制信号线Sp电连接，阳极复位晶体管T4的第一极与阳极复位信号线Ref2电连接，阳极复位晶体管T4的第二极与发光元件7的阳极9电连接。

第一发光控制晶体管T5，第一发光控制晶体管T5的栅极与发光控制信号线Emit电连接，第一发光控制晶体管T5的第一极与电源线电连接，第一发光控制晶体管T5的第二极与驱动晶体管T0的第一极电连接。

第二发光控制晶体管T6，第二发光控制晶体管T6的栅极与发光控制信号线Emit电连接，第二发光控制晶体管T6的第一极与驱动晶体管T0的第二极电连接，第二发光控制晶体管T6的第二极与发光元件7的阳极9电连接。

存储电容C，存储电容C的第一极板c1复用为驱动晶体管T0的栅极，存储电容C的第二极板c2与电源信号线PVDD电连接。

该像素电路3的工作原理与现有技术相同，此处不再赘述。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图25所示，图25为本发明实施例所提供的显示装置的一种结构示意图，该显示装置包括上述显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图25所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。