显示设备

相关申请的交叉引用

本申请要求于2021年12月31日在韩国知识产权局提交的第10-2021-0194547号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。

技术领域

一个或多个实施例涉及一种能够在最小化像素之间特征差异的同时减少不对称色移现象并且确保出色的可见性的显示设备。

背景技术

由于技术的不断发展以及包括减小厚度和重量及降低功耗的附加益处，已经强调作为通信媒介的显示设备的重要性。显示设备的分辨率增加，并且显示元件、用于驱动显示元件的多个晶体管、电容器、以及用于将信号传输给它们的线在平面图中彼此重叠。因此，可能会出现各种问题。

应当理解的是，技术部分的本背景部分部分地旨在提供有用的背景，以用于理解技术。然而，技术部分的本背景部分也可以包括在本文中所公开的保护主题的相应的有效提交日期之前不属于相关领域技术人员已知或理解的部分的想法、概念或认识。

发明内容

实施例提供一种能够在最小化像素之间特征差异的同时减少不对称色移现象并且确保所需的(或出色的)可见性的显示设备。

然而，本公开的实施例不限于本文中所阐述的那些实施例。通过参照下面给出的本公开的详细描述，以上或其他实施例对于描述所属领域的普通技术人员将变得更显而易见。

将在以下的描述中部分地阐述附加方面，并且附加方面部分地将从描述中显而易见，或者可以通过本公开的实施例的实践而获知。

根据实施例，一种显示设备包括：第一导电层，布置在第一像素区域中；第二导电层，布置在与所述第一像素区域相邻的第二像素区域中；第一导线，布置在所述第一像素区域中并且在第一方向上延伸；第二导线，布置在所述第二像素区域中并且在所述第一方向上延伸；第一像素电极，在所述第一像素电极中限定了第一发射区域；第二像素电极，在所述第二像素电极中限定了第二发射区域；以及第一绝缘层，设置在所述第一导电层与所述第一导线之间并且在所述第二导电层与所述第二导线之间。第一孔和第二孔被限定在所述第一绝缘层中。所述第一导电层和所述第一导线在所述第一孔中彼此电接触。所述第二导电层和所述第二导线在所述第二孔中彼此电接触。所述第一发射区域在平面图中与所述第一孔重叠。所述第二发射区域在平面图中不与所述第二孔重叠。

所述第一孔可以定位在所述第一发射区域的中心处。

与所述第二孔间隔开的虚设孔可以进一步被限定在所述第一绝缘层中，并且所述第二发射区域可以在平面图中与所述虚设孔重叠。

所述虚设孔可以定位在所述第二发射区域的中心处。

所述第一孔和所述第二孔可以在与所述第一方向垂直的第二方向上以之字形布置。

所述显示设备可以进一步包括：第一半导体层，布置在所述第一像素区域中；第二半导体层，布置在所述第二像素区域中；以及第二绝缘层，所述第二绝缘层布置在所述第一半导体层与所述第一导电层之间并且在所述第二半导体层与所述第二导电层之间，并且所述第二绝缘层布置在所述第一绝缘层下方。第三孔和第四孔可以被限定在所述第二绝缘层中。所述第一半导体层和所述第一导电层可以在所述第三孔中彼此电接触。所述第二半导体层和所述第二导电层可以在所述第四孔中彼此电接触。所述第三孔可以在平面图中不与所述第一孔重叠，并且所述第四孔在平面图中与所述第二孔重叠。

所述第一发射区域可以在平面图中与所述第三孔重叠，并且所述第二发射区域可以在平面图中不与所述第四孔重叠。

与所述第一孔间隔开的第一虚设孔可以进一步被限定在所述第一绝缘层中，并且所述第一孔和所述第一虚设孔可以相对于所述第一发射区域的中心在所述第一方向上彼此对称，并且所述第一孔和所述第一虚设孔可以在平面图中与所述第一发射区域重叠。

所述第一孔的中心和所述第二孔的中心可以定位于在与所述第一方向垂直的第二方向上的虚拟直线上。

与所述第二孔间隔开的第二虚设孔可以进一步被限定在所述第一绝缘层中，并且所述第二虚设孔可以定位在所述第二发射区域的中心处。

根据实施例，一种显示设备包括：第一导电层，布置在第一像素区域中；第二导电层，布置在与所述第一像素区域相邻的第二像素区域中；第一导线，设置在所述第一像素区域的所述第一导电层上；第二导线，设置在所述第二像素区域的所述第二导电层上；第一像素电极，设置在所述第一导线上；第二像素电极，设置在所述第二导线上；以及像素限定层，所述像素限定层覆盖所述第一像素电极和所述第二像素电极的边缘，并且第一开口和第二开口被限定在所述像素限定层中。所述第一开口可以与所述第一像素电极的一部分相对应，并且所述第二开口可以与所述第二像素电极的一部分相对应。所述第一开口可以在平面图中与所述第一导电层和所述第一导线彼此电接触的位置重叠。所述第二开口可以在平面图中不与所述第二导电层和所述第二导线彼此电接触的位置重叠。

所述显示设备可以进一步包括：第一绝缘层，设置在所述第一导电层与所述第一导线之间并且在所述第二导电层与所述第二导线之间。第一孔和第二孔可以被限定在所述第一绝缘层中，其中，所述第一导电层和所述第一导线在所述第一孔中彼此电接触。所述第二导电层和所述第二导线可以在所述第二孔中彼此电接触。所述第一孔可以定位在所述第一开口的中心处。所述第二孔可以定位为与所述第二像素电极相邻。

与所述第二孔间隔开的虚设孔可以进一步被限定在所述第一绝缘层中，并且所述虚设孔可以在平面图中与所述第二开口的中心重叠。

所述虚设孔可以定位在所述第二开口的所述中心处。

所述第一孔和所述第二孔可以在与所述第一导线延伸的方向垂直的方向上以之字形布置。

所述显示设备可以进一步包括：第一绝缘层，设置在所述第一导电层与所述第一导线之间并且在所述第二导电层与所述第二导线之间。第一孔、第二孔和第一虚设孔可以被限定在所述第一绝缘层中。所述第一导电层和所述第一导线可以在所述第一孔中彼此电接触。所述第二导电层和所述第二导线可以在所述第二孔中彼此电接触。所述第一虚设孔可以与所述第一孔间隔开。所述第一孔和所述第一虚设孔可以相对于所述第一开口的中心在所述第一导线延伸的方向上彼此对称。所述第一孔和所述第一虚设孔可以在平面图中与所述第一开口重叠。

所述第一孔和所述第二孔的中心可以定位于在与所述第一导线延伸的方向垂直的方向上的虚拟直线上。

与所述第二孔间隔开的第二虚设孔可以进一步被限定在所述第一绝缘层中，并且所述第二虚设孔可以定位在所述第二开口的中心处。

所述显示设备可以进一步包括：第一半导体层，布置在所述第一像素区域中；第二半导体层，布置在所述第二像素区域中；以及第一绝缘层，设置在所述第一导电层与所述第一导线之间并且在所述第二导电层与所述第二导线之间；以及第二绝缘层，布置在所述第一半导体层与所述第一导电层之间并且在所述第二半导体层与所述第二导电层之间，并且所述第二绝缘层布置在所述第一绝缘层下方。第一孔和第二孔可以被限定在所述第一绝缘层中。所述第一导电层和所述第一导线可以在所述第一孔中彼此电接触。所述第二导电层和所述第二导线可以在所述第二孔中彼此电接触。第三孔和第四孔可以被限定在所述第二绝缘层中，其中，所述第一半导体层和所述第一导电层在所述第三孔中彼此电接触。所述第二半导体层和所述第二导电层可以在所述第四孔中彼此电接触。所述第三孔可以在平面图中不与所述第一孔重叠。所述第四孔可以在平面图中与所述第二孔重叠。

所述第一开口可以在平面图中与所述第一孔和所述第三孔重叠，并且所述第二开口可以在平面图中不与所述第二孔和所述第四孔重叠。

附图说明

通过参照附图详细描述本公开的实施例，根据本公开的实施例的额外理解将变得更显而易见，在附图中：

图1是示意性地示出根据实施例的显示设备的示意性平面图；

图2是根据实施例的可以被包括在显示设备中的像素的等效电路的示意图；

图3是示出根据实施例的像素的发射区域的示意性布局图；

图4是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图；

图5是沿着图4的线I-I’截取的像素的示意性截面图；

图6是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图；

图7是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图；

图8是沿着图7的线II-II’截取的像素的示意性截面图；

图9是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图；

图10是示意性地示出根据实施例的像素中包括的元件的位置的示意性布局图；

图11和图12是图10的一些区域的示意性截面图；

图13至图20是示意性地示出图10的用于各个层的元件的示意性布局图；以及

图21至图23是示意性地示出根据实施例的像素中包括的元件的位置的示意性布局图。

具体实施方式

在以下描述中，用于说明的目的，阐述了许多具体的细节，以便提供对本公开的各种实施例或实施方式的理解。如本文中所用的“实施例”和“实施方式”是可互换的词，其是本文中所公开的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节或有一个或多个等效布置的情况下实践各种实施例。这里，各种实施例不必是排他性的，也不必限制本公开。例如，实施例的具体形状、配置和特性可以在另一实施例中使用或实现。

除非另外说明，否则所示的实施例将被理解为提供本公开的示例性特征。因此，除非另外说明，否则各种实施例的特征、组件、模块、层、膜、面板、区和/或方面等(下文中，单独或统称为“元件”)可以在不脱离本发明构思的情况下以其他方式组合、分离、互换和/或重新布置。

在整个本公开中，用于短语的含义和解释的目的，短语“……中的至少一个”旨在包括“从……的组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为表示“A、B或A和B”。

按照本领域中的惯例，一些实施例在附图中以功能块、单元和/或模块的形式进行了描述和说明。本领域技术人员将理解的是，由可以使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路(诸如，逻辑电路)、分立元件、微处理器、硬布线电路、存储器元件和布线连接等物理地实现这些块、单元和/或模块。在由微处理器或其他类似硬件实现的块、单元和/或模块的情况下，可以对块、单元和/或模块使用软件(例如，微代码)进行编程和控制，以执行本文中所讨论的各种功能，并且块、单元和/或模块可以可选地由固件和/或软件进行驱动。还设想的是，每个块、每个单元和/或每个模块可以由专用硬件实现，或者实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合。而且，一些示例实施例的每个块、每个单元和/或每个模块可以在不脱离本发明构思的范围的情况下物理地分离为两个或更多个相互作用和离散的块、单元和/或模块。此外，一些示例实施例的块、单元和/或模块可以在不脱离本发明构思的范围的情况下物理地组合成为更复杂的块、单元和/或模块。

在附图中，相同的附图标记指代相同的元件，并且省略对相同的元件的冗余描述。

尽管术语“第一”、“第二”等可以在本文中用于描述各种类型的元件，但是这些元件不应受这些术语的限制。这些术语用于区分一个元件与另一元件。因此，下面所讨论的第一元件可以在不脱离本公开的教导的情况下被称为第二元件。

本文中所用的术语用于描述特定元件的目的，并且不旨在成为限制。如本文中所用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“所述”也旨在包括复数形式。

此外，当用在本说明书中时，术语“构成”、“组成”、“包括”和/或“包含”说明存在所述特征、整数、步骤、操作、元件、组件和/或它们的组，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。也要注意的是，如本文中所用的，术语“基本上”、“大约”和其他类似术语用作近似的术语，并且不用做程度的术语，并且因此，这些术语用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值中的固有偏差。

当元件或层被称为“在”另一元件或另一层“上”、“连接到”或“耦接到”另一元件或另一层时，它可以直接在另一元件或另一层上、连接到或耦接到另一元件或另一层，或者可以存在居间元件或居间层。然而，当元件或层被称为“直接在”另一元件或另一层“上”、“直接连接到”或“直接耦接到”另一元件或另一层时，不存在居间元件或居间层。为此，在具有或不具有居间元件的情况下，术语“连接”可以表示物理连接、电气连接和/或流体连接。

考虑到所讨论的测量和与特定数量的测量相关的误差(即，测量系统的局限性)，如本文中所用的术语“大约”或“近似”包括所述值并且表示在本领域普通技术人员所确定的对于特定值的可接受的偏差范围内，例如，“大约”可以表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。

附图中交叉影线和/或阴影线的使用通常提供为澄清相邻元件之间的边界。因此，除非规定，否则交叉影线或阴影线的存在或不存在均不传达或表明对特定材料、材料特性、尺寸、比例、示出的元件之间的共性、和/或元件的其他特征、属性、特性等的任何偏好或任何要求。此外，在附图中，为了清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。

当实施例可以不同地实现时，可以与所描述的顺序不同地执行具体工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。

在本说明书和本权利要求书中，用于术语的含义和解释的目的，术语“和/或”旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可以被理解为表示“A、B、或者A和B”。术语“和”以及“或”可以以结合或分离的意义使用，并且可以被理解为等同于“和/或”。

在以下实施例中，短语“在平面图中”表示从上方(例如，在z方向上)观察目标部分，并且短语“在截面图中”表示在从侧面观察通过竖直切割目标部分而获取的截面时。在以下实施例中，第一元件“与”第二元件“重叠”表示第一元件设置在第二元件上方或下方。

诸如“在……下方”、“在……下”、“在……之下”、“低的”、“在……上”、“上面”、“在……上方”、“高的”和“侧面”(例如，如在“侧壁”中)等的空间相对术语可以在本文中用于描述的目的，并且从而描述如图中所示的一个元件(一些元件)与另一元件(另一些元件)的关系。除了图中所描述的方位之外，空间相对术语旨在涵盖设备在使用、操作和/或制造中的不同方位。例如，如果图中的设备被翻转，则被描述为“在”其他元件或特征“下”或“下方”的元件将随后被定向为“在”其他元件或特征“上”。因此，示例性术语“在……下”可以涵盖上和下两个方位。此外，设备可以以其他方式定向(例如，旋转90度或在其他方位)，并且因此对本文中所用的空间相对术语进行相应地解释。

本文参照作为实施例和/或中间结构的示意性图示的截面图和/或分解图示描述了各种实施例。因此，由于例如制造技术和/或公差引起的图示的形状的变化是将被预料的。因此，本文中所公开的实施例不必被解释为限制于区的特定的所示的形状，而是将包括例如由制造引起的形状偏差。以这种方式，图中示出的区在本质上可以是示意性的，并且这些区的形状可以不反映装置的区的实际形状，并且因此，不必旨在成为限制。

除非本文中另外定义或暗示，否则本文中所用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用字典中定义的那些术语)应被解释为具有与在相关领域和本公开的上下文中的它们的含义一致的含义，并且除非本文中如此明确定义，否则不应以理想化或过于形式化的意义进行解释。

图1是示意性地示出根据实施例的显示设备的示意性平面图。

参考图1，根据实施例的显示设备可以包括显示面板10。显示面板10可以包括显示区域DA和周边区域PA。显示面板10中包括的各种元件可以设置在基底100上(或设置在基底100上方)。基底100可以包括显示区域DA和周边区域PA。

在平面图中，显示区域DA可以具有如图1中的矩形形状。在另一实施例中，显示区域DA可以具有诸如三角形形状、五边形形状和六边形形状的其他多边形形状、圆形形状、椭圆形形状或无定形形状等。显示区域DA可以具有倒圆的角部。周边区域PA可以是其中未布置显示元件的非显示区域。显示区域DA可以被周边区域PA围绕(例如，完全围绕)。

具有诸如有机发光二极管的各种显示元件的像素PX可以布置在显示区域DA中。多个像素PX可以提供在显示区域DA中，并且像素PX可以在x方向和y方向上以各种排列(诸如，条形排列、pentile排列、三角形(delta)排列和马赛克(mosaic)排列)布置以产生图像。例如，每个像素PX可以发射红光、绿光、蓝光或白光。

用于驱动像素PX的每个像素电路可以电连接到布置在周边区域PA中的外部电路。第一扫描驱动电路SDRV1、第二扫描驱动电路SDRV2、端子部件PAD、驱动电压供应线11和公共电压供应线13可以布置在周边区域PA中。

第一扫描驱动电路SDRV1可以经由扫描线SL将扫描信号施加到用于驱动像素PX的每个像素电路。第一扫描驱动电路SDRV1可以经由发射控制线EL将发射控制信号施加到每个像素电路。第二扫描驱动电路SDRV2可以相对于显示区域DA定位在第一扫描驱动电路SDRV1的相对侧，并且可以近似地平行于第一扫描驱动电路SDRV1。显示区域DA的像素PX的一些像素电路可以电连接到第一扫描驱动电路SDRV1，并且显示区域DA的像素PX的另一些像素电路可以电连接到第二扫描驱动电路SDRV2。可以省略第二扫描驱动电路SDRV2。

端子部件PAD可以布置在基底100的一侧。端子部件PAD可以不由绝缘层覆盖，而是被暴露，并且连接到显示电路板30。显示驱动部件301可以设置在显示电路板30上。

显示驱动部件301可以产生控制信号，并且可以将控制信号传输到第一扫描驱动电路SDRV1和第二扫描驱动电路SDRV2。显示驱动部件301可以产生数据信号，并且可以经由扇出线FW和电连接到扇出线FW的数据线DL将所产生的数据信号传输到像素PX的像素电路。

显示驱动部件301可以将驱动电压ELVDD(例如，参考图2)施加到驱动电压供应线11，并且将公共电压ELVSS(例如，参考图2)施加到公共电压供应线13。驱动电压ELVDD可以经由电连接到驱动电压供应线11的驱动电压线PL被施加到像素PX的像素电路。公共电压ELVSS可以经由公共电压供应线13被施加到显示元件的对电极。

驱动电压供应线11可以电连接到端子部件PAD，并且在显示区域DA下方在x方向上延伸。公共电压供应线13可以电连接到端子部件PAD，并且具有带有侧开口的环形形状以部分地围绕显示区域DA。

显示设备可以进一步包括覆盖窗(未示出)。覆盖窗可以设置在显示面板10上。覆盖窗可以保护显示面板10。在实施例中，覆盖窗可以包括柔性窗。覆盖窗可以包括玻璃、蓝宝石或塑料。例如，覆盖窗可以是超薄玻璃或无色聚酰亚胺。覆盖窗可以通过透明粘合剂构件(诸如，光学透明粘合剂(OCA)膜)附接到显示面板10。

根据本公开的实施例的显示设备可以实现为诸如智能电话、移动电话、导航装置、游戏机、电视机(TV)、车载头部装置、笔记本计算机、平板计算机、个人媒体播放器(PMP)或个人数字助理(PDA)等的电子设备。电子设备可以包括柔性设备。

图2是根据实施例的可以被包括在显示设备中的像素的等效电路的示意图。

参考图2，像素PX可以包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。

像素电路PC可以包括作为驱动晶体管的第一晶体管T1以及作为开关晶体管的第二晶体管T2至第七晶体管T7。根据晶体管的类型(例如，p型或n型)和/或操作条件，第一晶体管T1至第七晶体管T7中的每一者的第一端子可以包括源极端子或漏极端子，并且第一晶体管T1至第七晶体管T7中的每一者的第二端子可以包括与第一端子不同的端子。例如，在第一端子是源极端子的情况下，第二端子可以是漏极端子。在实施例中，源极端子和漏极端子可以分别与源极电极和漏极电极互换使用。

像素电路PC可以电连接到被配置为传输第一扫描信号的第一扫描线SL1、被配置为传输第二扫描信号的第二扫描线SL2、被配置为传输第三扫描信号的第三扫描线SL3、被配置为传输发射控制信号的发射控制线EL、被配置为传输数据信号的数据线DL、被配置为传输驱动电压ELVDD的驱动电压线PL、第一初始化电压线VIL1以及第二初始化电压线VIL2。第一初始化电压线VIL1和第二初始化电压线VIL2可以被配置为传输初始化电压。

第一晶体管T1可以电连接在驱动电压线PL与有机发光二极管OLED之间。第一晶体管T1可以经由第五晶体管T5电连接到驱动电压线PL，并且可以经由第六晶体管T6电连接到有机发光二极管OLED。第一晶体管T1可以包括电连接到第二节点Nb的栅极端子、电连接到第一节点Na的第一端子、以及电连接到第三节点Nc的第二端子。第一晶体管T1可以根据第二晶体管T2的开关操作接收数据信号，并且将驱动电流供应到有机发光二极管OLED。

第二晶体管T2(或数据写入晶体管)可以电连接在数据线DL与第一节点Na之间，并且可以经由第五晶体管T5电连接到驱动电压线PL。第一节点Na可以是电连接到第一晶体管T1和第五晶体管T5的节点。第二晶体管T2可以包括电连接到第一扫描线SL1的栅极端子、电连接到数据线DL的第一端子、以及电连接到第一节点Na(或第一晶体管T1的第一端子)的第二端子。第二晶体管T2可以根据经由第一扫描线SL1接收的第一扫描信号而导通，并且执行用于将经由数据线DL接收的数据信号传输到第一节点Na的开关操作。

第三晶体管T3(或补偿晶体管)可以电连接在第二节点Nb与第三节点Nc之间。第三晶体管T3可以经由第六晶体管T6电连接到有机发光二极管OLED。第二节点Nb可以是电连接到第一晶体管T1的栅极端子的节点。第三节点Nc可以是电连接到第一晶体管T1和第六晶体管T6的节点。第三晶体管T3可以包括电连接到第一扫描线SL1的栅极端子、电连接到第二节点Nb(或第一晶体管T1的栅极端子)的第一端子、以及电连接到第三节点Nc(或第一晶体管T1的第二端子)的第二端子。第三晶体管T3可以根据经由第一扫描线SL1接收的第一扫描信号而导通，并且以二极管方式连接第一晶体管T1。因此，可以补偿第一晶体管T1的阈值电压。

第四晶体管T4(或第一初始化晶体管)可以电连接在第二节点Nb与第一初始化电压线VIL1之间。第四晶体管T4可以包括电连接到第二扫描线SL2的栅极端子、电连接到第二节点Nb的第一端子、以及电连接到第一初始化电压线VIL1的第二端子。第四晶体管T4可以根据经由第二扫描线SL2接收的第二扫描信号而导通，并且将初始化电压传输到第一晶体管T1的栅极端子以初始化第一晶体管T1的栅极电压。

第五晶体管T5(或第一发射控制晶体管)可以电连接在驱动电压线PL与第一节点Na之间。第六晶体管T6(或第二发射控制晶体管)可以电连接在第三节点Nc与有机发光二极管OLED之间。第五晶体管T5可以包括电连接到发射控制线EL的栅极端子、电连接到驱动电压线PL的第一端子、以及电连接到第一节点Na的第二端子。第六晶体管T6可以包括电连接到发射控制线EL的栅极端子、连接到第三节点Nc的第一端子、以及电连接到有机发光二极管OLED的像素电极的第二端子。第五晶体管T5和第六晶体管T6可以根据经由发射控制线EL接收的发射控制信号而导通(例如，同时导通)，并且驱动电流可以流入有机发光二极管OLED。

第七晶体管T7(或第二初始化晶体管)可以电连接在有机发光二极管OLED与第二初始化电压线VIL2之间。第七晶体管T7可以包括电连接到第三扫描线SL3的栅极端子、电连接到第六晶体管T6的第二端子和有机发光二极管OLED的像素电极的第一端子、以及电连接到第二初始化电压线VIL2的第二端子。第七晶体管T7可以根据经由第三扫描线SL3接收的第三扫描信号而导通，并且将初始化电压传输到有机发光二极管OLED的像素电极以初始化有机发光二极管OLED的像素电极的电压。经由第二初始化电压线VIL2施加的初始化电压和经由第一初始化电压线VIL1施加的初始化电压可以彼此不同。在实施例中，第三扫描线SL3可以是下一行的第二扫描线SL2，并且第三扫描信号可以是下一行的第二扫描信号。可以省略第七晶体管T7。

电容器Cst可以包括电连接到第二节点Nb的第一电极和电连接到驱动电压线PL的第二电极。电容器Cst可以存储和保持与分别施加到第一电极和第二电极的两个端部的电压之间的电压差相对应的电压。因此，可以保持施加到第一晶体管T1的栅极端子的电压。

有机发光二极管OLED可以包括像素电极(例如，阳极)和面向像素电极的对电极(例如，阴极)，并且对电极可以接收公共电压ELVSS。有机发光二极管OLED可以从第一晶体管T1接收与存储在电容器Cst中的电压相对应的驱动电流，并且发射颜色的光以显示图像。

在图2中，像素电路PC的晶体管可以被示出为p型晶体管。然而，实施例不限于此，并且可以进行各种修改。例如，像素电路的晶体管可以是n型晶体管。在一些实施例中，像素电路的一些晶体管可以是p型晶体管，并且像素电路的其他晶体管可以是n型晶体管。

在图2中，第三晶体管T3和第四晶体管T4中的每一者可以具有一个栅极端子。在另一实施例中，第三晶体管T3和第四晶体管T4中的每一者可以具有彼此串联电连接的两个栅极端子。

图3是示出根据实施例的像素的发射区域的示意性布局图。

参考图3，显示区域DA(例如，参考图1)中布置的像素可以包括第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3可以根据图案在x方向和y方向上重复布置。第一像素PX1、第二像素PX2和第三像素PX3中的每一者可以包括像素电路和电连接到像素电路的有机发光二极管OLED(例如，参考图2)。每个像素中包括的有机发光二极管OLED可以设置在像素电路的上层上。有机发光二极管OLED可以直接设置在像素电路上(或直接设置在像素电路上方)，以在平面图中与像素电路重叠，或者可以从像素电路偏移，以在平面图中与布置在相邻行或相邻列中的另一像素的像素电路部分地重叠。

图3示出了第一像素PX1、第二像素PX2和第三像素PX3中的每一者的发射区域。发射区域可以包括其中布置了有机发光二极管OLED的发射层的区域。发射区域可以由像素限定层的开口限定。下面提供对发射区域的描述。

第一像素PX1可以包括第一发射区域EA1。第二像素PX2可以包括第二发射区域EA2。第三像素PX3可以包括第三发射区域EA3。

在奇数列(或偶数列)中，第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3可以在y方向上彼此交替布置。在偶数列(或奇数列)中，第二像素PX2的第二发射区域EA2可以在y方向上重复布置。在第一列M1中，第三像素PX3的第三发射区域EA3和第一像素PX1的第一发射区域EA1可以在y方向上彼此交替布置。在与第一列M1相邻的第二列M2中，第二像素PX2的第二发射区域EA2可以在y方向上重复布置。在与第二列M2相邻的第三列M3中，第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3可以在y方向上彼此交替布置，与第一列M1相反。

在行N1、N2等中的每一者的第一子行SN1中，第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3可以在x方向上彼此交替布置。在行N1、N2等中的每一者的第二子行SN2中，第二像素PX2的第二发射区域EA2可以在x方向上重复布置。在行N1、N2等中的每一者中，第一像素PX1的第一发射区域EA1、第二像素PX2的第二发射区域EA2、第三像素PX3的第三发射区域EA3、以及第二像素PX2的第二发射区域EA2可以以之字形(zigzag)重复布置。

第一像素PX1的第一发射区域EA1、第二像素PX2的第二发射区域EA2和第三像素PX3的第三发射区域EA3可以具有彼此不同的面积。在实施例中，第三像素PX3的第三发射区域EA3可以具有比第一像素PX1的第一发射区域EA1的面积大的面积。第三像素PX3的第三发射区域EA3可以具有比第二像素PX2的第二发射区域EA2的面积大的面积。第一像素PX1的第一发射区域EA1可以具有比第二像素PX2的第二发射区域EA2的面积大的面积。在另一实施例中，第三像素PX3的第三发射区域EA3可以具有与第一像素PX1的第一发射区域EA1相同的面积。然而，本公开不限于此。例如，第一像素PX1的第一发射区域EA1在尺寸上可以大于第二像素PX2的第二发射区域EA2和第三像素PX3的第三发射区域EA3，并且可以进行各种修改。

第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以各自具有多边形形状(诸如，四边形和八边形)、圆形形状或椭圆形形状等，并且多边形形状可以包括具有倒圆的角部(或顶点)的形状。

在实施例中，第一像素PX1可以是发射红光的红色像素R。第二像素PX2可以是发射绿光的绿色像素G。第三像素PX3可以是发射蓝光的蓝色像素B。在另一实施例中，第一像素PX1可以是红色像素R，第二像素PX2可以是蓝色像素B，并且第三像素PX3可以是绿色像素G。

在本公开的实施例中，像素的排列可以被理解为发射区域的排列。根据本公开的实施例的像素排列不限于上述排列。例如，本公开适用于具有条形排列、pentile排列、三角形排列或马赛克排列的像素排列。本公开适用于进一步包括发射白光的白色像素的像素排列结构。

图4是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图。图5是沿着图4的线I-I’截取的像素的示意性截面图。

参考图3至图5并结合图1，电连接到像素PX的导线CL可以布置在基底100的显示区域DA中。每条导线CL可以在y方向上延伸并且电连接到布置在同一列中的像素。例如，沿着第一列M1延伸的导线CL可以电连接到彼此交替布置的第一像素PX1和第三像素PX3。沿着第二列M2延伸的导线CL可以电连接到第二像素PX2。每条导线CL可以布置为在平面图中与像素PX的发射区域重叠(例如，部分地重叠)。导线CL可以包括被配置为将信号传输到像素PX的线。例如，导线CL可以包括被配置为将数据信号传输到像素PX的数据线。导线CL可以针对每列布置，并且可以在x方向上以一定间隔(例如，特定间隔或选定的间隔)彼此分开(或间隔开)。导线CL可以经由接触孔CH分别接触下导电层LCL(或者可以与下导电层LCL分别接触(例如，电气接触和物理接触))。接触孔CH可以被限定在导线CL与下导电层LCL之间的绝缘层IL2中。尽管未示出，但是像素电路中包括的电路元件可以布置在基底100与下导电层LCL之间的多层绝缘层IL1中。下导电层LCL可以与像素电路的元件接触(例如，电气接触和物理接触)。下导电层LCL可以被称为下导线LCL。

绝缘层IL3可以设置在导线CL上，并且第一像素PX1的第一像素电极PE1、第二像素PX2的第二像素电极PE2和第三像素PX3的第三像素电极PE3可以设置在绝缘层IL3上。

第一像素PX1的第一像素电极PE1和第三像素PX3的第三像素电极PE3可以在x方向和y方向上彼此交替布置。在奇数列(例如，列M1、M3等)中，第一像素PX1的第一像素电极PE1和第三像素PX3的第三像素电极PE3可以在y方向上彼此交替布置，并且在第一子行SN1中，第一像素PX1的第一像素电极PE1和第三像素PX3的第三像素电极PE3可以在x方向上彼此交替布置。第二像素PX2的第二像素电极PE2可以在对角线方向上与第一像素电极PE1和第三像素电极PE3分开，并且第二像素PX2的第二像素电极PE2可以在x方向和y方向上重复布置。在偶数列(例如，列M2、M4等)中，第二像素PX2的第二像素电极PE2可以在y方向上重复布置，并且在行N1、N2等中的每一者的第二子行SN2中，第二像素PX2的第二像素电极PE2可以在x方向上重复布置。

第一像素PX1的第一发射区域EA1、第二像素PX2的第二发射区域EA2和第三像素PX3的第三发射区域EA3可以是分别与第一像素电极PE1、第二像素电极PE2和第三像素电极PE3的部分相对应的区域。第一发射区域EA1、第二发射区域EA2和第三发射区域EA3可以由像素限定层PDL中限定的第一开口OP1、第二开口OP2和第三开口OP3限定。

导线CL可以在平面图中与接触孔CH重叠，并且接触孔CH可以沿着导线CL在y方向上布置。接触孔CH可以包括第一接触孔CH1和第二接触孔CH2。第一接触孔CH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。第二接触孔CH2可以在平面图中不与第二像素PX2的第二发射区域EA2重叠。例如，沿着第一列M1布置的第一接触孔CH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。沿着第二列M2布置的第二接触孔CH2可以与第二像素PX2的第二发射区域EA2相邻布置。第一接触孔CH1可以布置在第一发射区域EA1和第三发射区域EA3的中心处。

虚设孔DH可以进一步被限定在绝缘层IL2中。虚设孔DH可以在平面图中与沿着第二列M2延伸的导线CL重叠。虚设孔DH可以在平面图中与第二像素PX2的第二发射区域EA2重叠。虚设孔DH可以布置在第二发射区域EA2的中心处。

第一发射区域EA1和第三发射区域EA3中的每一者可以相对于第一接触孔CH1竖直和水平对称。第二发射区域EA2可以相对于虚设孔DH竖直和水平对称。例如，第一发射区域EA1和第三发射区域EA3中的每一者可以相对于在x方向上穿过第一接触孔CH1的中心的虚拟直线竖直对称，并且可以相对于在y方向上穿过第一接触孔CH1的中心的虚拟直线水平对称。第二发射区域EA2可以相对于在对角线方向(例如，从+y方向至+x方向倾斜的方向)上穿过虚设孔DH的中心的虚拟直线对称，并且可以相对于在对角线方向(例如，从+y方向至-x方向倾斜的方向)上穿过虚设孔DH的中心的虚拟直线对称。

在平面图中，在x方向上，穿过与第一发射区域EA1和第三发射区域EA3的中心重叠的第一接触孔CH1的中心的虚拟直线IML1、穿过第二接触孔CH2的中心的虚拟直线IML2、以及穿过与第二发射区域EA2的中心重叠的虚设孔DH的中心的虚拟直线IML3可以彼此具有一定距离(例如，恒定间隔)地平行于扫描线。

在平面图中，在x方向上，第一接触孔CH1和第二接触孔CH2可以以列间距GD以之字形彼此交替布置。在x方向上，第一接触孔CH1和虚设孔DH可以以列间距GD以之字形彼此交替布置。

在平面图中，在y方向上，第一接触孔CH1可以以一对像素电极(例如，第一像素电极PE1和第三像素电极PE3)的中心之间的距离彼此间隔开。第二接触孔CH2和虚设孔DH可以以设置在一对像素电极之间的位置与像素电极的中心之间的距离彼此交替布置。

在实施例中，虚设孔DH可以具有与接触孔CH相同的尺寸。在另一实施例中，虚设孔DH的尺寸可以小于或大于接触孔CH的尺寸。虚设孔DH的尺寸可以基于第一发射区域EA1进行确定。例如，虚设孔DH的尺寸可以确定为使得第一接触孔CH1的面积与第一发射区域EA1的面积的比例与虚设孔DH的面积与第二发射区域EA2的面积的比例相同。例如，在第二发射区域EA2的面积小于第一发射区域EA1的面积的情况下，虚设孔DH的尺寸可以小于第一接触孔CH1的尺寸。在一些实施例中，虚设孔DH的尺寸可以基于第三发射区域EA3进行确定。例如，虚设孔DH的尺寸可以确定为使得第一接触孔CH1的面积与第三发射区域EA3的面积的比例与虚设孔DH的面积与第二发射区域EA2的面积的比例相同。例如，在第二发射区域EA2的面积小于第三发射区域EA3的面积的情况下，虚设孔DH的尺寸可以小于第一接触孔CH1的尺寸。在一些实施例中，虚设孔DH的尺寸可以确定为基于第一发射区域EA1所确定的虚设孔DH的尺寸和基于第三发射区域EA3所确定的虚设孔DH的尺寸的中值。例如，虚设孔DH与第二发射区域EA2的尺寸的比例可以是第一接触孔CH1与第一发射区域EA1的面积的比例与第一接触孔CH1与第三发射区域EA3的面积的比例之间的中值。

在第一接触孔CH1和虚设孔DH布置为与第一发射区域EA1至第三发射区域EA3的中心相对应的情况下，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3的台阶特性(例如，台阶或高度差)可以变得彼此相同。因此，可以最小化根据观察角度的第一像素PX1、第二像素PX2和第三像素PX3之间的不对称色移。

图6是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图。图6中所示的实施例与图4中所示的实施例的不同之处至少在于未提供在平面图中与每个第二像素PX2的第二发射区域EA2重叠的虚设孔DH(例如，参考图4)。

参考图6，第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3可以沿着同一列(例如，第一列M1或第三列M3等)布置，并且第一接触孔CH1可以位于第一发射区域EA1和第三发射区域EA3中的每一者的中心处。虚设孔DH可以不提供在每个第二像素PX2的第二发射区域EA2中。在根据图6中所示的实施例的显示设备中，第一发射区域EA1和第三发射区域EA3可以具有相同的色移特性，但是第二发射区域EA2的色移特性可以不同于图4中所示的实施例的色移特性。

图7是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图。图8是沿着图7的线II-II’截取的像素的示意性截面图。在图7和图8中，与图4和图5的附图标记相同的附图标记指代相同的元件。因此，省略相同的元件的详细描述。图7和图8中所示的实施例集中于与图4和图5的差异来进行描述。

参考图7和图8，接触孔CH和虚设孔DH可以在平面图中与导线CL重叠，并且沿着导线CL在y方向上布置。

接触孔CH可以包括第一接触孔CH1和第二接触孔CH2。第一接触孔CH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。第二接触孔CH2可以在平面图中不与第二像素PX2的第二发射区域EA2重叠。例如，沿着第一列M1布置的第一接触孔CH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。沿着第二列M2布置的第二接触孔CH2可以布置为与第二像素PX2的第二发射区域EA2相邻。

虚设孔DH可以包括第一虚设孔DH1和第二虚设孔DH2。第一虚设孔DH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。第二虚设孔DH2可以在平面图中与第二像素PX2的第二发射区域EA2重叠。例如，沿着第一列M1布置的第一虚设孔DH1可以在平面图中与第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3重叠。沿着第二列M2布置的第二虚设孔DH2可以在平面图中与第二像素PX2的第二发射区域EA2重叠。

在平面图和截面图中，第一发射区域EA1和第三发射区域EA3中的每一者可以在平面图中与第一虚设孔DH1和第一接触孔CH1重叠。在平面图中，第一虚设孔DH1和第一接触孔CH1可以布置为在y方向上以一定距离彼此分开。在平面图和截面图中，每个第二发射区域EA2可以在平面图中与第二虚设孔DH2重叠，但是可以在平面图中不与第二接触孔CH2重叠。

第一发射区域EA1和第三发射区域EA3中的每一者可以相对于第一接触孔CH1和第一虚设孔DH1水平对称。例如，第一发射区域EA1和第三发射区域EA3中的每一者可以相对于在y方向上穿过第一接触孔CH1和第一虚设孔DH1的中心的虚拟直线水平对称。第二发射区域EA2可以相对于在对角线方向(例如，从+y方向至+x方向倾斜的方向)上穿过第二虚设孔DH2的中心的虚拟直线对称，并且可以相对于在对角线方向(例如，从+y方向至-x方向倾斜的方向)上穿过第二虚设孔DH2的中心的虚拟直线对称。

在平面图中，在x方向上，虚拟直线IML4可以穿过第二接触孔CH2的中心以及分别与第一发射区域EA1和第三发射区域EA3重叠的第一接触孔CH1的中心。在平面图中，虚拟直线IML5可以穿过分别与第一发射区域EA1和第三发射区域EA3重叠的第一虚设孔DH1的中心。在平面图中，虚拟直线IML6可以穿过分别与第二发射区域EA2的中心重叠的第二虚设孔DH2的中心。虚拟直线IML4、IML5和IML6可以彼此具有一定距离地彼此平行。

在平面图中，第一接触孔CH1和第二接触孔CH2可以在x方向上的直线上以列间距GD彼此交替布置。例如，在平面图中，第一接触孔CH1和第二接触孔CH2可以在x方向上的虚拟直线IML4上以列间距GD彼此交替布置。

图9是示出根据实施例的像素的发射区域与导电层之间的关系的示意性布局图。图9中所示的实施例与图7中所示的实施例的不同之处至少在于未提供在平面图中与每个第二像素PX2的第二发射区域EA2重叠的虚设孔DH。

参考图9，第一像素PX1的第一发射区域EA1和第三像素PX3的第三发射区域EA3中的每一者可以布置为在平面图中与第一接触孔CH1和第一虚设孔DH1重叠。虚设孔DH可以不提供在每个第二像素PX2的第二发射区域EA2中。在根据图9中所示的实施例的显示设备中，第一发射区域EA1和第三发射区域EA3可以具有相同的色移特性，但是第二发射区域EA2的色移特性可以不同于图7中所示的实施例的色移特性。

图10是示意性地示出根据实施例的像素中包括的元件的位置的示意性布局图。图11和图12是图10的一些区域的示意性截面图，其中，图11是沿着图10的线III-III’和IV-IV’截取的像素的示意性截面图，图12是沿着图10的线V-V’、VI-VI’和VII-VII’截取的像素的示意性截面图。图13至图20是示意性地示出图10的用于各个层的元件的示意性布局图。图10可以与图2中所示的像素的布局图相对应。图2中所示的第一晶体管T1至第七晶体管T7可以实现为薄膜晶体管。相同的元件设置在第一像素PX1、第二像素PX2和第三像素PX3的每一层中，并且因此，不单独描述这些元件。图16示出了像素的第一晶体管T1至第七晶体管T7以及电容器Cst。

参考图10至图15，在基底100上的每一行中，其中布置了第一像素PX1(例如，参考图3)的像素电路的第一像素区域PXA1、其中布置了第二像素PX2的像素电路的第二像素区域PXA2、以及其中布置了第三像素PX3(例如，参考图3)的像素电路的第三像素区域PXA3可以在x方向上以恒定(或相等)间隔重复。

如图13中所示，结合图11，缓冲层101可以设置在基底100上，并且半导体层ACT可以设置在缓冲层101上。在每一行中，第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3的半导体层ACT可以彼此电连接。在每个像素区域中，半导体层ACT可以以各种形状弯曲。第一晶体管T1至第七晶体管T7(例如，参考图2)的半导体层ACT中的每一者可以包括沟道区域、源极区域和漏极区域。第一晶体管T1至第七晶体管T7的半导体层ACT中的每一者的源极区域和漏极区域可以定位在第一晶体管T1至第七晶体管T7的半导体层ACT中的每一者的沟道区域的侧部(例如，相对侧)。下文中提及的半导体层ACT可以参考图13。

参考图16，每个像素区域的半导体层ACT可以包括第一晶体管T1的沟道区域131a、源极区域133a和漏极区域135a、第二晶体管T2的沟道区域131b、源极区域133b和漏极区域135b、第三晶体管T3的沟道区域131c1和131c2、源极区域133c和漏极区域135c、第四晶体管T4的沟道区域131d1和131d2、源极区域133d和漏极区域135d、第五晶体管T5的沟道区域131e、源极区域133e和漏极区域135e、第六晶体管T6的沟道区域131f、源极区域133f和漏极区域135f、以及第七晶体管T7的沟道区域131g、源极区域133g和漏极区域135g。

第一晶体管T1至第七晶体管T7的沟道区域131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g、源极区域133a、133b、133c、133d、133e、133f和133g、以及漏极区域135a、135b、135c、135d、135e、135f和135g中的每一者可以被理解为包括半导体层ACT的一些区域。例如，第一晶体管T1至第七晶体管T7的沟道区域131a、131b、131c1、131c2、131d1、131d2、131e、131f和131g、源极区域133a、133b、133c、133d、133e、133f和133g、以及漏极区域135a、135b、135c、135d、135e、135f和135g中的每一者可以被包括在每个半导体层ACT中。第一晶体管T1的沟道区域131a可以是弯曲的且伸长的，并且因此可以增加施加到第一晶体管T1的栅极电极141a的栅极电压的驱动范围。第一晶体管T1的沟道区域131a的形状可以包括类似于

源极区域(例如，源极区域133a、133b、133c、133d、133e、133f或133g)和漏极区域(例如，漏极区域135a、135b、135c、135d、135e、135f或135g)可以被理解为晶体管(例如，晶体管T1、T2、T3、T4、T5、T6或T7)的源极电极和漏极电极。例如，第一晶体管T1的源极电极和漏极电极可以分别与掺杂有杂质并且设置在沟道区域131a附近的源极区域133a和漏极区域135a相对应。第一绝缘层102(例如，参考图11)可以设置在半导体层ACT上。

如图14和图16中所示，第一晶体管T1的栅极电极141a、第二晶体管T2的栅极电极141b、第三晶体管T3的栅极电极141c1和141c2、第四晶体管T4的栅极电极141d1和141d2、第五晶体管T5的栅极电极141e、第六晶体管T6的栅极电极141f、以及第七晶体管T7的栅极电极141g可以设置在第一绝缘层102(例如，参考图11)上。第一扫描线143、第二扫描线145、第三扫描线147和发射控制线149可以在第一绝缘层102上方在x方向上延伸，并且与第一晶体管T1至第七晶体管T7的栅极电极141a、141b、141c1、141c2、141d1、141d2、141e、141f和141g设置在同一层上，并且包括相同的材料。第三扫描线147可以是下一行的另一第二扫描线145。

第二晶体管T2的栅极电极141b以及第三晶体管T3的栅极电极141c1和141c2可以包括(或者可以是)第一扫描线143的与半导体层ACT交叉(或重叠)的部分或者从第一扫描线143突出的部分。第四晶体管T4的栅极电极141d1和141d2可以包括(或者可以是)第二扫描线145的与半导体层ACT交叉的部分或者从第二扫描线145突出的部分。第五晶体管T5的栅极电极141e和第六晶体管T6的栅极电极141f可以被理解为包括(或者可以是)发射控制线149的与半导体层ACT交叉的部分或者从发射控制线149突出的部分。第七晶体管T7的栅极电极141g可以包括(或者可以是)在下一行中第三扫描线147的与半导体层ACT交叉的部分或者从第三扫描线147突出的部分。第一晶体管T1的栅极电极141a可以以岛型提供。第一晶体管T1的栅极电极141a可以包括作为电容器Cst的第一电极的下电极CE1。第二绝缘层103(例如，参考图11)可以设置在第一晶体管T1至第七晶体管T7的栅极电极141a、141b、141c1、141c2、141d1、141d2、141e、141f和141g上。

如图15和图16中所示，电极电压线HL、第一水平初始化电压线151和第二水平初始化电压线153可以在第二绝缘层103(例如，参考图11)上方在x方向上延伸。

电极电压线HL的一部分可以覆盖电容器Cst的下电极CE1。电极电压线HL的一部分可以是作为电容器Cst的第二电极的上电极CE2。第一像素PX1、第二像素PX2和第三像素PX3(例如，参考图3)的电容器Cst的上电极CE2可以通过电极电压线HL彼此电连接。开口27可以提供在电容器Cst的上电极CE2中。

第二水平初始化电压线153可以在平面图中与在第四晶体管T4的两个沟道区域131d1和131d2之间的半导体层ACT重叠。

屏蔽层155可以进一步设置在第二绝缘层103上。屏蔽层155可以在平面图中与在第三晶体管T3的两个沟道区域131c1和131c2之间的半导体层ACT重叠。

第三绝缘层104(例如，参考图11)可以设置在电极电压线HL、第一水平初始化电压线151和第二水平初始化电压线153上。第一绝缘层102(例如，参考图11)、第二绝缘层103(例如，参考图11)和第三绝缘层104可以被统称为下绝缘层LIL。在实施例中，下绝缘层LIL可以包括无机绝缘层。

如图17中所示，驱动电压线161、第一竖直初始化电压线162和第二竖直初始化电压线163可以在第三绝缘层104(例如，参考图11)上方在y方向上延伸。

驱动电压线161可以经由第三绝缘层104(例如，参考图11)中提供的接触孔31电连接到电容器Cst(例如，参考图11)的上电极CE2(例如，参考图11)。驱动电压线161可以经由第三绝缘层104中提供的接触孔32电连接到屏蔽层155(例如，参考图15)。驱动电压线161可以经由穿过第一绝缘层102(例如，参考图11)、第二绝缘层103(例如，参考图11)和第三绝缘层104的接触孔33电连接到第五晶体管T5(例如，参考图16)的源极区域133e(例如，参考图16)。在y方向上延伸的驱动电压线161可以电连接到在x方向上延伸的电极电压线HL(例如，参考图15)。因此，驱动电压线161可以与电极电压线HL一起形成网格结构。

第一竖直初始化电压线162可以经由第三绝缘层104(例如，参考图11)中提供的接触孔38电连接到第一水平初始化电压线151(例如，参考图15)。第一竖直初始化电压线162可以经由穿过第一绝缘层102(例如，参考图11)、第二绝缘层103(例如，参考图11)和第三绝缘层104的接触孔39电连接到第四晶体管T4(例如，参考图16)的漏极区域135d(例如，参考图16)。在y方向上延伸的第一竖直初始化电压线162可以电连接到在x方向上延伸的第一水平初始化电压线151(例如，参考图15)。因此，作为第一初始化电压线VIL1(例如，参考图2)的第一竖直初始化电压线162可以与第一水平初始化电压线151一起形成网格结构。

第二竖直初始化电压线163可以经由第三绝缘层104(例如，参考图11)中提供的接触孔40电连接到第二水平初始化电压线153(例如，参考图15)。第二竖直初始化电压线163可以经由穿过第一绝缘层102(例如，参考图11)、第二绝缘层103(例如，参考图11)和第三绝缘层104的接触孔41电连接到第七晶体管T7(例如，参考图16)的漏极区域135g(例如，参考图16)。在y方向上延伸的第二竖直初始化电压线163可以电连接到在x方向上延伸的第二水平初始化电压线153(例如，参考图15)。因此，作为第二初始化电压线VIL2(例如，参考图2)的第二竖直初始化电压线163可以与第二水平初始化电压线153一起形成网格结构。

驱动电压线161可以针对每个像素区域而布置。第一竖直初始化电压线162或第二竖直初始化电压线163可以布置在像素区域中。第一竖直初始化电压线162和第二竖直初始化电压线163可以针对每隔一个像素区域而布置，并且可以在x方向上彼此交替布置。

各种导电层可以进一步布置在第三绝缘层104(例如，参考图11)上。例如，节点电极165和连接电极166a、166b和167可以提供在第三绝缘层104上方。

节点电极165可以允许电容器Cst(例如，参考图11)的下电极CE1(例如，参考图11)和第三晶体管T3(例如，参考图16)的漏极区域135c(例如，参考图16)经由电容器Cst的上电极CE2(例如，参考图11)的开口27(例如，参考图15)彼此电连接。节点电极165的一端部可以经由穿过第一绝缘层102(例如，参考图11)、第二绝缘层103和第三绝缘层104的接触孔34电连接到第三晶体管T3(例如，参考图16)的漏极区域135c(例如，参考图16)和第四晶体管T4(例如，参考图16)的漏极区域135d(例如，参考图16)，并且节点电极165的另一端部可以经由穿过第二绝缘层103(例如，参考图11)和第三绝缘层104的接触孔35电连接到第一晶体管T1(例如，参考图16)的栅极电极141a(例如，参考图16)。

第二像素区域PXA2中布置的连接电极166a可以经由穿过第一绝缘层102(例如，参考图11)、第二绝缘层103(例如，参考图11)和第三绝缘层104(例如，参考图11)的接触孔36a电连接到第二晶体管T2(例如，参考图16)的源极区域133b(例如，参考图16)。第一像素区域PXA1和第三像素区域PXA3中布置的连接电极166b可以经由穿过第一绝缘层102、第二绝缘层103和第三绝缘层104的接触孔36b电连接到第二晶体管T2(例如，参考图16)的源极区域133b(例如，参考图16)。连接电极167可以经由穿过第一绝缘层102、第二绝缘层103和第三绝缘层104的接触孔37电连接到第六晶体管T6(例如，参考图16)的漏极区域135f(例如，参考图16)。第二像素区域PXA2中布置的连接电极166a以及第一像素区域PXA1和第三像素区域PXA3中布置的连接电极166b可以具有彼此不同的尺寸。例如，连接电极166a在y方向上的长度可以大于连接电极166b在y方向上的长度。

第四绝缘层105(例如，参考图11)可以设置在驱动电压线161、第一竖直初始化电压线162、第二竖直初始化电压线163、节点电极165和连接电极166a、166b和167上。

如图18中所示，暴露连接电极166a、166b和167的一部分的孔可以被限定在第四绝缘层105(例如，参考图11)中。与连接电极166a和166b相对应的孔可以是第一接触孔CH1和第二接触孔CH2。例如，与连接电极166a相对应的第一接触孔CH1可以布置在第二像素区域PXA2中，并且可以提供在第四绝缘层105(例如，参考图11)中。与连接电极166b相对应的第二接触孔CH2可以布置在第一像素区域PXA1和第三像素区域PXA3中，并且可以提供在第四绝缘层105中。与连接电极167相对应的接触孔42可以布置在第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3中，并且可以提供在第四绝缘层105中。

图4中所示的虚设孔DH可以进一步提供在第四绝缘层105(例如，参考图11)中。虚设孔DH可以提供在第一像素区域PXA1和第三像素区域PXA3的第四绝缘层105中。

如图19中所示，数据线171和连接电极173可以设置在第四绝缘层105(例如，参考图11)上。

数据线171可以在y方向上延伸。第一像素区域PXA1和第三像素区域PXA3中布置的数据线171可以电连接到第二晶体管T2(例如，参考图16)的源极区域133b(例如，参考图16)，并且可以经由第四绝缘层105(例如，参考图11)中提供的第二接触孔CH2(例如，参考图18)电连接到连接电极166b。第二像素区域PXA2中布置的数据线171可以通过经由第四绝缘层105中提供的第一接触孔CH1(例如，参考图18)电连接到连接电极166a(例如，参考图18)而电连接到第二晶体管T2(例如，参考图16)的源极区域133b(例如，参考图16)。在实施例中，图5的导线CL和下导线LCL(即，下导电层LCL)可以分别是数据线171以及连接电极166a和166b(例如，参考图18)。

连接电极173可以包括用于将有机发光二极管OLED(例如，参考图2)连接到晶体管的电极。连接电极173可以包括用于将第一像素电极221a、第二像素电极221b和第三像素电极221c(例如，参考图20)中的每一者连接到晶体管的源极区域或漏极区域的电极。连接电极173可以电连接到第六晶体管T6(例如，参考图16)的漏极区域135f(例如，参考图16)和第七晶体管T7(例如，参考图16)的源极区域133g(例如，参考图16)，并且可以经由第四绝缘层105(例如，参考图11)中提供的接触孔42(例如，参考图18)电连接到连接电极167(例如，参考图17)。

第五绝缘层106(例如，参考图11)可以设置在数据线171和连接电极173上。

有机发光二极管OLED(例如，参考图2)可以设置在第五绝缘层106(例如，参考图11)上。有机发光二极管OLED可以包括像素电极、对电极以及在像素电极与对电极之间的中间层。

如图20中所示，第一像素电极221a、第二像素电极221b和第三像素电极221c可以设置在第五绝缘层106(例如，参考图11)上。第一像素电极221a和第三像素电极221c可以经由第五绝缘层106中提供的接触孔43电连接到连接电极173(例如，参考图19)。第一像素电极221a和第三像素电极221c的第一突出部分221P1可以在平面图中与接触孔43重叠，并且电连接到连接电极173(例如，参考图19)。第一像素电极221a和第三像素电极221c可以具有相对于在对角线方向上的虚拟直线IML7与第一突出部分221P1对称的第二突出部分221P2。第二突出部分221P2可以在平面图中与在相邻像素区域(例如下一行或前一行的像素区域)中布置的第三晶体管T3(例如，参考图16)的两个沟道区域131c1和131c2(例如，参考图16)之间的半导体层ACT(例如，参考图13)部分重叠。

第一像素电极221a和第三像素电极221c可以在平面图中与布置在相邻的像素区域(例如，下一行或前一行的像素区域)中的第二晶体管T2(例如，参考图16)的源极区域133b(例如，参考图16)的一部分、接触孔36a(例如，参考图18)、连接电极166a(例如，参考图18)、第一接触孔CH1(例如，参考图18)以及数据线171(例如，参考图19)的一部分重叠。第一像素电极221a和第三像素电极221c可以在平面图中与像素区域的其中布置了电连接到第一像素电极221a或第三像素电极221c的像素电路的一部分、以及在y方向上相邻的另一行或在x方向上相邻的另一列的像素区域的一部分重叠。第二像素电极221b可以在平面图中与虚设孔DH(例如，参考图18)和数据线171(例如，参考图19)的一部分重叠。第二像素电极221b可以在平面图中与像素区域的其中布置了电连接到第二像素电极221b的像素电路的一部分和同一行的在x方向上相邻的另一列的像素区域的一部分重叠。

如图11和图12中所示，覆盖第一像素电极221a、第二像素电极221b和第三像素电极221c(例如，参考图20)的边缘的像素限定层107可以设置在第一像素电极221a、第二像素电极221b和第三像素电极221c上。暴露第一像素电极221a的一部分并且限定第一发射区域EA1的第一开口OP1、暴露第二像素电极221b的一部分并且限定第二发射区域EA2的第二开口OP2、以及暴露第三像素电极221c的一部分并且限定第三发射区域EA3的第三开口OP3可以被限定在像素限定层107中。

第一开口OP1和第三开口OP3可以在平面图中与第二晶体管T2的源极区域133b的一部分、接触孔36a、连接电极166a、第一接触孔CH1、以及数据线171的一部分重叠。第一发射区域EA1和第三发射区域EA3可以在平面图中与第二晶体管T2的源极区域133b的一部分、接触孔36a、连接电极166a、第一接触孔CH1、以及数据线171的一部分重叠。

第二开口OP2可以从第二晶体管T2的源极区域133b的一部分、接触孔36b、连接电极166b和第二接触孔CH2偏移，并且可以与虚设孔DH重叠。第二发射区域EA2可以从第二晶体管T2的源极区域133b的一部分、接触孔36b、连接电极166b和第二接触孔CH2偏移，并且与虚设孔DH重叠。

尽管未示出，但是发射层可以布置在第一开口OP1、第二开口OP2和第三开口OP3中的每一者中，并且对电极可以作为遍及发射层的公共电极设置在基底100的前表面上。

图21至图23是示意性地示出根据实施例的像素中包括的元件的位置的示意性布局图。

图21中所示的实施例可以与图6中所示的实施例相对应。图21中所示的实施例与图10中所示的实施例的不同之处至少在于未布置与第二像素PX2(例如，参考图3)的第二像素电极221b(例如，参考图12)或第二发射区域EA2(例如，参考图3)相对应的虚设孔DH(例如，参考图10)。

图22中所示的实施例可以与图7中所示的实施例相对应。第一像素PX1(例如，参考图3)的第一像素电极221a(例如，参考图12)和第三像素PX3(例如，参考图12)的第三像素电极221c(例如，参考图12)中的每一者可以在平面图中与第一虚设孔DH1和第一接触孔CH1重叠。第一发射区域EA1和第三发射区域EA3中的每一者可以在平面图中与第一接触孔CH1和第一虚设孔DH1重叠。第一虚设孔DH1和第一接触孔CH1可以在y方向上以一定距离彼此分开。

第二像素PX2(例如，参考图3)的第二像素电极221b(例如，参考图12)和第二发射区域EA2中的每一者可以在平面图中与第二虚设孔DH2重叠。

参考图22和图7，在平面图中，在x方向上，虚拟直线IML4可以穿过第二接触孔CH2的中心以及分别与第一发射区域EA1和第三发射区域EA3重叠的第一接触孔CH1的中心。虚拟直线IML5可以穿过在平面图中分别与第一发射区域EA1和第三发射区域EA3重叠的第一虚设孔DH1的中心。在平面图中，虚拟直线IML6可以穿过分别与第二发射区域EA2的中心重叠的第二虚设孔DH2的中心。穿过第一接触孔CH1和第二接触孔CH2的中心的虚拟直线IML4、穿过第一虚设孔DH1的中心的虚拟直线IML5、以及穿过第二虚设孔DH2的中心的虚拟直线IML6可以彼此具有一定距离(例如，恒定间隔)地平行于扫描线。在平面图中，在x方向上，第一接触孔CH1和第二接触孔CH2可以在直线上以列间距GD彼此交替布置。

图23中所示的实施例可以与图9中所示的实施例相对应。第一接触孔CH1可以布置在第一像素PX1(例如，参考图3)的第一像素电极221a(例如，参考图12)和第三像素PX3(例如，参考图3)的第三像素电极221c(例如，参考图12)中的每一者的中心处。图23中所示的实施例与图22中所示的实施例的不同之处至少在于虚设孔DH2(例如，参考图22)未布置在每个第二像素PX2(例如，参考图3)的第二像素电极221b(例如，参考图12)中。

根据各种实施例，可以在保持像素之间的均匀性的同时最小化根据显示设备的观察角度的不对称色移现象。然而，本公开的范围不受本效果的限制。

以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和变化。因此，上述本公开的实施例可以单独实现，或者彼此结合实现。

因此，本公开中所公开的实施例不旨在限制本公开的技术精神，而是为了描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施例的限制。本公开的保护范围应由所附权利要求来解释，并且应被解释为在等同范围内的所有技术精神被包括在本公开的范围中。