SAR ADC的模拟域校准方法、装置及SAR ADC

技术领域

本发明属于模拟数字转换技术领域，特别涉及一种SAR ADC的模拟域校准方法、装置及SAR ADC。

背景技术

逐次逼近型模数转换器（Successive-Approaching-Register ADC）作为中高精度、低功耗、中低速度的模数转换器选择，由于电容重分配结构带来的低功耗特性，使得SARADC在许多领域得以应用。

由于SAR ADC的模拟域的电容在实际制造过程中，由于制作工艺及材料本身特性的原因，会造成电容之间的失配，从而限制了模数转换器的精度。因此，传统技术中，都会通过校准方法来消除电容失配，从而提升SAR ADC的转换精度。电容失配的校准方法主要分为数字域校准和模拟域校准，其中数字域校准是得到每个电容的实际权重后在数字域对编码进行处理，而模拟域校准是通过增加校准电容试图消除电容之间的失配。

对于模拟域校准，通常采用校准电容阵列，来分别对SAR ADC的模拟域电容进行校准。

发明内容

本发明的目的，在于提供一种SAR ADC的模拟域校准方法、装置及SAR ADC，通过模拟域校准方法消除电容失配，从而提升SAR ADC的转换精度。

为了达成上述目的，本发明的解决方案是：

一种SAR ADC的模拟域校准方法，包括如下步骤：

步骤1，将n+1个SAR ADC中的二进制电容按照位数次序进行排列，得到顺序为C

步骤2，对于所述n个待校准电容C

将待校准电容C

对所述待校准电容C

上述步骤2中，将待校准电容C

将待校准电容C

上述将待校准电容C

将比较器的正负输入端接入一个固定的共模电平V

断开C

将待校准电容C

判断此时比较器的输出结果，若比较器的输出结果为高，表示C

对所述待校准电容C

对所述待校准电容C

上述电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。

上述步骤2的具体内容是，

将待校准电容C

利用逐次逼近法获得对应所述待校准电容C

上述误差电容与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。

上述步骤2的具体内容是，

将待校准电容C

利用逐次逼近法获得对应比所述待校准电容C

上述电容校准单元的值与所述SAR ADC的最小精度正相关，并和电容失配的误差范围负相关。

一种SAR ADC的模拟域校准装置，用于对SAR ADC中按照位数次序排列的n+1个二进制电容C

所述模拟域校准装置包括，

电容比较模块，被配置为按照位数次序由高到低的顺序，将当前待校准电容C

校准判断控制模块，被配置为根据所述电容偏差，对所述当前待校准电容C

一种SAR ADC，所述SAR ADC包括如前所述的SAR ADC的模拟域校准装置。

传统技术中，在控制领域要求模数转换器转换结束后立刻输出结果，数字校准技术需要在转换结束之后对编码进行数字域的处理，然后才能输出结果。模拟校准在芯片出厂前或者芯片刚上电时对电容阵列进行校准，在后续的转换过程中可以立刻输出转换结果。

为消除转换阶段中的失配电容，通常会采用电容阵列来同时对采样二进制电容进行校准，这就常常导致需要占用比较大的片内面积，从而必须在出厂前对模拟域的采样电容校准好。

采用上述方案后，本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。

附图说明

图1、图2、图3示出了通过校准开关时序来获取电容校准比较的校准方法；

图4示出了本发明一实施例提供的SAR ADC的模拟域校准方法；

图5示出了另一实施例提供的的SAR ADC的模拟域校准方法；

图6示出了又一实施例提供的SAR ADC的模拟域校准方法；

图7示出了又一实施例提供的SAR ADC的模拟域校准方法；

图8示出了又一实施例提供的SAR ADC的模拟域校准方法；

图9为本发明一实施例的SAR ADC的模拟域校准装置。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本文中，除非上下文另有定义，术语“连接”是指电连接。术语“包括”、“包含”是指除了其后面所列元素之外，还可以包括其他元素。

在本文中，除非上下文另有定义，术语“第一”、“第二”仅用于区分相同或相似特征，而并非对于特征的限定，也并不表示相应特征的顺序、重要性等。

如图1至图3所示，示出了通过校准开关时序来获取电容校准比较的校准方法。

图1示出了校准开关时序的步骤1。冗余电容C

在模拟校准过程中，冗余电容230还用于检测电容失配的方向和大小。例如比较第五个二进制电容16Cu和前四个二进制电容加冗余电容（C

在该步骤中，比较器300的正负输入端接入一个固定的共模电平V

图2示出了校准开关时序的步骤2。断开电容阵列的上极板与V

图3示出了校准开关时序的步骤3。C

此时电容阵列上存储的电荷量为：

，

其中V

如图4所示，本发明各示例性实施例提供一种SAR ADC的模拟域校准方法，包括以下步骤。

步骤S100，获取多个二进制电容的电容值，其中所述多个二进制电容包括待校准电容和冗余电容，且所述多个二进制电容为按照位数次序依次相邻。

获取多个位数相邻的电容的电容偏差值，并获得多个位数相邻的电容中位数最高的电容的电容值和其他电容的电容值之和的大小关系。该大小关系可以通过基于图1至图3所示的校准开关时序方法获得。

具体地，在一实施例中，二进制电容C

步骤S200，按照所述位数次序，将所述待校准电容中的第一待校准电容的电容值与所述多个二进制电容中比所述第一待校准电容的所述第一待校准电容位数低的二进制电容的电容值之和相比较以获得比较结果。

第一待校准电容为二进制电容中位数最高的电容，例如，在上述二进制电容C

步骤S300，根据所述比较结果，校准所述第一待校准电容的所述电容值或比所述第一待校准电容低一位的第二待校准电容的电容值，并以轮询的方式依次执行所述多个待校准电容的校准。

以轮询的方式，来依次比较待校准电容和比其位数低的二进制电容的电容之和相比较，并根据比较结果来分别校准本位电容或次位电容。这里，本位电容是指位数最高的电容，例如C

本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。

如图5所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S320，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述电容值之和时，利用电容校准单元对所述第一待校准电容增加所述电容校准单元以得到第一校准后电容值。

在本实施例中，利用补偿一个校准电容的最小单位C

步骤S322，当所述第一校准后电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的第二校准后电容值之和时，保留对所述第一待校准电容的校准结果，执行下一位待校准电容的校准。

在本实施例中，当校准后的电容依然满足小于其余电容的电容值之和时，保留该校准结果，并执行下一位轮询。当校准后的电容大于其余电容的电容值之和时，则取消对所述第一待校准电容补偿的电容校准单元。

具体地，在一实施例中，当C

该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。

如图6所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S330，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用所述电容校准单元对所述第二待校准电容的电容值增加所述电容校准单元以得到第二校准后电容值。

步骤S332，当所述第一校准后电容值大于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述第二校准后电容值时，保留对所述第二待校准电容的校准结果，执行下一位待校准电容的校准，其中所述第二校准后电容值之和中包括所述第二待校准电容的所述第二校准后电容值。

具体地，当C

该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。

如图7所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S340，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应所述第一待校准电容的第一误差电容，并对所述第一待校准电容增加所述第一误差电容以得到第一校准后电容值。

步骤S342，按照步骤S340的内容，执行下一位待校准电容的校准。

图7与图5的实施例的区别之处在于，图7实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。

具体地，当C

如图8所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S350，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应比所述第一待校准电容低一位的第二待校准电容的第一误差电容，并对所述第二待校准电容增加所述第一误差电容的一半以得到第一校准后电容值。

步骤S352，按照步骤S350的内容，执行下一位的待校准电容的校准。

图8与图6所示实施例的区别之处在于，图8实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。

具体地，当C

可以理解的是，所述多个待校准电容可以为所述SAR ADC中所有的二进制电容，也可以是SAR ADC中部分的二进制电容。

如图9所示，示出了一种SAR ADC的模拟域校准装置，该装置包括以下模块，以被配置为执行本发明各实施例的SAR ADC的模拟域校准方法。

电容比较模块600，被配置为按照所述位数次序，将所述待校准电容中的第一待校准电容与所述多个二进制电容中比所述第一待校准电容位数低的二进制电容相比较以获得电容偏差。

校准判断控制模块700，被配置为根据所述电容偏差，校准所述第一待校准电容或比所述第一待校准电容低一位的第二待校准电容，并以轮询的方式依次执行所述多个待校准电容的校准。

本发明各示例性实施例还提供一种SAR ADC，所述SAR ADC包括本发明各实施例所述的SAR ADC的模拟域校准装置。

应该理解的是，虽然图4至图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4至图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本文中，除非上下文另有定义，术语“连接”是指电连接。术语“包括”、“包含”是指除了其后面所列元素之外，还可以包括其他元素。

在本文中，除非上下文另有定义，术语“第一”、“第二”仅用于区分相同或相似特征，而并非对于特征的限定，也并不表示相应特征的顺序、重要性等。

如图1至图3所示，示出了通过校准开关时序来获取电容校准比较的校准方法。

图1示出了校准开关时序的步骤1。冗余电容C

在模拟校准过程中，冗余电容230还用于检测电容失配的方向和大小。例如比较第五个二进制电容16Cu和前四个二进制电容加冗余电容（C

在该步骤中，比较器300的正负输入端接入一个固定的共模电平V

图2示出了校准开关时序的步骤2。断开电容阵列的上极板与V

图3示出了校准开关时序的步骤3。C

此时电容阵列上存储的电荷量为：

，

其中V

如图4所示，本发明各示例性实施例提供一种SAR ADC的模拟域校准方法，包括以下步骤。

步骤S100，获取多个二进制电容的电容值，其中所述多个二进制电容包括待校准电容和冗余电容，且所述多个二进制电容为按照位数次序依次相邻。

获取多个位数相邻的电容的电容偏差值，并获得多个位数相邻的电容中位数最高的电容的电容值和其他电容的电容值之和的大小关系。该大小关系可以通过基于图1至图3所示的校准开关时序方法获得。

具体地，在一实施例中，二进制电容C

步骤S200，按照所述位数次序，将所述待校准电容中的第一待校准电容的电容值与所述多个二进制电容中比所述第一待校准电容的所述第一待校准电容位数低的二进制电容的电容值之和相比较以获得比较结果。

第一待校准电容为二进制电容中位数最高的电容，例如，在上述二进制电容C

步骤S300，根据所述比较结果，校准所述第一待校准电容的所述电容值或比所述第一待校准电容低一位的第二待校准电容的电容值，并以轮询的方式依次执行所述多个待校准电容的校准。

以轮询的方式，来依次比较待校准电容和比其位数低的二进制电容的电容之和相比较，并根据比较结果来分别校准本位电容或次位电容。这里，本位电容是指位数最高的电容，例如C

本发明提供的SAR ADC的模拟域校准方法，通过采用轮询校准的方式，对待校准的电容进行依次校准，并基于之前的校准结果轮流校准，从而省去了校准数字电路，降低了片内电路面积，同时降低了校准后电容的匹配性要求。

如图5所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S320，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述电容值之和时，利用电容校准单元对所述第一待校准电容增加所述电容校准单元以得到第一校准后电容值。

在本实施例中，利用补偿一个校准电容的最小单位C

步骤S322，当所述第一校准后电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的第二校准后电容值之和时，保留对所述第一待校准电容的校准结果，执行下一位待校准电容的校准。

在本实施例中，当校准后的电容依然满足小于其余电容的电容值之和时，保留该校准结果，并执行下一位轮询。当校准后的电容大于其余电容的电容值之和时，则取消对所述第一待校准电容补偿的电容校准单元。

具体地，在一实施例中，当C

该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。

如图6所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S330，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用所述电容校准单元对所述第二待校准电容的电容值增加所述电容校准单元以得到第二校准后电容值。

步骤S332，当所述第一校准后电容值大于所述多个二进制电容中比所述第一待校准电容的所述待校准电容的位数低的所述二进制电容的所述第二校准后电容值时，保留对所述第二待校准电容的校准结果，执行下一位待校准电容的校准，其中所述第二校准后电容值之和中包括所述第二待校准电容的所述第二校准后电容值。

具体地，当C

该校准方法需要轮询校准，轮询次数取决于校准电容的最小精度与电容失配的误差范围，该方法的特点是不需要额外的数字电路对校准结果进行算术运算，降低了电路的复杂度，使得校准过程可以在芯片内部完成。

如图7所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S340，当所述待校准电容中的所述第一待校准电容的所述电容值小于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应所述第一待校准电容的第一误差电容，并对所述第一待校准电容增加所述第一误差电容以得到第一校准后电容值。

步骤S342，按照步骤S340的内容，执行下一位待校准电容的校准。

图7与图5的实施例的区别之处在于，图7实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。

具体地，当C

如图8所示，在一实施例中，步骤S300还可以包括以下步骤。

步骤S350，当所述待校准电容中的所述第一待校准电容的所述电容值大于所述多个二进制电容中比所述第一待校准电容的位数低的所述二进制电容的所述电容值之和时，利用逐次逼近法获得对应比所述第一待校准电容低一位的第二待校准电容的第一误差电容，并对所述第二待校准电容增加所述第一误差电容的一半以得到第一校准后电容值。

步骤S352，按照步骤S350的内容，执行下一位的待校准电容的校准。

图8与图6所示实施例的区别之处在于，图8实施例采用的是逐次逼近法获得相应的误差电容，并根据计算得到的误差电容来轮询地对二进制电容分别进行校准。

具体地，当C

可以理解的是，所述多个待校准电容可以为所述SAR ADC中所有的二进制电容，也可以是SAR ADC中部分的二进制电容。

如图9所示，示出了一种SAR ADC的模拟域校准装置，该装置包括以下模块，以被配置为执行本发明各实施例的SAR ADC的模拟域校准方法。

电容比较模块600，被配置为按照所述位数次序，将所述待校准电容中的第一待校准电容与所述多个二进制电容中比所述第一待校准电容位数低的二进制电容相比较以获得电容偏差。

校准判断控制模块700，被配置为根据所述电容偏差，校准所述第一待校准电容或比所述第一待校准电容低一位的第二待校准电容，并以轮询的方式依次执行所述多个待校准电容的校准。

本发明各示例性实施例还提供一种SAR ADC，所述SAR ADC包括本发明各实施例所述的SAR ADC的模拟域校准装置。

应该理解的是，虽然图4至图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4至图8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。