一种存储器件的制造方法及存储器件

技术领域

本发明涉及半导体技术领域，特别是涉及一种存储器件的制造方法及存储器件。

背景技术

在集成电路的应用过程中，各类器件的性能会受到各层材料之间的尺寸影响，尤其是存储器件，因为各层材料之间的宽度尺寸，影响了器件的单元大小。

在实际操作过程中，本申请的研发人员发现，当前的存储器件制造方案中，尤其是存储器件的制造，一般是采用动态随机存取存储器(Dynamic Random Access Memory，DRAM)的方案进行制造，其基本单元由1T1C构成，也就是一个晶体管加一个电容的结构，通常是通过挖深槽等手段制造相应结构的电容来缩小其占用的面积，但随着存储密度提升，电容加工的技术难度和成本大幅度提高，影响了存储器件的存储密度。

发明内容

本发明主要解决的技术问题是：提供一种存储器件的制造方法及存储器件，能有效提升存储器件的存储密度，降低成本。

为解决上述技术问题，本申请采用的一技术方案是：提供一种存储器件的制造方法，包括：提供半导体基体，其中，所述半导体基体包括衬底、形成在所述衬底上的介质层；从所述介质层朝向所述衬底开设第一凹槽，并在所述第一凹槽内依次形成栅极绝缘层和第一栅极；在所述第一栅极的一侧形成第二栅极，其中，所述第二栅极接触所述衬底和所述第一栅极，所述第一栅极和所述第二栅极构成所述存储器件中存储单元的半浮栅。

在本申请的一实施例中，所述提供半导体基体，包括：提供所述衬底，且所述衬底的一侧中形成有所述掺杂区，所述掺杂区具有第一掺杂类型；在所述掺杂区上形成所述介质层；从所述介质层朝向所述衬底开设多个第二凹槽，其中，所述多个第二凹槽沿第一方向依次分布；在所述第二凹槽内形成浅沟槽隔离结构，从而形成所述半导体基体。

在本申请的一实施例中，所述衬底为带有第二掺杂类型阱区的衬底，在所述第二凹槽内形成浅沟槽隔离结构之后，所述提供半导体基体，还包括：对所述衬底进行离子注入，以在所述衬底形成第二掺杂类型阱区，其中，所述第二掺杂类型与所述第一掺杂类型的掺杂类型相反。

在本申请的一实施例中，所述从所述介质层朝向所述衬底开设第一凹槽，并在所述第一凹槽内依次形成栅极绝缘层和第一栅极，包括：沿第二方向从所述介质层朝向所述半导体基体开设多个第一凹槽；在所述第一凹槽内形成所述栅极绝缘层，其中，所述栅极绝缘层覆盖所述衬底通过所述第一凹槽裸露的部分；在形成有所述栅极绝缘层的所述第一凹槽内填充第一栅极物质以形成所述第一栅极，其中，所述第一栅极通过所述栅极绝缘层与所述衬底隔离。

在本申请的一实施例中，在所述第一栅极的一侧形成第二栅极，包括：对所述介质层进行刻蚀处理，以去除所述介质层的部分，保留共用源极端上的所述介质层，裸露出所述第一漏极端和所述第二漏极端，其中，所述衬底藉由所述第一凹槽被划分为共用源极端、第一漏极端和第二漏极端；在所述第一漏极端和所述第二漏极端上形成第二栅极层，所述第二栅极层接触所述第一栅极的第一漏极端和第二漏极端的侧壁；在所述第二栅极层、所述第一栅极、和残留的所述介质层上形成栅间介质层，并在所述栅间介质层上形成第三栅极层；然后进行刻蚀处理，以形成第一岛状结构，其中，所述第一岛状结构中的所述第一栅极的所述第一漏极端和所述第二漏极端的侧壁端残留有部分的所述第二栅极层，残留的所述第二栅极层作为所述第二栅极。

在本申请的一实施例中，还包括：对所述第一岛状结构进行刻蚀处理，以去除部分的所述第三栅极层、所述栅间介质层和所述介质层，并形成所述第二岛状结构，残留的所述第三栅极层作为所述存储器件中存储单元的控制栅，所述控制栅藉由所述栅间介质层与作为半浮栅的所述第一栅极和所述第二栅极隔离；在所述第二岛状结构的两侧分别形成侧墙。

在本申请的一实施例中，所述介质层包括第一介质层和第二介质层，其中，所述第一介质层覆盖在所述衬底上，所述第二介质层覆盖在所述第一介质层上，所述第一介质层与所述第二介质层的材质不同。

在本申请的一实施例中，所述对所述介质层进行刻蚀处理，以去除所述介质层的部分，保留所述共用源极端上的所述介质层，裸露出所述第一漏极端和所述第二漏极端，包括：对所述介质层进行刻蚀，去除所述第一漏极端和所述第二漏极端上的部分所述介质层，以形成第三岛状结构，其中，所述第三岛状结构中的所述第一栅极远离所述共用源极端的一侧残留有部分的所述第二介质层，所述共用源极端上残留有所述介质层；去除所述第一栅极远离所述共用源极端的一侧残留的所述第二介质层；去除残留的所述第一漏极端和所述第二漏极端上的所述第一介质层，保留所述共用源极端上的所述介质层，裸露出所述第一漏极端和所述第二漏极端。

在本申请的一实施例中，所述在所述第二栅极层、所述第一栅极、和残留的所述介质层上形成栅间介质层之前，还包括：对浅沟槽隔离结构的部分进行移除，使得所述第一栅极高于所述浅沟槽隔离结构，形成齿状结构。

为解决上述技术问题，本申请采用的另一技术方案是：提供一种存储器件，包括衬底、凹槽、第一栅极和第二栅极，其中，所述凹槽从所述衬底的第一表面向所述衬底延伸，且所述凹槽的内壁上形成有栅极绝缘层；第一栅极填充在具有所述栅极绝缘层的所述凹槽中并延伸到所述衬底上，所述第一栅极藉由所述栅极绝缘层与所述衬底隔离；第二栅极设置在所述第一栅极的一侧，并与所述衬底和所述第一栅极接触，所述第二栅极和所述第一栅极构成存储器件中存储单元的半浮栅。

在本申请的一实施例中，还包括介质隔离挡墙，设置在所述第一栅极的另一侧。

在本申请的一实施例中，所述第二栅极在第二方向上的宽度为10nm-20nm。

在本申请的一实施例中，还包括：栅间介质层和第三栅极，其中栅间介质层设置在所述第二栅极和所述第一栅极上；所述第三栅极设置在所述栅间介质层上，第三栅极构成所述存储器件中存储单元的控制栅极。

在本申请的一实施例中，还包括：侧墙，设置在所述存储器件中存储单元的两侧。

在本申请的一实施例中，还包括：用于隔离存储器件中存储单元的浅沟槽隔离结构，其中，所述第一栅极高于所述浅沟槽隔离结构，以形成齿状结构。

区别于现有技术，本申请提供的存储器件的制造方法，包括：提供半导体基体，其中，半导体基体包括衬底、形成在衬底上的介质层、以及用于隔离存储器件中存储单元的浅沟槽隔离结构；从介质层朝向所述衬底开设第一凹槽，并在第一凹槽内依次形成栅极绝缘层和第一栅极；在第一栅极的一侧形成第二栅极，其中，第二栅极接触所述衬底和所述第一栅极，所述第一栅极和所述第二栅极构成存储器件中存储单元的半浮栅。即本申请中将第一栅极形成在第一凹槽内，减小了第一栅极的尺寸，因此在位线延伸方向减小了半浮栅的尺寸，在同一尺寸下，相应提高了存储密度，进而做相同密度的存储器件时，降低了成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请中存储器件的制造方法一实施例的流程示意图；

图2a是本申请中半导体基体一实施例的第一方向结构示意图；图2b是本申请中半导体基体一实施例的第二方向结构示意图；

图3a是本申请中半导体基体开设第二凹槽一实施例的第一方向结构示意图；图3b是本申请中半导体基体开设第二凹槽一实施例的第二方向结构示意图；

图4a是本申请中在半导体基体形成浅沟槽隔离结构一实施例第一方向的结构示意图；图4b是本申请中在半导体基体形成浅沟槽隔离结构一实施例第二方向的结构示意图；

图5a是本申请中向半导体基体开设第一凹槽一实施例第一方向的结构示意图；图5b是本申请中向半导体基体开设第一凹槽一实施例第二方向的结构示意图；

图6a是本申请中在第一凹槽内形成栅极绝缘层一实施例第一方向的结构示意图；图6b是本申请中在第一凹槽内形成栅极绝缘层一实施例第二方向的结构示意图；

图7a是本申请中在第一凹槽内形成第一栅极一实施例第一方向的结构示意图；图7b是本申请中在第一凹槽内形成第一栅极一实施例第二方向的结构示意图；

图8a是本申请中在第一绝缘层上形成掩膜图案一实施例第一方向的结构示意图；图8b是本申请中在第一绝缘层上形成掩膜图案一实施例第二方向的结构示意图；

图9a是本申请中形成第三岛状结构一实施例第一方向的结构示意图；图9b是本申请中形成第三岛状结构一实施例第二方向的结构示意图；

图10a是本申请中去除第一栅极远离共用源掺杂区的一侧残留的第二介质层一实施例第一方向的结构示意图；图10b是本申请中去除第一栅极远离共用源掺杂区的一侧残留的第二介质层一实施例第二方向的结构示意图；

图11a是本申请中去除第一介质层一实施例第一方向的结构示意图；图11b是本申请中去除第一介质层一实施例第二方向的结构示意图；

图12a是本申请中形成第二栅极层一实施例第一方向的结构示意图；图12b是本申请中形成第二栅极层一实施例第二方向的结构示意图；

图13a是本申请中对浅沟槽隔离结构的部分进行移除一实施例第一方向的结构示意图；图13b是本申请中对浅沟槽隔离结构的部分进行移除一实施例第二方向的结构示意图；

图14a是本申请中形成第三栅极层一实施例第一方向的结构示意图；图14b是本申请中形成第三栅极层一实施例第二方向的结构示意图；

图15a是本申请中形成第一岛状结构一实施例第一方向的结构示意图；图15b是本申请中形成第一岛状结构一实施例第二方向的结构示意图；

图16a是本申请中形成第二岛状结构一实施例第一方向的结构示意图；图16b是本申请中形成第二岛状结构一实施例第二方向的结构示意图。

附图中，半导体基体100、第二凹槽101、第一凹槽102、衬底110、掺杂区120、共用源极端122、第一漏极端121、第二漏极端123、介质层130、第一介质层131、第二介质层132、浅沟槽隔离结构140、第二掺杂类型阱区150、栅极绝缘层160、第一栅极200、第二栅极层300、第二栅极310、第一绝缘层400、栅间介质层500、第三栅极层600、侧墙700。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图和实施例对本申请进行详细的说明。

在当前的存储器件制造过程中，一般是采用动态随机存取存储器(DynamicRandom Access Memory，DRAM)的方案进行制造，如采用普通MOSFET晶体管，其基本单元由1T1C构成，也就是一个晶体管加一个电容的结构，通常是通过挖深槽等手段制造相应结构的电容来缩小其占用的面积，但随着存储密度提升，电容加工的技术难度和成本大幅度提高，影响了存储器件的存储密度。

半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件包括一个浮栅晶体管和嵌入式隧穿晶体管，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。

因此，提供一种存储器件的制造方法，能有效在位线延伸方向减小了半浮栅的尺寸，在同一尺寸下，相应提高了存储密度，进而做相同密度的存储器件时，降低了成本。

请参阅图1，图1是本申请中存储器件的制造方法一实施例的流程示意图。

如图1所述，本申请的存储器件的制造方法，包括：

S11、提供半导体基体，其中，半导体基体包括衬底、形成在衬底上的介质层。提供的半导体基体如图4a和图4b所示。

步骤S11一实施例的操作流程如下：

提供衬底，且衬底的一侧中形成有掺杂区，掺杂区具有第一掺杂类型。

其中，衬底可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S□SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)。

在一些实施例中，通过在衬底中进行离子注入形成掺杂区，掺杂区形成在衬底的一侧，掺杂区具有第一掺杂类型。

在掺杂区上形成介质层。

请参阅图2a和图2b，图2a是本申请中半导体基体一实施例的第一方向结构示意图，图2b是本申请中半导体基体一实施例的第二方向结构示意图。

其中，第一方向为字线延伸方向(wordline，WL)，第一方向也即X方向，第二方向为位线延伸方向(bitline，BL)，第二方向也即Y方向，也即，第一方向和第二方向在同一水平面垂直。

具体地，半导体基体100可以包括衬底110、衬底110中的掺杂区120、介质层130；如图2a所示，在第一方向上，掺杂区120形成在衬底110一侧、介质层130形成掺杂区120远离衬底110的表面上；如图2b所示，在第二方向上，掺杂区120形成在衬底110一侧、介质层130形成掺杂区120上。

在一些实施例中，介质层130可以是氮化层、氧化层、氮氧化层等，如氮化硅、氧化硅、氮氧化硅中的至少一种。在下面的实施例中，介质层130包括第一介质层131和第二介质层132，第一介质层131为氧化硅，第二介质层132为氮化硅。

从介质层朝向衬底开设多个第二凹槽，其中，多个第二凹槽沿第一方向依次分布。由浅沟槽隔离结构限定出有源区，在有源区开设多个第二凹槽。

参阅图3a和图3b，图3a是本申请中半导体基体开设第二凹槽一实施例的第一方向结构示意图；图3b是本申请中半导体基体开设第二凹槽一实施例的第二方向结构示意图。

如图3a所示，在第一方向上，从介质层130远离衬底110的第一表面朝向介质层130、掺杂区120和衬底110开设多个第二凹槽101。如图3b所示，在第二方向上，掺杂区120形成在衬底110一侧、介质层130形成掺杂区120上。

在一些实施例中，多个第二凹槽101沿第一方向(X方向)依次间隔分布，第二凹槽的底部低于掺杂区120的底部，即第二凹槽101延伸至衬底110的一部分。

在第二凹槽内形成浅沟槽隔离结构，从而形成半导体基体。

参阅图4a和图4b，图4a是本申请中在半导体基体形成浅沟槽隔离结构一实施例第一方向的结构示意图；图4b是本申请中在半导体基体形成浅沟槽隔离结构一实施例第二方向的结构示意图。

具体地，在第一方向上，如图4a所示，掺杂区120形成在衬底110一侧、介质层130形成掺杂区120上，从介质层130远离掺杂区120的表面向半导体基体100开设浅沟槽，即第二凹槽，并在第二凹槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构140；在第二方向上，如图4b所示，掺杂区120形成在衬底110一侧、介质层130形成掺杂区120上。

在一些实施例中，衬底110为具有第二掺杂类型阱区150的衬底。

其中，第二掺杂类型与第一掺杂类型的掺杂类型相反，也即掺杂区120和第二掺杂类型阱区150的掺杂类型相反；例如，第一掺杂类型为N型掺杂，则第二掺杂类型为P型掺杂；反之，第一掺杂类型为P型掺杂，则第二掺杂类型为N型掺杂。

具体地，衬底110包括具有第二掺杂类型阱区150，在第二凹槽101内形成浅沟槽隔离结构140之后，对衬底110进行离子注入，以在衬底形成第二掺杂类型阱区150，从而使衬底110形成处理后带有第二掺杂类型阱区150的衬底110；即对掺杂区120远离介质层130的一侧进行离子注入，使得在衬底中形成第二掺杂类型阱区150；也即半导体基体100从下至上，依次包括衬底110、衬底110中的第二掺杂类型阱区150、衬底110中的掺杂区120、介质层130。

S12、从介质层朝向衬底开设第一凹槽，并在第一凹槽内依次形成栅极绝缘层和第一栅极。

步骤S12一实施例的操作流程如下：

沿第二方向从介质层朝向衬底开设多个第一凹槽。

参阅图5a和图5b，图5a是本申请中向半导体基体开设第一凹槽一实施例第一方向的结构示意图；图5b是本申请中向半导体基体开设第一凹槽一实施例第二方向的结构示意图。

具体地，沿第二方向从介质层130远离衬底110的第一表面朝向半导体基体100开设多个第一凹槽102；即有，在第二方向上，形成有多个第一凹槽102，每个第一凹槽102贯穿介质层130、掺杂区120，使得第一凹槽102底部裸露出第二掺杂类型阱区150，且掺杂区120藉由第一凹槽102划分为共用源极端122、第一漏极端121和第二漏极端123；在第一方向上，对应形成的第一凹槽102位于浅沟槽隔离结构140的两侧。其中，第一漏极端121、第二漏极端123、共用源极端122表示后续在该端会形成源区或漏区，不代表形成源漏区的具体位置。

在一些实施例中，在第一方向上，第一凹槽102内可以残留有部分掺杂区120，其中，第一凹槽的截面可以为U型、梯形、方形等，第一凹槽可以有一个或者多个，可以根据实际器件结构决定；例如，第一凹槽102为U型凹槽，即U型凹槽在掺杂区120部分为开口大，底部小的凹槽。

在第一凹槽内形成栅极绝缘层，其中，栅极绝缘层覆盖衬底通过第一凹槽裸露的部分。

其中，栅极绝缘层160可以起到绝缘作用，材料可以包括氧化硅、氮化硅、氮氧化硅、氧化锆等材料中的至少一种。在一实施例中，栅极绝缘层160为氧化硅，通过热氧化的方法在第一凹槽侧壁及底壁上形成栅极绝缘层，仅在裸露出的衬底表面形成栅极绝缘层。

在另一实施例中，可以通过沉积的方法在第一凹槽102侧壁及底壁上形成栅极绝缘层160，此时，栅极绝缘层160不仅位于裸露出的衬底表面，还形成在裸露的介质层130表面。在第一凹槽102中继续形成第一栅极，在后续形成第二栅极层之前，需要去除第一栅极在第一漏极端121和第二漏极端123侧壁的栅极绝缘层，使得第二栅极层能够与第一栅极接触。

参阅图6a和图6b，图6a是本申请中在第一凹槽内形成栅极绝缘层一实施例第一方向的结构示意图；图6b是本申请中在第一凹槽内形成栅极绝缘层一实施例第二方向的结构示意图。

具体地，在第一凹槽102内部形成栅极绝缘层160，使得通过第一凹槽102裸露的衬底110被栅极绝缘层160覆盖，即栅极绝缘层将第一凹槽102两侧的衬底110中的掺杂区120隔断划分；在第一方向上，相应的第一凹槽102位于两浅沟槽隔离结构140中间，第一凹槽102内形成有栅极绝缘层160，且栅极绝缘层160覆盖掺杂区120通过第一凹槽102裸露的部分；在第二方向上，相应的第一凹槽102将衬底110中的掺杂区120隔断划分，即衬底110中的掺杂区120藉由第一凹槽被划分为共用源极端122、第一漏极端121和第二漏极端123，并在第一凹槽102内形成栅极绝缘层160，使得第一凹槽102内裸露的掺杂区120被覆盖。

在形成有栅极绝缘层的第一凹槽内填充第一栅极物质以形成第一栅极，其中，第一栅极通过栅极绝缘层与衬底隔离。

参阅图7a和图7b，图7a是本申请中在第一凹槽内形成第一栅极一实施例第一方向的结构示意图；图7b是本申请中在第一凹槽内形成第一栅极一实施例第二方向的结构示意图。

具体地，在形成有栅极绝缘层160的第一凹槽102内填充第一栅极物质，使得对应的第一凹槽102内形成第一栅极200，因为存在栅极绝缘层160，使得第一栅极200和衬底110中的掺杂区120被栅极绝缘层隔离，既有，在第二方向上，第一凹槽102内的第一栅极200一侧为共用源极端122，另一侧为第一漏极端121或第二漏极端123；如图7b所示，两个第一凹槽102中间的掺杂区120部分为共用源极端122，两侧边分别为第一漏极端121或第二漏极端123。

在一些实施例中，第一栅极物质可以是多晶材质，如多晶硅。

在一些实施例中，可以通过淀积方式在第一凹槽102内淀积多晶硅，以形成第一栅极200，并在淀积后对介质层130表面进行化学机械抛光，使得开设有第一凹槽102的介质层130表面平整。

S13、在第一栅极的一侧形成第二栅极，其中，第二栅极接触衬底和第一栅极，且第一栅极与第二栅极构成存储器件中存储单元的半浮栅。

其中，半浮栅需要有部分栅极接触衬底110中的掺杂区120，而第一栅极200在第一凹槽102内，因此，需要对第一栅极200一侧的介质层处理，使得衬底110中的掺杂区120裸露出，形成相应的接触窗口，进而在裸露出掺杂区120处形成第二栅极，即在接触窗口处形成第二栅极，使得第二栅极和第一栅极200接触并构成存储器件中存储单元的半浮栅。

步骤S13一实施例的操作流程如下：

对介质层进行刻蚀处理，以去除介质层的部分，保留共用源极端上的介质层，裸露出第一漏极端和第二漏极端，其中，衬底藉由第一凹槽被划分为共用源极端、第一漏极端和第二漏极端。

其中，为了使得第一漏极端121和第二漏极端123裸露，需要对介质层130进行刻蚀处理。

在一些实施例中，介质层130包括第一介质层131和第二介质层132，其中，第一介质层131覆盖在掺杂区120上，第二介质层132覆盖在第一介质层131上，第一介质层131与第二介质层132的材质不同，第一介质层131与第一绝缘层400的材质相同；例如：第一介质层131为氧化硅，第二介质层132为氮化硅。第一绝缘层400为氧化硅。

在一些实施例中，刻蚀处理前可以在介质层130上形成第一绝缘层400，其中，第一绝缘层400覆盖介质层130和第一栅极200。第一绝缘层400为绝缘物质形成的硬掩膜层，如氧化层等。在另一实施例中，也可以直接使用光刻胶作为掩膜层。

具体地，在形成第一栅极200后，在介质层130上形成第一绝缘层400；既有，在第一方向上，在第一栅极200和浅沟槽隔离结构140上形成第一绝缘层400；在第二方向上，在介质层130上形成第一绝缘层400；进而在对介质层130进行刻蚀处理时，也对第一绝缘层400进行刻蚀处理，以去除第一绝缘层400的部分，裸露出第一漏极端121和第二漏极端123。

对介质层进行刻蚀处理一实施例的操作流程如下：

对介质层进行刻蚀，去除所述第一漏极端和所述第二漏极端上的部分所述介质层，以形成第三岛状结构，其中，第三岛状结构中的第一栅极远离共用源极端的一侧残留有部分的第二介质层，共用源极端上残留有介质层。

在一些实施例中，在形成有第一绝缘层的基础上，在第一绝缘层上形成掩膜图案，其中，掩膜图案覆盖共用源极端和第一栅极上的第一绝缘层、以及第一栅极远离共用源极端的一侧上的部分的第一绝缘层。

参阅图8a和图8b，图8a是本申请中在第一绝缘层上形成掩膜图案一实施例第一方向的结构示意图；图8b是本申请中在第一绝缘层上形成掩膜图案一实施例第二方向的结构示意图。

具体地，在第一方向上，在第一栅极200和浅沟槽隔离结构140上形成第一绝缘层400后，在第一绝缘层400上形成掩膜图案，覆盖第一绝缘层400；在第二方向上，共用源极端122和第一栅极200上的第一绝缘层400、以及第一栅极200远离共用源极端122的一侧上的第一绝缘层400被掩膜图案覆盖。

进而利用掩膜图案进行刻蚀，参阅图9a和图9b，图9a是本申请中形成第三岛状结构一实施例第一方向的结构示意图；图9b是本申请中形成第三岛状结构一实施例第二方向的结构示意图。

具体地，在形成掩膜图案后，利用掩膜图案进行刻蚀，使得刻蚀区域的第一绝缘层400和介质层130被刻蚀掉；如图9a所示，因为掩膜图案覆盖在第一栅极200和浅沟槽隔离结构140上的第一绝缘层400，因此，在第一方向上，第一绝缘层400没有被刻蚀；如图9b所示，在第二方向上，第一栅极200远离共用源极端122的一侧残留有部分第二介质层132，共用源极端122上残留有介质层130，残留的第二介质层132和残留的介质层130上残留有第一绝缘层400，形成第三岛状结构。

去除第一栅极远离共用源极端的一侧残留的第二介质层。

其中，第一漏极端121和第二漏极端123上的第一介质层131作为刻蚀停止层，用于保护衬底免受损伤。

在一些实施例中，在刻蚀第一绝缘层400和介质层130时，可以直接刻蚀掉第一漏极端121和第二漏极端123上的第一绝缘层400和第二介质层132。

参阅图10a和10b，图10a是本申请中去除第一栅极远离共用源极端的一侧残留的第二介质层一实施例第一方向的结构示意图；图10b是本申请中去除第一栅极远离共用源极端的一侧残留的第二介质层一实施例第二方向的结构示意图。

具体地，在第二方向上，去除第一栅极200远离共用源极端122的一侧残留的第二介质层132，如图10b所示，共用源极端122的两侧分别有对应的第一栅极200，因此，需要分别去除两个第一栅极200远离共用源极端122的一侧残留的第二介质层132。

接着，去除残留的第一漏极端和第二漏极端上的第一介质层，保留共用源极端上的介质层，裸露出第一漏极端和第二漏极端。

参阅图11a和11b，图11a是本申请中去除第一介质层一实施例第一方向的结构示意图；图11b是本申请中去除第一介质层一实施例第二方向的结构示意图。

在一些实施例中，存在有第一绝缘层400的情况下，去除残留的第一漏极端121和第二漏极端123上的第一介质层131时，对应的第一绝缘层400也被去除。

具体地，在第一方向上，去除第一栅极200和浅沟槽隔离结构140上的第一绝缘层400；在第二方向上，去除第三岛状结构上残留的第一绝缘层400、以及去除第一漏极端121和第二漏极端123上的第一介质层131，保留共用源极端122上的介质层130，裸露出第一漏极端121和第二漏极端123。

之后，在第一漏极端和第二漏极端上形成第二栅极层，第二栅极层接触第一栅极的第一漏极端和第二漏极端的侧壁。

其中，第二栅极层300接触第一栅极200远离共用源极端122的一侧，且第二栅极层300接触衬底110处形成有接触窗口，使得第二栅极层300通过接触窗口分别与衬底110中的第一漏极端121和第二漏极端123接触。

参阅图12a和图12b，图12a是本申请中形成第二栅极层一实施例第一方向的结构示意图；图12b是本申请中形成第二栅极层一实施例第二方向的结构示意图。

具体地，如图12b所示，在第二方向上，在裸露出第一漏极端121和第二漏极端123的基础上，在第一漏极端121和第二漏极端123分别形成对应的第二栅极层，即第一漏极端121对应的第二栅极层300接触对应的第一栅极200远离共用源极端122的一侧，第二漏极端123对应的第二栅极层300接触对应的第一栅极200远离共用极端122的一侧。

在一些实施例中，第二栅极层300可以通过外延方式形成。

在一些实施例中，第二栅极层300包括单晶硅和多晶硅，接触窗口处为单晶硅。

在一些实施例中，在形成第二栅极层300之后，以及形成第三栅极层之前，即在第二栅极层300、第一栅极200、和残留的介质层130上形成栅间介质层之前，对浅沟槽隔离结构140的部分进行移除，使得第一栅极200高于浅沟槽隔离结构140，形成齿状结构。

参阅图13a和图13b，图13a是本申请中对浅沟槽隔离结构的部分进行移除一实施例第一方向的结构示意图；图13b是本申请中对浅沟槽隔离结构的部分进行移除一实施例第二方向的结构示意图。

具体地，如图13a所示，在第一方向上，对浅沟槽隔离结构140的部分进行移除，使得所有的第一栅极200高于浅沟槽隔离结构140，形成齿状结构。该齿状结构可以增加半浮栅晶体管中半浮栅与控制栅之间的耦合面积，提高耦合率。

在一些实施例中，以掺杂区120为基准，对浅沟槽隔离结构140的部分进行移除，即浅沟槽隔离结构140高于掺杂区120的部分被移除。

在第二栅极层、第一栅极、和残留的介质层上形成栅间介质层，并在栅间介质层上形成第三栅极层。

参阅图14a和图14b，图14a是本申请中形成第三栅极层一实施例第一方向的结构示意图；图14b是本申请中形成第三栅极层一实施例第二方向的结构示意图。

具体地，如图14a所示，在第一方向上，在移除了部分浅沟槽隔离结构140所形成的齿状结构上形成栅间介质层500，并在栅间介质层500上形成第三栅极层600；如图14b所示，在第二方向上，在第二栅极层300、第一栅极200、和共用源极端122上残留的介质层130上形成栅间介质层500，并在栅间介质层500上形成第三栅极层600。

在一些实施例中，栅间介质层500可以为ON(Oxide-Nitride)结构，即栅间介质层500可以包含有氧化层和氮化层，如氧化硅层和氮化硅层，形成ON结构。

在一些实施例中，第三栅极层600的物质可以是多晶材质，如多晶硅。

然后进行刻蚀处理，以形成第一岛状结构，其中，第一岛状结构中的第一栅极的第一漏极端和第二漏极端的侧壁端残留有部分的第二栅极层，残留的第二栅极层作为第二栅极。

参阅图15a和图15b，图15a是本申请中形成第一岛状结构一实施例第一方向的结构示意图；图15b是本申请中形成第一岛状结构一实施例第二方向的结构示意图。

具体地，如图15b所示，在第二方向上，对第一漏极端121和第二漏极端123上的第三栅极层600、栅间介质层500和第二栅极层300进行刻蚀处理，以形成第一岛状结构；并且在第一岛状结构中，第一栅极200远离共用源极端122的一侧残留有部分的第二栅极层300，即第一岛状结构中的第一栅极的第一漏极端和第二漏极端的侧壁端残留有部分的第二栅极层，则以该残留部分的第二栅极层300作为第二栅极310，第二栅极310与第一栅极200远离共用源极端122的一侧接触，并与第一漏极端121和/或第二漏极端123接触；例如，共用源极端122两侧分别有对应的第二栅极310，则其中一侧的第二栅极310与第一漏极端121接触，则另一侧的第二栅极310与第二漏极端123接触，则第一栅极200和第二栅极310组成的半浮栅与第一漏极端121和/或第二漏极端123接触，形成PN结接触。

在一些实施例中，第二栅极310在第二方向上的宽度可以为预设线宽，预设线宽可以为10nm-20nm。

在一些实施例中，还需要对第一岛状结构进行刻蚀处理，以去除共用源极端上的部分的第三栅极层600、栅间介质层500和介质层130，并形成第二岛状结构，残留的第三栅极层600作为存储器件中存储单元的控制栅，其控制栅藉由残留的栅间介质层500与作为半浮栅的第一栅极200和第二栅极310隔离。其中，第一栅极200靠近共用源极端122的另一侧残留有部分的介质层130，第一栅极200藉由栅极绝缘层160和残留的介质层130与掺杂区120隔离。

并在第一岛状结构的两侧分别形成侧墙700。

参阅图16a和16b，图16a是本申请中形成第二岛状结构一实施例第一方向的结构示意图；图16b是本申请中形成第二岛状结构一实施例第二方向的结构示意图。

具体地，如图16b所示，在第二方向上，对第一岛状结构共用源极端122的部分进行刻蚀处理，以去除共用源极端122上的部分的第三栅极层600、栅间介质层500和介质层130，并形成第二岛状结构，因为共用源极端122两侧对应有第一漏极端121和第二漏极端123，因此形成对应的两个第二岛状结构；其中，第一栅极200靠近共用源极端122的一侧残留有部分的介质层130，使得第一栅极200藉由栅极绝缘层160和残留的介质层130与掺杂区120隔离，也即第一栅极200和共用源极端122被栅极绝缘层160和残留的介质层130所隔离；第二岛状结构中残留的第三栅极层600作为存储器件中存储单元的控制栅610，控制栅610藉由残留的栅间介质层500与作为半浮栅的第一栅极200和第二栅极310隔离，并以残留的介质层130作为介质隔离挡墙；即介质隔离挡墙包括有第一介质隔离挡墙和第二介质隔离挡墙，第一介质隔离挡墙设置在衬底上，第二介质隔离挡墙设置在第一介质隔离挡墙上，第一介质隔离挡墙的材质为氧化硅，第二介质隔离挡墙的材质为氮化硅。

在一些实施例中，在对第一岛状结构共用源极端122的部分进行刻蚀处理时，可以将介质层130全部去除，使得第二岛状结构中不会残留介质层130。

并在形成第二岛状结构后，在第二岛状结构的两侧分别形成侧墙700，其中，侧墙700为绝缘侧墙。

在一些实施例中，在形成侧墙700之后，在侧墙700的外侧下方，对衬底110进行源漏离子注入，以在共用源极端122中形成对应的共用源掺杂区，在第一漏极端121中形成第一漏掺杂区，在第二漏极端123中形成第二漏掺杂区，也即对衬底进行源漏离子注入形成对应的源极和漏极。

在一些实施例中，第一栅极200靠近共用源极端122的一侧残留有部分的介质层130的宽度可以与第二栅极310的线宽相同，即第二岛状结构中的介质层130在第二方向上的线宽可以为10nm-20nm。

经过上述步骤，可以在半导体基体100上分别形成独立分开的半浮栅晶体管J1和J2，进而形成存储器件中的存储单元。

在一些实施例中，半浮栅晶体管J1和J2中的第二栅极310的线宽一致，有利于保证半浮栅晶体管储存时间的一致性。

本申请还涉及一种存储器件，包括前述的半浮栅晶体管。

具体地，存储器件包括有衬底、凹槽、第一栅极和第二栅极；其中，凹槽从衬底的第一表面向衬底延伸，且凹槽的内壁上形成有栅极绝缘层；第一栅极填充在具有栅极绝缘层的凹槽中并延伸到衬底上，第一栅极藉由栅极绝缘层与衬底隔离；第二栅极设置在第一栅极的一侧，并与衬底和第一栅极接触，第一栅极和第二栅极构成存储器件中存储单元的半浮栅。

在一些实施例中，衬底中形成有第二掺杂类型阱区、掺杂区，其中，掺杂区位于衬底的一侧，第二掺杂类型阱区位于掺杂区之下，并与掺杂区接触，其中，掺杂区具有第一掺杂类型，第一掺杂类型与第二掺杂类型的掺杂类型相反。

在一些实施例中，衬底中还包括用于隔离存储器件中存储单元的浅沟槽隔离结构，第一栅极高于浅沟槽隔离结构，以形成齿状结构。

在一些实施例中，该存储器件中的半浮栅晶体管的个数可以为多个，例如2个、3个、4个等，且不同半浮栅晶体管中的第二栅极310的线宽为10nm-20nm，当前技术中对应的接触窗口大于该数值，导致对应的栅极线宽大于该数值，因此，本申请中的存储器件相对于当前技术的线宽更小，缩小了第二栅极在掺杂区上占用的面积，提高了存储器件的集成密度，提高了存储密度。

在一些实施例中，存储器件还包括介质隔离挡墙，设置在第一栅极靠近共用源极端的一侧，介质隔离挡墙包括有第一介质隔离挡墙和第二介质隔离挡墙，第一介质隔离挡墙设置在衬底上，第二介质隔离挡墙设置在第一介质隔离挡墙上，第一介质隔离挡墙的材质为氧化硅，第二介质隔离挡墙的材质为氮化硅。

在一些实施例中，介质隔离挡墙包括：第一介质隔离挡墙和第二介质隔离挡墙，第一介质隔离挡墙设置在掺杂区上，第二介质隔离挡墙设置在第一介质隔离挡墙上。

在一些实施例中，存储器件还包括栅间介质层和第三栅极；栅间介质层设置在第二栅极、第一栅极和介质隔离挡墙上；第三栅极设置在栅间介质层上，其中，第三栅极构成存储器件中存储单元的控制栅极。

在一些实施例中，存储器件还包括侧墙，设置在存储器件中存储单元的两侧。

存储器件的制造方法包括：提供半导体基体，半导体基体包括衬底、形成在衬底上的介质层、以及用于隔离存储器件中存储单元的浅沟槽隔离结构；从介质层朝向衬底开设第一凹槽，并在第一凹槽内依次形成栅极绝缘层和第一栅极；在第一栅极的一侧形成第二栅极，其中，第二栅极接触衬底和第一栅极，且第二栅极与第一栅极构成存储器件中存储单元的半浮栅。通过上述方法，将第一栅极形成在第一凹槽内，可以有效减小第一栅极的尺寸，因此在位线延伸方向减小了半浮栅的尺寸，在同一尺寸下，提高了存储器件的集成密度，相应提高了存储密度，进而做相同密度的存储器件时，降低了成本。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。