高线性度信号放大电路

技术领域

本发明涉及电子技术，特别涉及集成电路技术。

背景技术

目前高速模数转换器，最具设计挑战和设计难度的模块之一，即是用于处理信号放大的模块。为了保证信号的线性度，一般在信号采样时，仅采样较小的信号幅度，同时，开关的速度和耐压也限制了信号的幅度，因此，采样后的信号一般幅度较小。而为了保证后续电路的噪声性能，一般需要将该信号再放大，因此需要一款放大器，将采样信号放大的同时，满足高速高线性度的需求。

第一种现有技术是使用共源放大器电路，如图1所示。其开环的结构保证了信号的放大速度，但在输入信号变化时，放大管的跨导gm也在变化，使信号的增益不稳定，导致信号放大的非线性较差。同时，该结构也限制了输入信号的共模电压，一般需要输入共模电压在VDD/2附近，这也会要求前级采样时钟的电压抬高，增加电路的设计复杂度。

第二种现有技术如图2所示，使用反相器结构的放大器。该结构的优点是PMOS管和NMOS管同时放大信号，会有一定的非线性抵消效果。设计时使PMOS管和NMOS管的跨导之和，在输入信号变化时保持稳定，则可以提高信号的线性度。但该结构仍存在共模电压限制的问题。

为了降低高速采样时钟的设计难度，IBM等公司采用源极跟随器的结构作为高速信号缓冲器，作为第三种现有技术，如图3所示。由于使用PMOS栅极作为输入管，共模输入电压可以很低，甚至在0V电压左右，这可以缓解前级采样时钟的设计复杂度。同时，由于使用了源极跟随器结构，信号的增益比较稳定，保证了输出信号的线性度。采用该源级跟随缓冲器设计的前端采样保持电路如图4所示，由于采用PMOS作为源级跟随器，输入共模电压可以最低低至AGND；因此，采样时钟也可以不需要栅压自举或电容耦合等方式抬高电压，从而可以实现10GSPS甚至更高速度的采样。

该方案的缺点是，由于采用源级跟随，不能放大信号，甚至由于衬偏效应，信号幅度还有所缩小，从而增加了后级电路的设计难度。

总之，现有的高速信号缓冲器主要存在输入共模电压高，或不能放大信号的缺点；同时，上述的几种类型缓冲器线性度也较差。

发明内容

本发明所要解决的技术问题是，提供一种高线性度信号放大电路，在保持保持高线性度的同时，能够降低输入共模电压。

本发明解决所述技术问题采用的技术方案是，高线性度信号放大电路，包括差分放大电路，其特征在于，还包括差分升压电路，所述差分升压电路具有正性差分升压输入端、负性差分升压输入端和正性差分升压输出端(OP)、负性差分升压输出端(ON)，正性差分升压输出端(OP)与差分放大电路的负性差分放大控制端连接，负性差分升压输出端(ON)与差分放大电路的正性差分放大控制端连接。

进一步的，所述差分升压电路包括负性升压支路和正性升压支路，

所述正性升压支路包括第一PMOS管(M1)和第三PMOS管(M3)，第三PMOS管(M3)的源极接高电平，栅极接偏置电压VB，漏极接正性差分升压输出端(OP)；第一PMOS管(M1)的源极接正性差分升压输出端(OP)，栅极作为正性输入信号端，漏极接地；所述负性升压支路包括第二PMOS管(M2)和第四PMOS管(M4)，第四PMOS管(M4)的源极接高电平，栅极接偏置电压VB，漏极接负性差分升压输出端(ON)；第二PMOS管(M2)的源极接负性差分升压输出端(ON)，栅极作为负性输入信号端，漏极接地。

所述差分放大电路包括负性放大支路和正性放大支路，所述负性放大支路包括第五PMOS管(M5)和第七PMOS管(M7)，第七PMOS管(M7)的源极接高电平，栅极作为负性差分放大控制端，漏极接负性差分放大输出端；第五PMOS管(M5)的源极接负性差分放大输出端，栅极接负性输入信号端，漏极接地；所述正性放大支路包括第六PMOS管(M6)和第八PMOS管(M8)，第八PMOS管(M8)的源极接高电平，栅极作为正性差分放大控制端，漏极接正性差分放大输出端；第六PMOS管(M6)的源极接正性差分放大输出端，栅极接正性输入信号端，漏极接地。

或者，所述差分升压电路包括负性升压支路和正性升压支路，所述正性升压支路包括第十NMOS管(M10)和第三十NMOS管(M30)，第十NMOS管(M10)的源极接地，栅极接偏置电压VB，漏极接正性差分升压输出端(OP)；第三十NMOS管(M30)的源极接正性差分升压输出端(OP)，栅极作为正性输入信号端，漏极接高电平；所述负性升压支路包括第二十NMOS管(M20)和第四十NMOS管(M40)，第二十NMOS管(M20)的源极接地，栅极接偏置电压VB，漏极接负性差分升压输出端(ON)；第四十NMOS管(M40)的源极接负性差分升压输出端(ON)，栅极作为负性输入信号端，漏极接高电平。

所述差分放大电路包括负性放大支路和正性放大支路，所述负性放大支路包括第五十NMOS管(M50)和第七十NMOS管(M70)，第五十NMOS管(M50)的源极接地，栅极接正性差分升压输出端(OP)，漏极接负性差分放大输出端；第七十NMOS管(M70)的源极接负性差分放大输出端，栅极接负性输入信号端，漏极接高电平；所述正性放大支路包括第六十NMOS管(M60)和第八十NMOS管(M80)，第六十NMOS管(M60)的源极接地，栅极接负性差分升压输出端(ON)，漏极接正性差分放大输出端；第八十NMOS管(M80)的源极接正性差分放大输出端，栅极接正性输入信号端，漏极接高电平。

进一步的，还包括一个偏置电压电路，所述偏置电压电路包括：第九PMOS管(M9)，其源极接高电平，栅极和漏极相接；偏置输入PMOS管(M0)，其源极接第九PMOS管(M9)的漏极，漏极接地，栅极接偏置控制信号。

本发明还包括非线性抵消电路，所述非线性抵消电路包括：

第十一NMOS管(M11)，其漏极接正性差分放大输出端，栅极接正性输入信号端，源极接地；

第十二NMOS管(M12)，其漏极接负性差分放大输出端，栅极接负性输入信号端，源极接地。

本发明的有益效果是：

1、可支持低共模信号输入，优化高速采样时钟电路的复杂度。

2、放大速度比传统闭环运放更快。

3、提供增益的同时，放大器线性度比传统开环运放更高。

附图说明

图1是第一种现有技术的示意图。

图2是第二种现有技术的示意图。

图3是第三种现有技术的缓冲器示意图。

图4是第三种现有技术的采样保持电路示意图。

图5是本发明的第一种实施方式的电路图。

图6是本发明提供的带偏置电路的整体电路图。

图7是本发明提供的非线性抵消电路的整体电路图。

图8是第二种实施方式的电路图。

具体实施方式

实施方式一：PMOS实现。

图5是差分信号放大电路。

第一级为源极跟随器结构的差分升压电路，作用是抬高输入电压。其结构为，所述差分升压电路包括负性升压支路和正性升压支路，

所述正性升压支路包括第一PMOS管(M1)和第三PMOS管(M3)，第三PMOS管(M3)的源极接高电平，栅极接偏置电压VB，漏极接正性差分升压输出端(OP)；第一PMOS管(M1)的源极接正性差分升压输出端(OP)，栅极作为正性输入信号端，漏极接地；

所述负性升压支路包括第二PMOS管(M2)和第四PMOS管(M4)，第四PMOS管(M4)的源极接高电平，栅极接偏置电压VB，漏极接负性差分升压输出端(ON)；第二PMOS管(M2)的源极接负性差分升压输出端(ON)，栅极作为负性输入信号端，漏极接地。

第二级为差分放大电路，使用源极负载的共源放大。差分放大电路包括负性放大支路和正性放大支路，

所述负性放大支路包括第五PMOS管(M5)和第七PMOS管(M7)，第七PMOS管(M7)的源极接高电平，栅极作为负性差分放大控制端，漏极接负性差分放大输出端(OUTN)；第五PMOS管(M5)的源极接负性差分放大输出端，栅极接负性输入信号端，漏极接地；

所述正性放大支路包括第六PMOS管(M6)和第八PMOS管(M8)，第八PMOS管(M8)的源极接高电平，栅极作为正性差分放大控制端，漏极接正性差分放大输出端(OUTP)；第六PMOS管(M6)的源极接正性差分放大输出端，栅极接正性输入信号端，漏极接地。

差分放大电路中，源极负载的栅极接输入信号IN和IP，提供信号放大的功能，最终信号的增益约为2倍左右(约6dB)。该放大电路的增益为：

由于流过第五PMOS管M5和第七PMOS管M7的电流相等，第六PMOS管M6和第八PMOS管M8电流也相等，因此，设计时通过调整M5-M8管的尺寸比例，即可用调整信号放大器的增益。该结构的放大级类似于图3中的源极跟随器结构电路，通过在负载PMOS管第七PMOS管M7的栅极接相反的输入信号，使负载管变为共源放大的输入管，从而使整体电路可以放大输入信号。

由增益表达式可以看出，该增益的构成比较简单，在输入信号变化时，由于第五PMOS管M5和第七PMOS管M7的电流相等，两者的gm之比也会比较稳定，因此信号增益也会比较稳定，起到提高信号放大线性度的作用。

同时，该电路可以支持更低的共模输入电压。从而使前级的采样时钟，可以用简单的CMOS缓冲器驱动，而不需要栅压自举或AC耦合，可以减小芯片面积，并提升采样时钟的频率。

增加偏置电路的整体电路结构如图6所示。其中Vcm设置为输入共模电压，则可以使偏置支路的静态电流与其余支路相等，使电路建立在合适的静态工作点，保证信号放大的性能。偏置电压电路包括：第九PMOS管(M9)，其源极接高电平，栅极和漏极相接；偏置输入PMOS管(M0)，其源极接第九PMOS管(M9)的漏极，漏极接地，栅极接偏置控制信号。

作为一个优选的实施例，可以通过非线性抵消技术，进一步优化非线性，如图7所示。所述非线性抵消电路包括：

第十一NMOS管(M11)，其漏极接正性差分放大输出端，栅极接正性输入信号端，源极接地；

第十二NMOS管(M12)，其漏极接负性差分放大输出端，栅极接负性输入信号端，源极接地。

实施方式二：NMOS实现。

参见图8。本实施方式的差分升压电路包括负性升压支路和正性升压支路，所述正性升压支路包括第十NMOS管(M10)和第三十NMOS管(M30)，第十NMOS管(M10)的源极接地，栅极接偏置电压VB，漏极接正性差分升压输出端(OP)；第三十NMOS管(M30)的源极接正性差分升压输出端(OP)，栅极作为正性输入信号端，漏极接高电平；所述负性升压支路包括第二十NMOS管(M20)和第四十NMOS管(M40)，第二十NMOS管(M20)的源极接地，栅极接偏置电压VB，漏极接负性差分升压输出端(ON)；第四十NMOS管(M40)的源极接负性差分升压输出端(ON)，栅极作为负性输入信号端，漏极接高电平。

本实施方式的差分放大电路包括负性放大支路和正性放大支路，所述负性放大支路包括第五十NMOS管(M50)和第七十NMOS管(M70)，第五十NMOS管(M50)的源极接地，栅极接正性差分升压输出端(OP)，漏极接负性差分放大输出端；第七十NMOS管(M70)的源极接负性差分放大输出端，栅极接负性输入信号端，漏极接高电平；所述正性放大支路包括第六十NMOS管(M60)和第八十NMOS管(M80)，第六十NMOS管(M60)的源极接地，栅极接负性差分升压输出端(ON)，漏极接正性差分放大输出端；第八十NMOS管(M80)的源极接正性差分放大输出端，栅极接正性输入信号端，漏极接高电平。

基于前文对PMOS管实现方式的分析和说明，普通技术人员能够理解NMOS管实现方式的原理，故不再赘述其细节。