高速流水线混合域模数转换器

技术领域

本发明属于半导体技术领域，具体涉及一种高速流水线混合域模数转换器。

背景技术

近年来，随着半导体工艺的不断发展，晶体管的尺寸不断降低，电压域流水线模数转换器(Analog to Digital Converter，ADC)中所使用运算放大器的设计难度不断加大，并且电压域流水线ADC功耗过大，难以应用于低功耗场景。

时间域ADC由于其高度数字化的电路结构，在低电源电压和高速场景都有着明显的优势，将时间域量化与电压域量化结合的结构，电压-时间混合域流水线ADC逐渐成为学术界和工业界研究的热点。

目前高速流水线电压-时间混合域ADC往往使用Flash ADC和基于延时线的TDC混合，其第一级为Flash ADC，Flash ADC完成输入电压信号的第一级量化，量化出的码值控制电容阵列产生余差电压信号，余差电压经过余差放大器的放大，再由电压-时间转换器完成余差电压到时间差的转换，随后由延时线型时间数字转换器将时间信号量化为数字码值，该结构虽然可以实现高速，但是由于基于延时线的TDC，上下两级时间信号每经过一个延时单元便需要一个时间比较器进行比较，这会增大电路功耗；此外，当时间域量化位数提高时，这种消耗会呈现指数型增加。

因此，亟需改善现有技术中的上述缺陷。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高速流水线混合域模数转换器。本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明提供一种高速流水线混合域模数转换器，至少包括模数转换器、温度计码电容阵列、放大器、电压时间转换器、一步多位逐次逼近时间数字转换器和编码器；

模数转换器的第一端输入差分电压信号，温度计码电容阵列的输入端与模数转换器的第二端电连接，用于接收模数转换器处理后输出的温度计码；放大器的输入端与温度计码电容阵列的输出端电连接，用于接收温度计码电容阵列处理后输出的余量电压信号；电压时间转换器的输入端与放大器的输出端电连接，用于接收放大器处理后输出的放大后的余量电压信号；一步多位逐次逼近时间数字转换器的输入端与电压时间转换器的输出端电连接，用于接收电压时间转换器处理后输出的余量时间信号；编码器的第一端与一步多位逐次逼近时间数字转换器的输出端电连接，用于接收一步多位逐次逼近时间数字转换器处理后输出的第二级数字信号，编码器的第二端与模数转换器的第三端电连接，用于接收模数转换器处理后输出的第一级数字信号，编码器用于将第一级数字信号和第二级数字信号进行编码，并将其码值组合，输出量化级数字码信号。

本发明的有益效果：

本发明提供的一种高速流水线混合域模数转换器，电压域模数转换器采用内插式Flash模数转换器，可以有效提高电压域量化速度；相比于传统二进制电容阵列，本发明中的温度计码电容阵列具有更快的建立速度，缩短了余差电压产生时间，进一步提高电压域量化速度；余差放大器采用基于反相器类型的余差放大器，具有很快的放大速度；本发明中的电压域电路设计使得第一级电路的量化，余差产生，余差放大等三个过程时间大大缩短，相比于传统混合域量化中第一级使用逐次逼近型模数转换器；本发明中电压域的量化速度大大提高；而在第二级，电路设计使用逐次逼近型时间数字转换器，而不是传统的延时线时间数字转换器，大大降低电路功耗；如此，使用逐次逼近时间数字转换器作为时间域量化部分，能够有效降低电路功耗，此外，使用逐次逼近时间数字转换器，能够有效降低电路结构在芯片中占用的面积。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的高速流水线混合域模数转换器的一种示意图；

图2是本发明实施例提供的一步多位逐次逼近时间数字转换器的一种示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

针对现有高速流水线电压-时间混合域ADC往往使用Flash ADC和基于延时线的TDC混合，虽然可以实现高速，但由于基于延时线的TDC，上下两级时间信号每经过一个延时单元便需要一个时间比较器进行比较，会增大电路功耗，并且当时间域量化位数提高时，消耗会呈现指数型增加。

有鉴于此，本发明提供一种高速流水线混合域模数转换器，使用逐次逼近型TDC代替传统延时线型时间数字转换器作为混合域ADC第二级的量化模块，大大降低电路功耗，并且考虑到目前的逐次逼近型时间数字转换器转换速度较慢，本发明使用一步多位技术提高逐次逼近型时间数字转换器的转换速度，可以有效的减少量化级数，从而减少上下路径时间信号的误差。

请参见图1所示，图1是本发明实施例提供的高速流水线混合域模数转换器的一种示意图，本发明所提供的一种高速流水线混合域模数转换器，包括：

至少包括模数转换器、温度计码电容阵列、放大器、电压时间转换器、一步多位逐次逼近时间数字转换器和编码器；

模数转换器的第一端输入差分电压信号，温度计码电容阵列的输入端与模数转换器的第二端电连接，用于接收模数转换器处理后输出的温度计码Tcode；放大器的输入端与温度计码电容阵列的输出端电连接，用于接收温度计码电容阵列处理后输出的余量电压信号V

具体而言，请继续参见图1所示，本实施例提供的一种高速流水线混合域模数转换器，模数转换器对输入的差分电压信号进行粗量化，即对第一电压信号Vip和第二电压信号Vin进行粗量化，得到第一级量化的数字码信号；温度计码电容阵列的输入端与模数转换器的第二端电连接，对模数转换器输出的温度计码Tcode进行处理，获取余量电压信号V

传统混合型模数转换器往往使用逐次逼近型模数转换器进行混合，但随着工艺的发展，电源电压的降低，给电压域混合型模数转换器设计带来极大的困难；而电压域量化和时间域量化混合型模数转换器成为解决这种问题的有效方案。目前电压域量化和时间域量化混合型模数转换器往往使用逐次逼近型模数转换器与延时线型时间数字转换器混合，由于电压域逐次逼近模数转换器的速度限制以及时间域延时线型时间数字转换器功耗的限制，这种结构难以发挥时间域高速和低功耗的特点。

本实施例中，电压域模数转换器采用内插式Flash模数转换器，可以有效提高电压域量化速度；相比于传统二进制电容阵列，本实施例中的温度计码电容阵列具有更快的建立速度，缩短了余差电压产生时间，进一步提高电压域量化速度；余差放大器采用基于反相器类型的余差放大器，具有很快的放大速度；本实施例中的电压域电路设计使得第一级电路的量化，余差产生，余差放大等三个过程时间大大缩短，相比于传统混合域量化中第一级使用逐次逼近型模数转换器，本实施例中电压域的量化速度大大提高；而在第二级，电路设计使用逐次逼近型时间数字转换器，而不是传统的延时线时间数字转换器，大大降低电路功耗；如此，使用逐次逼近时间数字转换器作为时间域量化部分，能够有效降低电路功耗，此外，使用逐次逼近时间数字转换器，能够有效降低电路结构在芯片中占用的面积。

需要说明的是，图1所示实施例仅示意性示出了高速流水线混合域模数转换器中各部件连接关系，并不代表其实际的位置和连接关系，图1中V

在本发明的一种可选地实施例中，请继续参见图1所示，余量时间信号T

在本发明的一种可选地实施例中，请参见图2所示，图2是本发明实施例提供的一步多位逐次逼近时间数字转换器的一种示意图，时间数字转换器包括延时单元DELAY、时间比较器PD、延时阵列、选择器MUX和当前级编码器；

延时单元DELAY的输入端接收余量时间信号T

延时阵列的输入端接收余量时间信号T

在本发明的一种可选地实施例中，请继续参见图2所示，一步多位逐次逼近时间数字转换器为一步二位逐次逼近时间数字转换器。

在本发明的一种可选地实施例中，请继续参见图2所示，一步二位逐次逼近时间数字转换器包括第一延时单元、第二延时单元、第一时间比较器、第二时间比较器、第三时间比较器、第一延时阵列、第二延时阵列、第一选择器、第二选择器、当前级编码器；

第一延时单元的输入端接收第一余量时间信号Tp，第一延时单元的输出端与第一时间比较器的第一端电连接，第一时间比较器的第二端接收第二余量时间信号Tn，第一时间比较器的第三端与当前级编码器的第一端电连接；第二时间比较器的第一端接收第一余量时间信号Tp，第二时间比较器的第二端接收第二余量时间信号Tn，第二时间比较器的第三端与当前级编码器的第三端电连接；第二延时单元的输入端接收第二余量时间信号Tn，第二延时单元的输出端与第三时间比较器的第一端电连接，第三时间比较器的第二端接收第二余量时间信号Tn，第二时间比较器的第三端与当前级编码器的第三端电连接；当前级编码器根据第一时间比较器处理后的码值、第二时间比较器处理后的码值和第三时间比较器处理后的码值进行处理，得到当前级第一码值和当前级第二码值；

第一延时阵列的输入端接收第一余量时间信号Tp，第一延时阵列的输出端与第一选择器的第一端电连接，第一选择器的第二端与当前级编码器的第四端电连接，第一选择器根据第一延时阵列处理后的信号和当前级第一码值得到第一次级量化输入时间信号；第二延时阵列的输入端接收第二余量时间信号Tn，第二延时阵列的输出端与第二选择器的第一端电连接，第二选择器的第二端与当前级编码器的第五端电连接，第二选择器根据第二延时阵列处理后的信号和当前级第二码值得到第二次级量化输入时间信号。

在本发明的一种可选地实施例中，请继续参见图2所示，第一延时阵列和第二延时阵列均包括第一延时模块、第二延时模块、第三延时模块和第四延时模块。

在本发明的一种可选地实施例中，请继续参见图2所示，第一选择器和第二选择器均为四选一选择器。

具体而言，请继续参见图2所示，本实施例中，为了使得逐次逼近型时间数字转换器能够满足高速的设计目标，使用一步多位技术提高逐次逼近型时间数字转换速度。而与目前已有的电压域一步多位技术不同，时间信号无法像电压信号那样储存在电容阵列上，无法直接通过开关控制电容阵列产生不同的电压，因此时间域一步多位技术与电压域一步多位技术并不相同。本实施例中通过使用延时单元DELAY来产生参考时间沿，经过三个时间比较器PD产生三位码值，通过对这三个码值进行编码，即可得到这一周期量化的两个码值。而一步多位电压域逐次逼近模数转换器可以通过控制电容阵列上不同的开关开启，从而在电容阵列上产生下一周期的量化电压，时间域量化若想实现储存的操作，则需要增加额外的时间电压转化器，大大增加了电路的复杂度，本实施例中电路设计直接使用延时单元DELAY阵列和四选一选择器MUX来产生下一周期的量化时间，简易的实现了时间域一步多位技术余差时间的产生。时间域一步多位逐次逼近型时间数字转换不仅相比于传统延时线型时间数字转换器具有更低的功耗，相比于电压域的一步多位逐次逼近型模数转换器也具有更好的能效比，以及对低电源电压更好的适应性。

具体地，使用第一时间比较器比较经第一延时单元处理后的第一余量时间信号Tp的延时与第二余量时间信号Tn，使用第二时间比较器比较第一余量时间信号Tp与第二余量时间信号Tn，使用第三时间比较器比较经第二延时单元处理后的第二余量时间信号Tn的延时与第一余量时间信号Tp，经过第一时间比较器、第二时间比较器和第三时间比较器比较后，分别输出三个比较结果，将比较结构输入当前级编码器进行编码，获取两个码值，根据不同的码值，分别控制四选一选择器选择经过不同延时的第一余量时间信号Tp和第二余量时间信号Tn，并相应的选择出次级量化输入时间信号传输给下一级。

其中，请参见图2所示，第一延时阵列和第二延时阵列均包括第一延时模块、第二延时模块、第三延时模块和第四延时模块，第一延时模块延时后为T

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。