时钟传输电路和半导体设备

文献发布时间：2024-04-18 19:58:21

技术领域

本发明的实施方式涉及用于在多种集成电路中传输时钟的时钟传输电路。

背景技术

包括存储器装置的各种集成电路正被开发为具有高容量并且以低功耗高速操作。半导体装置被设计为与频率越来越高的时钟同步操作以实现高速化的目的。

如今，时钟的频率越来越高于千兆赫兹(GHz)，并且为了使半导体装置准确地与高频时钟同步操作，时钟也必须非常准确。换言之，如果时钟具有大量的抖动或者占空比偏离50:50，则与时钟同步操作的半导体装置的操作定时也会发生偏移，使得不可能保证稳定的电路操作。

时钟传输电路用于在半导体装置内部传输时钟或在半导体装置之间传输时钟，并且要求由时钟传输电路传输的时钟具有高质量。

发明内容

本发明的实施方式提供涉及能够传输高质量时钟的时钟传输电路。

根据本发明的实施方式，一种时钟传输电路包括：时钟驱动器电路，其适于传输时钟并且响应于升压信号而调整其驱动力；低通滤波器电路，其适于接收时钟并输出初始化信号；以及升压信号发生电路，其适于生成升压信号，升压信号响应于初始化信号而被激活并且响应于时钟而被停用。

根据本发明的另一实施方式，一种时钟传输电路包括：时钟驱动器电路，其适于传输时钟；以及驱动力控制电路，其适于在时钟处于低频率的区段中增大时钟驱动器电路的输出的上升转变驱动力，并且在时钟处于高频率的区段中减小上升转变驱动力。

根据本发明的又一实施方式，一种半导体设备包括：时钟驱动器，其被配置为驱动输入时钟以输出输出时钟，输入时钟在复位区段中保持高，在前同步码区段中保持低，并且在后同步码区段中翻转，并且重复包括复位区段、前同步码区段和后同步码区段的区段的集合；低通滤波器，其被配置为生成初始化信号，该初始化信号在输入时钟以低频率翻转时翻转并且在复位区段的两端根据输入时钟的转变而转变；以及升压电路，其被配置为根据初始化信号的上升沿使能升压信号，并在后同步码区段中根据输入时钟的上升沿禁用升压信号，其中时钟驱动器还被配置为响应于使能的升压信号而增加其驱动力，以在后同步码区段中至少加速输出时钟从逻辑低电平到逻辑高电平的初始转变。

附图说明

图1是例示了根据本发明的实施方式的时钟传输电路的框图。

图2是例示了根据本发明的实施方式的图1的操作的定时图。

图3是例示了根据本发明的另一实施方式的时钟传输电路的框图。

图4是例示了根据本发明的实施方式的图3所示的时钟传输电路的高速操作的定时图。

图5是例示了根据本发明的实施方式的图3所示的时钟传输电路的低速操作的定时图。

图6是例示了根据本发明的又一实施方式的时钟传输电路的框图。

具体实施方式

下面将参照附图更详细地描述本发明的各种实施方式。然而，本发明可以以不同的形式体现，并且不应被解释为限于在此阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底的和完整的，并将本发明的范围充分地传达给本领域的技术人员。贯穿本公开，相似的附图标记贯穿本发明的各个附图和实施方式指代相似的部件。

图1是例示了根据本发明的实施方式的时钟传输电路100的框图。图2是例示了根据本发明的实施方式的图1的操作的定时图。

参照图1，时钟传输电路100可以包括串联联接的两个反相器101和103。时钟传输电路100可以将输入到输入节点IN的时钟直接传输到输出节点OUT。

图2示出了时钟传输电路100的输入节点IN和输出节点OUT的波形。图2中绘出了输出节点OUT的实际模拟波形和输出节点OUT的数字波形。可以看出，数字波形依据模拟波形的电压电平是高于VCC/2电平还是低于VCC/2电平而变为“高”或“低”。

参照图2，当时钟在“低”电平被停用然后被激活并翻转时，第一个时钟脉冲的脉冲宽度WA可以比其它脉冲宽度WB窄。这是因为时钟的第一个脉冲从电压电平0开始摆动，而第二个脉冲从高于0的ΔV电平开始摆动。

也就是说，当时钟被停用然后被激活时，第一个脉冲的摆动宽度可以与第二个脉冲及后续脉冲的摆动宽度不同，使得第一个脉冲的脉冲宽度WA小于第二个脉冲和后续脉冲的脉冲宽度WB。

图3是例示了根据本发明的另一实施方式的时钟传输电路300的框图。

参照图3，时钟传输电路300可以包括时钟驱动器电路310和驱动力控制电路350。时钟传输电路300可以用于在集成电路芯片内部传输时钟，或者可以用于在不同集成电路芯片之间传输时钟。

时钟驱动器电路310可以用于将输入时钟CLK_IN传输到输出时钟CLK_OUT。可以基于升压信号BOOST来调整时钟驱动器电路310的驱动力。具体而言，当升压信号BOOST被激活时，时钟驱动器电路310将输出时钟CLK_OUT从“低”电平驱动到“高”电平的上升转变驱动力可以变强。时钟驱动器电路310可以包括用于将输入时钟CLK_IN反相并输出的第一反相器320、以及用于将第一反相器320的输出反相并输出输出时钟CLK_OUT的第二反相器330。可以基于升压信号BOOST来调整第一反相器320的灌电流量。

第一反相器320可以包括PMOS晶体管321和322以及NMOS晶体管323、324、325和326。PMOS晶体管321可以通过在其栅极接收接地电压VSS并保持在维持导通状态来拉(source)第一反相器320的操作电流。NMOS晶体管324可以通过在其栅极接收电源电压VCC并保持在维持导通状态，来灌(sink)第一反相器320的操作电流。PMOS晶体管322和NMOS晶体管323可以将输入时钟CLK_IN反相并将其输出到第一反相器320的输出节点。NMOS晶体管325和326可以在升压信号BOOST被激活为“高”电平时导通，以灌第一反相器320的操作电流，并且可以在升压信号BOOST被停用为“低”电平时截止。当升压信号BOOST被激活并且NMOS晶体管325和326导通时，可以加速第一反相器320的输出节点的电压电平从“高”电平到“低”电平的转变。结果，可以加速从第二反相器330输出的输出时钟CLK_OUT从“低”电平到“高”电平的转变。即，可以加速输出时钟CLK_OUT的上升。

驱动力控制电路350可以生成升压信号BOOST，以在输入时钟CLK_IN处于低频率的区段中增大时钟驱动器电路310的上升转变驱动力，并且在输入时钟CLK_IN处于高频率的区段中减小时钟驱动器电路310的上升转变驱动力。驱动力控制电路350可以包括低通滤波器电路360和升压信号发生电路370。

低通滤波器电路360可以接收输入时钟CLK_IN并输出初始化信号RST。随着输入时钟CLK_IN的频率增加，低通滤波器电路360可能不愿(hesitate)激活初始化信号RST。低通滤波器电路360可以包括串联联接的四个反相器361、362、363和364。在它们当中，反相器363可以包括PMOS晶体管365、电阻器366和367、以及NMOS晶体管368。当反相器363的输入处于“低”电平时，PMOS晶体管365可以将反相器363的输出RST_N驱动到“高”电平，而当反相器363的输入处于“高”电平时，NMOS晶体管368可以将反相器363的输出RST_N驱动到“低”电平。电阻器366和367可能干扰NMOS晶体管368将反相器363的输出RST_N驱动到“低”电平。当NMOS晶体管368的导通时间由于电阻的干扰而较短时，也就是说，当输入时钟CLK_IN处于高频率时，反相器363可能难以将输出RST_N驱动至“低”电平。因此，当输入时钟CLK_IN具有高频率时，低通滤波器电路360可能难以将通过将输出RST_N反相生成的初始化信号RST驱动到“高”电平。

升压信号发生电路370可以响应于初始化信号RST的激活而激活升压信号BOOST，并且响应于输入时钟CLK_IN的上升沿而停用升压信号BOOST。由于初始化信号RST不能在输入时钟CLK_IN处于高频率的区段中被激活，因此升压信号BOOST可以在输入时钟CLK_IN处于高频率的区段中维持在非激活状态。此外，在输入时钟CLK_IN处于低频率的区段中，升压信号BOOST可以响应于初始化信号RST的激活而被激活，以增加时钟驱动器电路310的上升驱动力，并且升压信号BOOST可以响应于输入时钟CLK_IN的上升而被停用。最终，升压信号BOOST可以被生成为使得时钟驱动器电路310在输入时钟CLK_IN具有低频率的区段中强有力地驱动输出时钟CLK_OUT的上升。

升压信号发生电路370可以由D触发器形成。作为固定为“高”电平的信号的电源电压VCC可以输入到D触发器的输入端子D，并且输入时钟CLK_IN可以输入到时钟端子，并且可以从反相输出端子QB输出升压信号。此外，D触发器可以响应于初始化信号RST而被初始化。D触发器可以响应于初始化信号RST的激活而将升压信号BOOST激活为“高”电平，并且响应于输入时钟CLK_IN的上升沿而将升压信号BOOST停用为“低”电平。

图4是例示了根据本公开的实施方式的图3所示的时钟传输电路300的高速操作的定时图。

参照图4，输入时钟CLK_IN在时刻“401”之前可以维持“高”状态，并且该区段可以是复位区段。从时刻“401”到时刻“403”，输入时钟CLK_IN可以保留处于“低”电平的非激活状态。该区段可以称为前同步码区段，并且从时刻“403”到作为输入时钟CLK_IN翻转5次之后的时刻的时刻“405”，输入时钟CLK_IN可保留处于“低”电平的非激活状态并且该区段可以是后同步码区段。在后同步码区段之后，输入时钟CLK_IN从时刻“405”到时刻“407”保持“高”状态的区段可以是复位区段。从时刻‘407’到输入时钟CLK_IN再次翻转时的时刻的区段可以是前同步码区段。存在其中在输入时钟CLK_IN翻转之前输入时钟CLK_IN被停用为“低”电平的前同步码区段，以及存在其中在输入时钟CLK_IN翻转之后输入时钟CLK_IN被停用为“低”电平的后同步码区段。此外，在后同步码区段和前同步码区段之间存在输入时钟维持“高”状态的复位区段。

低通滤波器电路360内部的反相器363的输出信号RST_N是通过将输入时钟CLK_IN延迟并反相而获得的信号。反相器363的电阻器366和367可以干扰将输出信号RST_N驱动到“低”电平。在图4中，可以看出，信号RST_N维持输入时钟CLK_IN的延迟和反相形式，但是在输入时钟CLK_IN快速翻转的高频率区段中，信号RST_N并没有完全转变到“低”电平，而是信号RST_N的电平缓慢地下降，然后再次上升。

初始化信号RST可以具有通过将反相器363的输出信号RST_N反相而获得的电平，并且反相器363的输出信号RST_N在输入时钟CLK_IN快速翻转的区段中可能没有转变为“低”电平。因此，可以看出，在输入时钟CLK_IN快速翻转的区段中，初始化信号RST没有被激活为“高”电平。

升压信号BOOST可以响应于初始化信号RST的激活而被激活并且可以响应于输入时钟CLK_IN的上升沿而被停用。在初始化信号RST的激活时刻与升压信号BOOST的激活时刻之间存在轻微的延迟，这可能是升压信号发生电路370的D触发器的触发器复位延迟。此外，在输入时钟CLK_IN的上升沿与升压信号BOOST的停用时刻之间存在轻微的延迟，这是升压信号发生电路370的D触发器CLK-至-QB延迟。

升压信号BOOST可以在输入时钟CLK_IN的翻转区段期间在输入时钟的第一个脉冲的上升区段期间被激活为“高”电平。因此，时钟驱动器电路310可以强有力地驱动输出时钟CLK_OUT的第一个脉冲的上升，结果，输出时钟CLK_OUT的第一个脉冲的脉冲宽度可以减小到比其它脉冲的宽度更短。

图5是例示了根据本公开的实施方式的图3所示的时钟传输电路300的低速操作的定时图。

参照图5，输入时钟CLK_IN的从时刻“501”开始的前同步码区段可以在时刻“503”结束，并且输入时钟CLK_IN可以从时刻“503”开始翻转。即使输入时钟CLK_IN翻转，输入时钟CLK_IN的脉冲宽度也可以非常宽，这是因为它以低频率翻转。因此，即使在输入时钟CLK_IN翻转的区段中，低通滤波器电路360内部的反相器363的输出信号RST_N也可以转变为“低”电平。因此，通过将反相器363的输出信号RST_N反相而产生的初始化信号RST也可以在输入时钟CLK_IN翻转的区段中被激活数次。

升压信号BOOST反复地可以响应于初始化信号RST的激活而被激活并且可以响应于输入时钟CLK_IN的上升沿而被停用。由于对于输入时钟CLK_IN的每个上升区段，升压信号BOOST被激活为“高”电平，因此时钟驱动器电路310可以强有力地驱动输出时钟CLK_OUT的第一个脉冲至第四个脉冲的上升。每当输出时钟CLK_OUT翻转时，时钟驱动器电路310可以强有力地驱动输出时钟CLK_OUT的上升。

在低速操作期间，输出时钟CLK_OUT的脉冲宽度根据升压信号BOOST的激活/停用的变化量可以很小，并且在具有足够宽的脉冲宽度的低速操作期间，脉冲宽度的变化不敏感。因此，脉冲宽度的这种变化不会对包括时钟传输电路300的系统的操作稳定性造成任何问题。

图6是例示了根据本发明的又一实施方式的时钟传输电路600的框图。

参照图6，时钟传输电路600可以包括时钟驱动器电路610和驱动力控制电路650。

时钟驱动器电路610可以用于将输入时钟CLK_IN传输为输出时钟CLK_OUT。可以基于升压信号BOOST来调整时钟驱动器电路610的驱动力。具体而言，当升压信号BOOST被激活时，时钟驱动器电路610将输出时钟CLK_OUT从“低”电平驱动到“高”电平的上升转变驱动力可以变强。时钟驱动器电路610可以包括用于将输入时钟CLK_IN反相并输出的第一反相器620、以及用于将第一反相器620的输出反相并输出输出时钟CLK_OUT的第二反相器630。不同于图3所示的时钟驱动器电路310，在时钟驱动器电路610中，可以基于升压信号BOOST来调整第二反相器630的拉电流量。

第二反相器630可以包括PMOS晶体管631、632、633和634以及NMOS晶体管635和636。PMOS晶体管631可以在其栅极接收接地电压VSS并且始终维持导通状态，以拉第二反相器630的操作电流。NMOS晶体管636可以在其栅极接收电源电压VCC并始终维持导通状态以灌第二反相器630的操作电流。PMOS晶体管634和NMOS晶体管635可以将第一反相器620的输出反相并输出输出时钟CLK_OUT。PMOS晶体管632和633可以在升压信号BOOST被激活为“低”电平时导通，以拉第二反相器630的操作电流，并且可以在升压信号BOOST被停用为“高”电平时截止。当升压信号BOOST被激活并且PMOS晶体管632和633导通时，可以加速从第二反相器630输出的输出时钟CLK_OUT从“低”电平转变为“高”电平的操作。即，输出时钟(CLK_OUT)的上升可以变得更快。

驱动力控制电路650可以生成升压信号BOOST，以在输入时钟CLK_IN处于低频率的区段中增大时钟驱动器电路610的上升转变驱动力，并且在输入时钟CLK_IN处于高频率的区段中减小时钟驱动器电路610的上升转变驱动力。驱动力控制电路650可以包括低通滤波器电路660和升压信号发生电路670。

低通滤波器电路660可以接收输入时钟CLK_IN并输出初始化信号RST。随着输入时钟CLK_IN的频率变得越大，低通滤波器电路660可能难以激活初始化信号RST。低通滤波器电路660可以包括串联联接的四个反相器661、662、663和664。在它们当中，反相器663可以包括PMOS晶体管665、电阻器666和667、以及NMOS晶体管668。当反相器663的输入处于“低”电平时，PMOS晶体管665可以将反相器663的输出RST_N驱动到“高”电平，而当反相器663的输入处于“高”电平时，NMOS晶体管668可以将反相器663的输出RST_N驱动到“低”电平。电阻器666和667可以干扰NMOS晶体管668将反相器663的输出RST_N驱动到低电平。当NMOS晶体管668的导通时间由于电阻器的干扰而较短时，也就是说，当输入时钟CLK_IN具有高频率时，反相器663的输出RST_N可能很难被驱动到“低”电平。因此，当输入时钟CLK_IN具有高频率时，低通滤波器电路660可能难以将初始化信号RST驱动到“高”电平，初始化信号RST是通过将反相器663的输出RST_N反相而生成的。

升压信号发生电路670可以响应于初始化信号RST的激活而将升压信号BOOST激活为“低”电平，并响应于输入时钟CLK_IN的上升沿而将升压信号BOOST停用为“高”电平。由于在输入时钟CLK_IN处于高频率的区段中初始化信号RST未被激活，因此升压信号BOOST可以在输入时钟CLK_IN处于高频率的区段中维持在非激活状态。此外，在输入时钟CLK_IN处于低频率的区段中，升压信号BOOST可以响应于初始化信号RST的激活而被激活，以增加时钟驱动器电路610的上升驱动力，并且升压信号BOOST可以响应于输入时钟CLK_IN的上升而被停用。最终，升压信号BOOST可以生成为使得时钟驱动器电路610在输入时钟CLK_IN具有低频率的区段中强有力地驱动输出时钟CLK_OUT的上升。

升压信号发生电路670可以由D触发器形成。作为固定为“高”电平的信号的电源电压VCC可以输入到D触发器的输入端子D，并且输入时钟CLK_IN可以输入到时钟端子，可以从输出端子Q输出升压信号。此外，D触发器可以响应于初始化信号RST而被初始化。D触发器可以响应于初始化信号RST的激活而将升压信号BOOST激活为“低”电平，并且响应于输入时钟CLK_IN的上升沿而将升压信号BOOST停用为“高”电平。

除了图6的时钟传输电路600基于升压信号BOOST调整时钟驱动器电路610的第二反相器630的驱动力并且升压信号BOOST的激活电平为“低”电平之外，图6的时钟传输电路600可以与图3的时钟传输电路300以相同方式操作。因此，将省略对图6的时钟传输电路的进一步详细描述。

根据本发明实施方式，可以提升时钟传输电路所传输的时钟质量。

虽然已经针对具体实施方式描述了本发明，但是对于本领域的技术人员来说显而易见的是，可以在不脱离如所附权利要求限定的本发明的精神和范围的情况下，进行各种改变和修改。此外，可以组合这些实施方式以形成附加实施方式。