一种基于反向互补忆阻突触阵列的BAM神经网络电路

技术领域

本申请涉及神经网络电路领域，尤其涉及一种基于反向互补忆阻突触阵列的BAM神经网络电路。

背景技术

在当今信息化的时代，计算能力在很多方面驱动着现代社会的发展，然而现有的冯·诺伊曼体系架构下计算器与存储器彼此独立，串行处理的方式限制了计算机的效率。随着对大脑工作机制的不断探索，类脑神经系统出现有望突破冯·诺伊曼体系架构。

联想记忆作为生物神经网络的高级认知功能，在类脑计算的研究中极为关键。基于传统电子元件的神经网络硬件实现由于未能找到解决存算一体，突触调整与记忆相结合的实现方式，在过去的几十年中一直进展缓慢。新型电路器件——忆阻器的出现给神经网络的硬件实现带来了曙光。

在双向联想记忆神经网络的电路研究方面，在满足大规模集成的要求下，常规的BAM神经网络电路无法实现并行的权重编程，限制了神经网络运算的速度。而神经网络电路必须能够同时满足并行计算和并行编程的要求才能最大限度地发挥硬件实现的优势。

发明内容

本申请的目的在于解决常规的BAM神经网络电路无法实现并行的权重编程，限制了神经网络运算的速度的技术问题，提供一种基于反向互补忆阻突触阵列的BAM神经网络电路。

本申请的上述目的是通过以下技术方案得以实现的：

所述BAM神经网络电路由两个结构相同的神经网络电路组成，记为x层神经网络电路以及y层神经网络电路；所述BAM神经网络电路有m个输入和m个输出；

所述x层神经网络电路和所述y层神经网络电路分别包括：

2m

m

8m个电阻R1、R2、R3、R4、……R8m；

2m个运算放大器U1、U2、U3、U4、……U2m；

2m个二极管D1、D2、D3、D4、……D2m以及2m个乘法器A1、A2、A3、A4、……A2m；

所述x层神经网络电路包括：m个PMOS管：Qx1、Qx2、Qx3、……Qxm、输入模块电路、忆阻突触电路以及激活模块电路；

所述y层神经网络电路包括：m个PMOS管：Qy1、Qy2、Qy3、……Qym、所述输入模块电路、所述忆阻突触电路以及所述激活模块电路；

所述输入模块电路包括：特征向量输入控制模块以及输入模式选择模块；

所述x层神经网络电路的特征向量输入控制模块的m个特征向量输入x1、x2、x3、……xm通过对应PMOS管Qx1、Qx2、Qx3、……Qxm的S极连接所述x层神经网络电路的忆阻突触电路；

所述y层神经网络电路的特征向量输入控制模块的m个特征向量输入y1、y2、y3、……ym通过对应PMOS管Qy1、Qy2、Qy3、……Qym的S极连接所述y层神经网络电路的忆阻突触电路；

所述忆阻突触电路由m个忆阻神经元电路组成；所述各个所述忆阻神经元电路结构相同，所述忆阻突触电路的第一忆阻神经元电路包括：2i个所述忆阻器M1、M2、……M2i、第一电阻器R1、第二电阻器R2、第三电阻器R3、第四电阻器R4、第五电阻器R5、第六电阻器R6以及第一运算放大器U1；

所述第一忆阻神经元电路的i个所述忆阻器M1、M3、……M2i-1的正向端连接电压的输入端，反向端连接所述第一电阻器R1以及所述第三电阻器R3；

所述第一忆阻神经元电路的i个所述忆阻器M2、M4、……M2i的反向端连接所述电压的输入端，正向端连接所述第二电阻器R2以及所述第四电阻器R4；

所述第一电阻器R1的另一端以及第二电阻器R2的另一端接地；

所述第三电阻器R3的另一端以及第五电阻器R5的一端连接所述第一运算放大器U1的正向输入端，所述第五电阻器R5的另一端接地；

所述第四电阻器R4的另一端以及所述第六电阻器R6的一端连接所述第一运算放大器U1的反向输入端，所述第六电阻器R6的另一端连接所述第一运算放大器U1的输出端；

所述单层神经网络电路的m个相邻的忆阻神经元电路对应i行的输入端Vin_1、……Vin_i通过PMOS管连接，PMOS管的S极接左侧的忆阻神经元电路对应行的电压输入，D极接右侧的忆阻神经元电路对应行的电压输入端；

所述激活模块电路由m个子激活模块电路组成，所述各个子激活模块电路结构相同，所述激活模块电路的第一子激活模块电路包括：第一二级管D1、第二二级管D2、第一乘法器A1、第二乘法器A2、第七电阻器R7、第八电阻器R8以及第二运算放大器U2；

所述第一二级管D1的正极连接所述第一子激活模块电路的输入端，负极连接电压电源；

所述第二二级管D2的负极连接所述第一子激活模块电路的输入端，正极连接电压电源；

所述第一乘法器A1的X端以及第一乘法器A1的Y端连接第一子激活模块电路的输入端，输出端连接所述第二乘法器A2的X端；

所述第二乘法器A2的Y端连接所述第一子激活模块电路的输入端，输出端连接第七电阻器R7的一端；

所述第七电阻器R7的另一端以及所述第八电阻器R8的一端连接所述第二运算放大器U2的正向输入端，所述第八电阻器R8的另一端连接所述第二运算放大器U2的输出端；

所述第二运算放大器U2的反向输入端连接所述第一子激活模块电路的输入端；

所述神经网络电路的忆阻突触电路的m个忆阻神经元电路的m个输出端分别连接所述神经网络电路的m个子激活模块电路的m个输入端；

所述x层神经网络电路的激活模块电路的m个输出端连接所述y层神经网络电路的m个PMOS管；所述y层神经网络电路的激活模块电路的m个输出端连接所述x层神经网络电路的m个PMOS管Qx1、Qx2、Qx3、……Qxm的S极。

可选的，所述神经网络电路的输入模式选择模块通过m

所述m

若m

若m

可选的，所述BAM神经网络电路中的运算放大器的型号为TL082。

可选的，所述BAM神经网络电路中的二极管型号为SS26。

可选的，所述BAM神经网络电路中的乘法器均选用四象乘法器。

可选的，所述BAM神经网络电路中的忆阻器均选用电压阈值忆阻器。

本申请提供的技术方案带来的有益效果是：

通过输入模块电路、忆阻突触电路以及激活模块电路构建了反向互补式忆阻突触阵列，反向互补式忆阻突触阵列可以实现并行的权重编程，实现了双向联想记忆神经网络电路的并行权重编程与并行计算，进一步发挥出硬件实现BAM神经网络的优势。

附图说明

下面将结合附图及实施例对本申请作进一步说明，附图中：

图1是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的原理图；

图2是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的忆阻神经元电路图；

图3是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的激活模块电路图；

图4是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的输入信号变化过程图；

图5是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的输入信号变化趋势图；

图6是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的联想记忆图。

具体实施方式

为了对本申请的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本申请的具体实施方式。

本申请的实施例提供了一种基于反向互补忆阻突触阵列的BAM神经网络电路。

请参考图1，图1是本申请实施例中一种基于反向互补忆阻突触阵列的BAM神经网络电路的原理图。请参考图2，图2是本申请实施例中一种基于反向互补忆阻突触阵列的BAM神经网络电路的忆阻神经元电路。请参考图3，图3是本申请实施例中一种基于反向互补忆阻突触阵列的BAM神经网络电路的激活模块电路。包括：

所述BAM神经网络电路由两个结构相同的神经网络电路组成，记为x层神经网络电路以及y层神经网络电路；所述BAM神经网络电路有m个输入和m个输出；

所述x层神经网络电路和所述y层神经网络电路分别包括：

2m

m

8m个电阻R1、R2、R3、R4、……R8m；

2m个运算放大器U1、U2、U3、U4、……U2m；

2m个二极管D1、D2、D3、D4、……D2m以及2m个乘法器A1、A2、A3、A4、……A2m；

所述x层神经网络电路包括：m个PMOS管：Qx1、Qx2、Qx3、……Qxm、输入模块电路、忆阻突触电路以及激活模块电路；

所述y层神经网络电路包括：m个PMOS管：Qy1、Qy2、Qy3、……Qym、所述输入模块电路、所述忆阻突触电路以及所述激活模块电路；

所述输入模块电路包括：特征向量输入控制模块以及输入模式选择模块；

所述x层神经网络电路的特征向量输入控制模块的m个特征向量输入x1、x2、x3、……xm通过对应PMOS管Qx1、Qx2、Qx3、……Qxm的S极连接所述x层神经网络电路的忆阻突触电路；

所述y层神经网络电路的特征向量输入控制模块的m个特征向量输入y1、y2、y3、……ym通过对应PMOS管Qy1、Qy2、Qy3、……Qym的S极连接所述y层神经网络电路的忆阻突触电路；

所述忆阻突触电路由m个忆阻神经元电路组成；所述各个所述忆阻神经元电路结构相同，所述忆阻突触电路的第一忆阻神经元电路包括：2i个所述忆阻器M1、M2、……M2i、第一电阻器R1、第二电阻器R2、第三电阻器R3、第四电阻器R4、第五电阻器R5、第六电阻器R6以及第一运算放大器U1；

所述第一忆阻神经元电路的i个所述忆阻器M1、M3、……M2i-1的正向端连接电压的输入端，反向端连接所述第一电阻器R1以及所述第三电阻器R3；

所述第一忆阻神经元电路的i个所述忆阻器M2、M4、……M2i的反向端连接所述电压的输入端，正向端连接所述第二电阻器R2以及所述第四电阻器R4；

所述第一电阻器R1的另一端以及第二电阻器R2的另一端接地；

所述第三电阻器R3的另一端以及第五电阻器R5的一端连接所述第一运算放大器U1的正向输入端，所述第五电阻器R5的另一端接地；

所述第四电阻器R4的另一端以及所述第六电阻器R6的一端连接所述第一运算放大器U1的反向输入端，所述第六电阻器R6的另一端连接所述第一运算放大器U1的输出端；

所述单层神经网络电路的m个相邻的忆阻神经元电路对应i行的输入端Vin_1、……Vin_i通过PMOS管连接，PMOS管的S极接左侧的忆阻神经元电路对应行的电压输入，D极接右侧的忆阻神经元电路对应行的电压输入端；

所述激活模块电路由m个子激活模块电路组成，所述各个子激活模块电路结构相同，所述激活模块电路的第一子激活模块电路包括：第一二级管D1、第二二级管D2、第一乘法器A1、第二乘法器A2、第七电阻器R7、第八电阻器R8以及第二运算放大器U2；

所述第一二级管D1的正极连接所述第一子激活模块电路的输入端，负极连接电压电源；

所述第二二级管D2的负极连接所述第一子激活模块电路的输入端，正极连接电压电源；

所述第一乘法器A1的X端以及第一乘法器A1的Y端连接第一子激活模块电路的输入端，输出端连接所述第二乘法器A2的X端；

所述第二乘法器A2的Y端连接所述第一子激活模块电路的输入端，输出端连接第七电阻器R7的一端；

所述第七电阻器R7的另一端以及所述第八电阻器R8的一端连接所述第二运算放大器U2的正向输入端，所述第八电阻器R8的另一端连接所述第二运算放大器U2的输出端；

所述第二运算放大器U2的反向输入端连接所述第一子激活模块电路的输入端；

所述神经网络电路的忆阻突触电路的m个忆阻神经元电路的m个输出端分别连接所述神经网络电路的m个子激活模块电路的m个输入端；

所述x层神经网络电路的激活模块电路的m个输出端连接所述y层神经网络电路的m个PMOS管；所述y层神经网络电路的激活模块电路的m个输出端连接所述x层神经网络电路的m个PMOS管Qx1、Qx2、Qx3、……Qxm的S极。

所述神经网络电路的输入模式选择模块通过m

所述m

若m

若m

所述BAM神经网络电路中的运算放大器的型号为TL082。

所述BAM神经网络电路中的二极管型号为SS26。

所述BAM神经网络电路中的乘法器均选用四象乘法器。

所述BAM神经网络电路中的忆阻器均选用电压阈值忆阻器。

具体的，本申请BAM神经网络电路的工作原理如下：

输入模块电路：当x层神经网络电路的特征向量输入控制电压Vctrlx为低电平，y层神经网络电路的特征向量输入控制电压Vctrly为高电平时，Qx1、Qx2、Qx3、……Qxm处于导通状态，Qy1、Qy2、Qy3、……Qym处于断开状态，此时为BAM神经网络电路的x层特征向量输入；当x层神经网络电路的特征向量输入控制电压Vctrlx为高电平，y层神经网络电路的特征向量输入控制电压Vctrly为低电平时，Qx1、Qx2、Qx3、……Qxm处于导断开状态，Qy1、Qy2、Qy3、……Qym处于导通状态，此时为BAM神经网络电路的y层特征向量输入。当控制电压Vcontrol为低电平时，Q1、Q2、……Qm(m-1)处于导通状态，此时参考图2，每个忆阻神经元电路的每行反向连接的忆阻器的公共端接通；当控制电压Vcontrol为高电平时Q1、Q2、……Qm(m-1)处于断开状态，此时每个忆阻神经元电路的每行反向连接的忆阻器的公共端连接断开，如图2所示，反向连接的忆阻器的公共端变为突触权重的编程输入。

忆阻突触电路：每一层的忆阻突触电路由m个忆阻神经元电路相互连接组成。当有电压输入时，由于忆阻器M1、M2，M3、M4，……M2i、M2i-1反向连接所以呈现对称相反的阻值变化，然后通过电阻R1以及电阻R2把各支路的电流和转换成电压。电阻R3、电阻R4、电阻R5、电阻R6以及运算放大器构成减法器，把A、B节点的电压相减作为输出。因为所有的忆阻器相同，电阻R1以及电阻R2阻值相同，所以随着电压输入忆阻器阻值变化A、B节点的电压变化趋势对称且相反，从而每个突触可以实现正负零的权值范围，具体原理推导参考如下公式：

V

V

将式(3)和式(4)带入式(1)、式(2)中可以改写为：

又因为R

具体的，忆阻神经元电路实现突触输入与突触权值积的求和，因此每一层的忆阻突触电路，由m个忆阻神经元电路相同行的输入端连接可以实现输入向量与权值矩阵的乘积，设x层的权重矩阵为W，y层的权重矩阵为V，那么x层的忆阻突触电路输出信号为W*x，y层的忆阻突触电路输出信号为V*y。

请参考图4，图4是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的输入信号变化过程图。

请参考图5，图5是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的输入信号变化趋势图。

图4描述了输入信号的波形、突触重量的变化过程以及M

激活模块电路：两个反向并联的二极管通过限流电阻接上下限电压实现限压，上下限电压分别为0.5V和-0.5V，将激活模块的输入限制到-0.5V到0.5V。第一乘法器A1的X端以及Y端接电路的信号输入端，对输入信号实现平方算法得到第1输出信号；第1输出信号和输入信号通过第二乘法器A2实现输入信号的三次方计算得到第二输出信号；所述第二输出信号经过第七电阻器R7连接运算放大器的同相输入端再通过第八电阻器R8连接运算放大器的输出端，运算放大器的反相输入端连接输入信号，以此得到输入信号一次方减输入信号三次方的函数，R8/R7是三次方项的系数，(R7+R8)/R7是一次方项的系数，激活函数f(x)数学模型如式(12)所示，x是激活函数的输入变量，对应激活模块电路的输入电压，

本申请中运算放大器U1、U2、U3、U4、……U2m均选用运算放大器TL082；A1、A2、A3、A4、……A2m，均选用四象限乘法器AD633；忆阻器M1、M2、M3、M4、……M2m

具体的，由图4、图5可知，本申请的基于反向互补忆阻突触阵列的BAM神经网络电路具有并行编程特性，能够实现突触权值的同步编程。本申请在Pspice中搭建了两层15×15的神经网络电路进行MATLAB仿真实验，把图像向量对应的电压值作为神经网络电路的输入，把神经网络两层的神经元输出电压向量在MATLAB中转化为图像。请参考图6，图6是本申请实施例中基于反向互补忆阻突触阵列的BAM神经网络电路的联想记忆图。

以上仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。