复合逻辑门电路及包括其的芯片和电子装置

技术领域

本申请属于半导体技术领域，尤其涉及一种复合逻辑门电路及包括其的芯片以及电子装置。

背景技术

现有高性能射频或微波毫米波器件或电路多采用化合物器件作为核心。例如，移动通信设备中的高性能开关是采用GaAs pHEMT工艺，高性能功率放大器采用GaAs pHEMT工艺，5G基站的功率放大器和开关多采用GaN HEMT，高端高频仪器多采用InP pHEMT工艺器件或芯片作为核心元器件，高性能雷达系统也主要采用GaAs耗尽型pHEMT或GaN耗尽型HEMT等作为核心射频器件。随着民用高频移动通信、车联网、大型卫星星座的发展，射频系统向着更高性能密度、更高功能集成度、更灵活的方向发展。

然而，现有技术中，对于化合物器件或电路的驱动控制(例如，控制开关电路中场效应管的栅极电压或放大器中场效应管的栅极电压)通常要基于额外的Si基或GeSiBiCMOS等芯片或电路，这需要高成本的封装技术和更复杂的工艺流程。另外，由于化合物和Si或GeSi的材料特性不同，例如热膨胀系数、器件随温度的变化趋势等不同，同时难以实现性能密集度和功能密集度的提高。基于化合物器件的射频电路的控制所带来的高成本、系统复杂度等逐渐成为影响其应用发展的短板。

因此，基于高性能射频或微波/毫米波等化合物器件找到集成驱动或控制的功能，有利于解决上述问题。

发明内容

本申请实施例提供了一种复合逻辑门电路及包括其的芯片以及电子装置。

根据一方面，本申请实施例提供了一种复合逻辑门电路，其包括驱动电路，并具有一信号输出端和K个信号输入端，所述驱动电路的第一端连接至所述复合逻辑门电路的信号输出端并通过负载电路连接至高电平电源，所述驱动电路的第二端连接至低电平电源，其中，所述负载电路的第一端连接至所述驱动电路的第一端及所述复合逻辑门电路的信号输出端，所述负载电路的第二端连接至所述高电平电源，其中所述驱动电路包括K个第一耗尽型HEMT器件以及L个钳位器件，所述K个第一耗尽型HEMT器件被布置在化合物半导体衬底上且被布置成M个与结构，所述L个钳位器件被布置成M个钳位单元，其中每个与结构对应一个钳位单元，M和L为正整数，K为大于等于2的整数，其中：

每个与结构包括一个或多个第一耗尽型HEMT器件，其中第1个至第M个与结构分别包括K

所述K个第一耗尽型HEMT器件的栅极与所述复合逻辑门电路的所述K个信号输入端一一对应，所述K个第一耗尽型HEMT器件中每个第一耗尽型HEMT器件的栅极连接至所述K个信号输入端中对应的一个；

在包括多个第一耗尽型HEMT器件的与结构中，该与结构中的所述多个第一耗尽型HEMT器件串联连接，其中该与结构中的第一个第一耗尽型HEMT器件的漏极连接至所述驱动电路的第一端，该与结构中的最后一个第一耗尽型HEMT器件的源极连接至对应的一个钳位单元的首端，该与结构中的每个其他第一耗尽型HEMT器件的漏极连接该与结构中前一第一耗尽型HEMT器件的源极，该与结构中的每个其他第一耗尽型HEMT器件的源极连接该与结构中后一第一耗尽型HEMT器件的漏极；在包括一个第一耗尽型HEMT器件的与结构中，该第一耗尽型HEMT器件的漏极连接至所述驱动电路的第一端，该第一耗尽型HEMT器件的源极连接至对应的一个钳位单元的首端；

每个钳位单元包括一个或多个钳位器件，每个钳位器件具有第一端和第二端，其中第1个至第M个钳位单元分别包括L

在包括多个钳位器件的钳位单元中，该钳位单元中的所述多个钳位器件串联连接，其中该钳位单元中的第一个钳位器件的第一端作为该钳位单元的首端，该钳位单元中的最后一个钳位器件的第二端作为该钳位单元的尾端，该钳位单元中的每个其他钳位器件的第一端连接至该钳位单元中的前一钳位器件的第二端，该钳位单元中的每个其他钳位器件的第二端连接至该钳位单元中后一钳位器件的第一端，其中该钳位单元的尾端连接至所述驱动电路的第二端；在包括一个钳位器件的钳位单元中，该钳位器件的第一端作为该钳位单元的首端，该钳位器件的第二端作为该钳位单元的尾端并连接至所述驱动电路的第二端。

根据另一方面，本申请实施例提供了一种芯片，包括如上述任意一项实施方式所述的复合逻辑门电路。

根据又一方面，本申请实施例提供了一种电子装置，包括如上述任意一项实施方式所述的芯片。

本申请实施例提供了一种复合逻辑门电路及包括其的芯片以及电子装置，该复合逻辑门电路使用布置在化合物半导体衬底上的耗尽型场效应管，实现了结构简单、体积较小的目的。另外，通过使用化合物半导体衬底的耗尽型场效应管构建逻辑门电路，使得便于将其与主流的化合物射频电路或微波/毫米波电路集成，可以提升化合物混合电路高端射频系统的性能密集度和功能密集度，还有利于降低成本、提高可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为根据本申请一实施例的复合逻辑门电路的结构示意图；

图2为根据本申请另一实施例的复合逻辑门电路的结构示意图；

图3为根据本申请一实施例的驱动电路的结构示意图；

图4A-4D为根据本申请实施例的钳位单元的结构示意图；

图5为根据本申请一实施例的电平转换电路的结构示意图；

图6为根据本申请一实施例的负载电路的结构示意图；

图7为本申请一实施例提供的或非门逻辑电路的结构示意图；

图8为本申请一实施例提供的与非门逻辑电路的结构示意图；

图9为根据本申请一实施例的与或非门逻辑电路的结构示意图；

图10为根据本申请一实施例的芯片的示意图；

图11为根据本申请一实施例的电子装置的示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步的详细说明。应当理解，此处所描述的具体实施例仅仅是本申请的一部分实施例，而不是全部的实施例，且此处所描述的具体实施例用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接/连接至”另一个元件，它可以是直接连接到另一个元件，也可以是间接连接至该另一个元件上，例如通过第三元件或诸如线缆的连接媒介连接至该另一个元件。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1为根据本申请一实施例的复合逻辑门电路的结构示意图。在该实施例中，复合逻辑门电路100包括驱动电路1和负载电路2，并具有一信号输出端P

在一些实施例中，外部信号源产生的输入信号的电平可能并不适用于驱动电路1，不能直接输入驱动电路1，这时在驱动电路1与K个信号输入端之间需要增加电平转换电路，以将输入信号转换成合适的输入逻辑信号。图2示出了这样的实施例。如图2中所示，复合逻辑门电路100还包括K个电平转换电路3-1、……、3-K，这K个电平转换电路与复合逻辑门电路的K个信号输入端(以及驱动电路1的K个端口12-1、……、12-K)一一对应，其中每个电平转换电路3-i(i＝1，2，……，K)连接在驱动电路1的对应的端口12-i(i＝1，2，……，K)及与对应的信号输入端P

图3示出了根据本申请一实施例的驱动电路的结构示意图。如图3所示，驱动电路1包括K个耗尽型HEMT器件(为与其他模块中的耗尽型HEMT在名称上进行区分，将其称为第一耗尽型HEMT器件，即图3中所示的T

K个第一耗尽型HEMT器件与复合逻辑门电路100的K个信号输入端分别一一对应，在存在电平转换电路的情况下，也与K个电平转换电路(如图2所示)分别一一对应。K个第一耗尽型HEMT器件中每个第一耗尽型HEMT器件的栅极连接至K个信号输入端中对应的一个，或者通过对应的电平转换电路连接至对应的信号输入端。例如，每个电平转换电路连接在对应的第一耗尽型HEMT器件的栅极及与该第一耗尽型HEMT器件对应的信号输入端之间，用于将输入该信号输入端的信号转换成适于该第一耗尽型HEMT器件的输入逻辑信号(即栅极驱动信号)。

每个与结构13-i(i＝1，2，……，M)包括一个或多个第一耗尽型HEMT器件，其中第1个至第M个与结构分别包括K

当与结构包括多个第一耗尽型HEMT器件时，该与结构中的第一耗尽型HEMT器件串联连接。除连接到对应的信号输入端的栅极外，该与结构中的多个第一耗尽型HEMT器件的漏极、源极依次串联连接在一起，这串耗尽型HEMT器件中分别位于前后两端处的两个耗尽型HEMT器件分别连接至驱动电路1的第一端10和对应的钳位单元。这里，将该与结构中连接至驱动电路1的第一端10的第一耗尽型HEMT器件称为第一个第一耗尽型HEMT器件，将该与结构中连接至对应的钳位单元的第一耗尽型HEMT器件称为最后一个第一耗尽型HEMT器件，将往第一个第一耗尽型HEMT器件的方向称为“前”，将往最后一个第一耗尽型HEMT器件的方向称为“后”。可以理解的是，如上定义只是为了便于进行说明，也可以采用其他适当的定义。

具体地，该与结构中的第一个第一耗尽型HEMT器件的漏极连接至驱动电路1的第一端10，该与结构中的最后一个第一耗尽型HEMT器件的源极连接至对应的一个钳位单元的首端(如图3中所示且如下文中所述的端141-i(i＝1，2，……，M))，该与结构中的每个其他第一耗尽型HEMT器件的漏极连接该与结构中前一第一耗尽型HEMT器件的源极，该与结构中的每个其他第一耗尽型HEMT器件的源极连接该与结构中后一第一耗尽型HEMT器件的漏极。

以与结构13-1为例，其包括K

当与结构包括一个第一耗尽型HEMT器件时，该与结构的第一个第一耗尽型HEMT器件与最后一个第一耗尽型HEMT器件都是该第一耗尽型HEMT器件，并且不存在其他第一耗尽型HEMT器件，则该第一耗尽型HEMT器件的漏极连接至所述驱动电路的第一端，该第一耗尽型HEMT器件的源极连接至对应的一个钳位单元的首端。

在一个实施例中，驱动电路1中包括的K个第一耗尽型HET器件形成于同一化合物半导体衬底上。该化合物半导体衬底可以包括GaAs、GaN以及InP中的至少一项。

和与结构类似，每个钳位单元也包括一个或多个钳位器件，每个钳位器件具有第一端和第二端，其中第1个至第M个钳位单元分别包括L

当钳位单元包括多个钳位器件时，该钳位单元中的这多个钳位器件串联连接。该钳位单元中的钳位器件的第一端、第二端依次串联连接，其中这串钳位器件两端处的两个钳位器件分别连接至对应的与结构和驱动电路1的第二端11。这里，将连接至对应的与结构的钳位器件称为该钳位单元的第一个钳位器件，将连接至驱动电路1的第二端11的钳位器件称为该钳位单元的最后一个钳位器件，将第一个钳位器件的第一端称为该钳位单元的首端，将最后一个钳位器件的第二端称为该钳位单元的尾端，将往第一个钳位器件的方向称为“前”，将往最后一个钳位器件的方向称为“后”。可以理解的是，如上定义只是为了便于进行说明，也可以采用其他适当的定义。如图3所示，对于包括多个钳位器件的钳位单元，除第一个钳位器件和最后一个钳位器件外，该钳位单元中的每个其他钳位器件的第一端连接至该钳位单元中的前一钳位器件的第二端，该钳位单元中的每个其他钳位器件的第二端连接至该钳位单元中后一钳位器件的第一端，其中该钳位单元的首端连接至对应与结构中最后一个第一耗尽型HEMT器件的源极，该钳位单元的尾端连接至驱动电路1的第二端11。

以钳位单元14-1为例，其包括L

在包括一个钳位器件的钳位单元中，该钳位器件的第一端作为该钳位单元的首端，该钳位器件的第二端作为该钳位单元的尾端并连接至驱动电路1的第二端11。

在一些实施例中，钳位器件可以是基于化合物的二极管，其中二极管的正极作为钳位器件的第一端，二极管的负极作为钳位器件的第二端。图4A示出了由多个二极管作为钳位器件组成的钳位单元14-i(i＝1，2，……，L)，其中第一个二极管的正极作为钳位单元14-i的首端141-i，最后一个二极管的负极作为钳位单元14-i的尾端142-i。

在一些实施例中，钳位器件还可以是耗尽型HEMT器件(如图4B-4D)，为与其他模块中的耗尽型HEMT器件进行区分，称为第二耗尽型HEMT器件，其中钳位器件的第一端为第二耗尽型HEMT器件的栅极，钳位器件的第二端可以是以下中的任一种情况：

第二耗尽型HEMT器件的漏极作为钳位器件的第二端；或者

第二耗尽型HEMT器件的源极作为钳位器件的第二端；或者

第二耗尽型HEMT器件的漏极和源极短接在一起作为钳位器件的第二端。

图4B示出了第二耗尽型HEMT器件的漏极作为钳位器件的第二端的实施例，其中钳位单元14-i(i＝1，2，……，L)中的每个第二耗尽型HEMT器件的栅极作为钳位器件的第一端，漏极作为第二端，源极可以悬空。

图4C示出了第二耗尽型HEMT器件的源极作为钳位器件的第二端的实施例，其中钳位单元14-i(i＝1，2，……，L)中的每个第二耗尽型HEMT器件的栅极作为钳位器件的第一端，源极作为第二端，漏极可以悬空。

图4D示出了第二耗尽型HEMT器件的漏极和源极短接在一起作为钳位器件的第二端的实施例，其中钳位单元14-i(i＝1，2，……，L)中的每个第二耗尽型HEMT器件的栅极作为钳位器件的第一端，漏极和源极短接在一起作为钳位器件的第二端。

图5示出了根据本申请一实施例的电平转换电路3-i(i＝1，2，……，K)的结构示意图。如前面参考图2所述，在复合逻辑门电路100的信号输入端与对应的第一耗尽型HEMT器件的栅极之间可以设置电平转换电路。如图5所示，在该实施例中，每个电平转换电路3-i包括：N

N

具体地，N

在一些实施例中，电平平移元件为基于化合物的二极管，二极管的正极作为串联单元的第一端，二极管的负极作为串联单元的第二端。

在一些实施例中，电平平移元件为耗尽型HEMT器件，为区别于其他模块中的耗尽型HEMT器件，将其称为第三耗尽型HEMT器件。第三耗尽型HEMT器件的栅极作为串联单元的第一端，串联单元的第二端为如下情况中的任一种：

第三耗尽型HEMT器件的漏极作为串联单元的第二端；或者

所述第三耗尽型HEMT器件的源极作为串联单元的第二端；或者

所述第三耗尽型HEMT器件的漏极与其源极短接作为串联单元的第二端。

在一些实施例中，驱动电路1中包括的多个电平转换电路可以分别连接至对应的参考电平信号Vf，也可以共用一个参考电平信号Vf。参考电平信号Vf可以是与低电平电源VL相同或不同的电平信号，例如，其可以是地、VL的信号或其他负压电源的信号。

在一些实施例中，可以通过调整第一电阻R

在具体应用中，复合逻辑门电路100中所包括的多个电平转换电路的具体结构可以根据其应用场景或者用户需求而设计为相同或不同。例如，同一与结构中的第一耗尽型HEMT器件的栅极所连接的电平转换电路的结构相同。

图6示出了根据本申请一实施例的负载电路的结构示意图。如前面参考图2所述，驱动电路1的第一端10可以通过负载电路2连接至高电平电源VH，负载电路2的第一端20连接至驱动电路1的第一端10及复合逻辑门电路100的信号输出端P

通过在第四耗尽型HEMT器件22与驱动电路1的耗尽型HEMT器件之间连接钳位扼流电阻23，钳位扼流电阻23可以调节第四耗尽型HEMT器件22的源极与驱动电路1的耗尽型HEMT器件的漏极之间的电压差值，并减小第四耗尽型HEMT器件22的源极电流，实现动态调节负载电路2的阻抗值。

当驱动电路1的任一与结构导通时，钳位扼流电阻23中产生电流，随着电流加大，钳位扼流电阻23两端的电压导致第四耗尽型HEMT器件22的栅源电压的负压绝对值加大，提升了负载阻抗，其与驱动电路1一同作用，使得射频信号输出端P

在上面的实施例中，高电平电源或低电平电源是相对来说的，如下列出了适用于本申请的高电平电源和低电平电源的组合实施例：

高电平电源为正压电源，低电平电源为地；或者

高电平电源为地，低电平电源为负压电源；或者

高电平电源为正压电源，低电平电源为负压电源。

另外，在一些实施例中，第一耗尽型HEMT器件、第二耗尽型HEMT器件、第三耗尽型HEMT器件和第四耗尽型HEMT器件均为基于化合物半导体衬底的耗尽型场效应管。

在本申请各实施例中，可以通过基于耗尽型的化合物场效管构建复合逻辑门电路，当M和K为不同的值时，复合逻辑门电路具有不同的运算逻辑。例如，当M＝1，K≥2是，结合图1-6所述的复合逻辑门电路成为与非门逻辑电路，当M≥2，K

图7示出了根据本申请一实施例的或非门逻辑电路的结构示意图。对于图3的驱动电路实施例，当M≥2，K

在图7的实施例中，复合逻辑门电路为或非门逻辑电路，在每一输入端P

如图7所示，在任一电平转换电路3-i(i＝1，……，M)中，第一电阻R

V

其中R

由于流经第二电阻R

当输入电压信号V

当输入电压信号V

具体来说，一方面，当任一信号输入端对应的第一耗尽型HEMT器件的栅极接入高电平的输入逻辑信号时，该第一耗尽型HEMT器件导通，负载电路2中的第四耗尽型HEMT器件22的栅极电压为低电平电压，即输出信号为低电平。通过钳位扼流电阻23可以调节第四耗尽型HEMT器件22的栅极和源极之间的电压差值等于第四耗尽型HEMT器件22的阈值电压，以保证第四耗尽型HEMT器件22的源极和该第一耗尽型HEMT器件的漏极之间的静态电流较小，并且使得第四耗尽型HEMT器件22不导通，第四耗尽型HEMT器件22的栅极输出低电平的信号V

另一方面，当任一信号输入端对应的第一耗尽型HEMT器件的栅极输入低电平的输入逻辑信号时，该第一耗尽型HEMT器件关断。当所有第一耗尽型HEMT器件/与结构均关断时，第四耗尽型HEMT器件22的栅极和源极之间的电压差值为0V，并且大于第四耗尽型HEMT器件22的阈值电压，此时第四耗尽型HEMT器件22导通，第四耗尽型HEMT器件22的栅极输出高电平的信号V

在一些实施例中，低电平电压可以为0V，高电平电压可以为3.3V。

需要说明的是，本申请实施例的输入信号兼容TTL信号，输入信号的高电平为TTL高电平，输入信号的低电平为TTL低电平；输出信号Vout的高低电平标准随着高电平电源VH和低电平电源VL的设置情况而变化：

(1)当VH为电压为VDD的正电压源且VL为地时，输出信号V

例如，设置高电平电源VH的电压为3.3V，低电平电源为地，电平平移元件为1个，第二电阻R

值得注意的是，或非门逻辑电路的输出信号V

(2)当VH为地，VL为电压为Vss的负电压源时，输出信号V

例如，设置高电平电源VH为地，低电平电源VL为电压为Vss的负电压源，且负压电压Vss为-4V，电平平移元件为4个，第二电阻R

值得注意的是，第一耗尽型HEMT器件的输出信号下降10％时，输入信号V

(3)当VH为正压电源，VL为负压电源时，输出信号V

图8示出了根据本申请一实施例的与非门逻辑电路的结构示意图。对于图3的驱动电路实施例，当M＝1，K

在图8的实施例中，在每一输入端P

图9示出了根据本申请一实施例的与或非门逻辑电路的结构示意图。对于图3的驱动电路实施例，当M＝2，K

在图9的实施例中，在每一输入端P

本申请实施例提供的复合逻辑门电路使用化合物半导体衬底的耗尽型场效应管，实现了结构简单、体积较小的目的。另外，通过使用化合物半导体衬底的耗尽型场效应管构建逻辑门电路，使得便于将其与主流的化合物射频电路或微波/毫米波电路集成，可以提升化合物混合电路高端射频系统的性能密集度和功能密集度。另外，根据本申请实施例的复合逻辑门电路可以与化合物射频电路或微波/毫米波电路集成，从而可以直接用于对化合物电路进行驱动控制，无需使用额外的Si基或GeSi BiCMOS等芯片或电路，因此有利于降低化合物射频电路或微波/毫米波电路的成本、提高其可靠性。

本申请实施例还提供包括如上所述的复合逻辑门电路的芯片，以及包括这样的芯片的电子装置。图10和图11分别示出了它们的示意图。如图10所示，芯片1000可以包括复合逻辑门电路100，其中复合逻辑门电路100可以是如上所述的复合逻辑门电路的任意实施例。在一示例中，芯片1000可以包括一个或多个复合逻辑门电路100。

可以将包括本申请复合逻辑门电路实施例的芯片用在电子装置中。如图11所示，电子装置1100包括如图10所示的芯片1000。电子装置1100可以是无线设备或其他任何可以使用根据本申请实施例的复合逻辑门电路的电子装置。

无线设备可以是用户设备(UE)、移动站、终端、接入终端、订户单元、基站等。无线设备还可以是蜂窝电话、智能手机、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站、蓝牙设备等。无线设备可以是能够与无线通信系统进行通信，也可以是能够接收来自广播站的信号等。无线设备可以支持一个或多个无线通信技术(例如，5G、LTE、CDMA2000、WCDMA、TD-SCDMA、GSM、802.11、毫米波等)。

本领域技术人员将理解，信息和信号可使用各种不同技术和工艺中的任何一种来表示或处理。例如，以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光学粒子、或其任何组合来表示。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

除非上下文另外指明，否则在整个说明书和权利要求书中，词语“包括”、“包含”等将被笼统解释为包含性的意义，而不是排他性的或穷举的意义；也就是说，是指“包括但不限于”。本文中所使用的有条件的语言，诸如，“可以”，“例如”等等，除非特别声明，或者根据所用的上下文有另外的理解，否则通常旨在表示，一些实施例包括、而其他实施例不包括一些特征、元件和/或状态。此外，词语“本文”、“上文”、“下文”，以及具有类似重要性的词语，当在本申请中使用时，应该指整个的本申请，而不是本申请的任何特定部分。在上下文允许的情况下，在上文具体实施方式中使用单数或复数形式的词语也可以分别包括复数或单数。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围执行各种修改和改变。本申请的范围仅由所附的权利要求来限制。