一种半导体结构的制备方法

技术领域

本发明属于半导体集成电路制造领域，具体的，涉及一种半导体结构的制备方法。

背景技术

BCD(Bipolar CMOSDMOS)是一种单片集成工艺技术，这种技术能够在同一芯片上制作双极晶体管(Bipolar transistor)、CMOS(Complementary Metal OxideSemiconductor)和DMOS(Double Diffused MOS)，被广泛用于无线充电器、以太网供电、USB功率传输控制器、智能设备、汽车、电动自行车及数据中心等。

通常，在采用0.15μm以上的BCD工艺制成的芯片进行制作引出结构的过程中，金属熔丝(Metal Fuse)结构使用位于顶层金属的下一层的下金属层。焊盘刻蚀(Pad ET)的过程中为了保证焊盘打开所以会存在过蚀的过程，但在刻蚀显露出焊盘的过程中，容易使金属熔丝暴露在空气中，从而在金属熔丝的表面形成氧化物，影响芯片后续的封装修调。为了避免这种情况，通常是在打开焊盘之后再通过一次曝光显影的过程打开熔丝天窗，从而在金属熔丝上方留有一定的氧化物。然而，由于金属熔丝的面积较小，在打开熔丝天窗的过程中，刻蚀速率不均匀，从而导致金属熔丝上方氧化物的厚度不均匀，影响后续激光修调的准确性，造成芯片失效。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种半导体结构的制备方法，先在金属层表面依次形成第一介电层和阻挡结构，阻挡结构位于金属层中的熔丝部的正上方；再形成导电柱、焊盘、第二介电层和图案化的第一光刻胶层，基于图案化的第一光刻胶层刻蚀形成第一开口和第二开口，且第一开口显露阻挡结构，第二开口显露焊盘；最后，去除阻挡结构，在熔丝部上方形成厚度均匀的氧化物。在本发明的半导体结构制备方法中，可以通过控制减薄第一介电层的过程，使熔丝部上方的氧化物达到预设厚度，且由于阻挡结构的存在，刻蚀第二介质层后再刻蚀阻挡结构，可保证熔丝部上方的氧化物较好地保留，在熔丝部上方获得减薄后厚度均匀的氧化物；另外，一次曝光显影同时打开焊盘和熔丝天窗，使本发明相较于传统工艺并未增加光刻层数，成本可控。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，包括如下步骤：

提供一衬底，依次在所述衬底上形成金属层和第一介电层，所述金属层包括位于同一水平面上不同区域的引线部和熔丝部，所述第一介电层覆盖所述衬底和所述金属层；

将所述第一介电层减薄至其表面齐平，且位于所述金属层表面的所述第一介电层的厚度为预设厚度；

在所述第一介电层表面形成阻挡结构，所述阻挡结构位于所述熔丝部上方；

在上述结构上方形成导电柱、焊盘和第二介电层，所述导电柱位于所述引线部表面，所述焊盘位于所述导电柱表面，所述第二介电层覆盖上述结构；

在所述第二介电层表面形成图案化的第一光刻胶层，并基于图案化的所述第一光刻胶层在所述第二介电层中形成第一开口和第二开口，其中，所述第一开口显露出所述阻挡结构，所述第二开口显露出所述焊盘。

可选的，所述预设厚度介于

可选的，减薄所述第一介电层的方法包括化学机械研磨。

可选的，在所述第一介电层表面形成阻挡结构包括：

在所述第一介电层表面依次形成阻挡层和图案化的第二光刻胶层；

基于图案化的所述第二光刻胶层对所述阻挡层进行刻蚀，以形成位于所述熔丝部上方的所述阻挡结构；

去除图案化的所述第二光刻胶层。

可选的，所述阻挡层的厚度介于

可选的，所述阻挡层的材质包括氮化硅、氮氧化硅中的一种。

可选的，形成所述第二开口的过程中对所述焊盘进行过刻蚀。

可选的，采用干法刻蚀的方法形成所述第一开口及所述第二开口。

可选的，形成所述第一开口和所述第二开口之后还包括：去除所述阻挡结构。

可选的，去除所述阻挡结构之后还包括：去除图案化的所述第一光刻胶层。

本发明提供的半导体结构的制备方法，至少具有以下有益效果：

在本发明的半导体结构制备方法中，可以通过控制减薄第一介电层的过程，使熔丝部上方的氧化物达到预设厚度，且由于阻挡结构的存在，刻蚀第二介质层后再刻蚀阻挡结构，可保证熔丝部上方的氧化物较好地保留，在熔丝部上方获得减薄后厚度均匀的氧化物；另外，一次曝光显影同时打开焊盘和熔丝天窗，使本发明相较于传统工艺并未增加光刻层数，成本可控。

附图说明

图1显示为实施例提供的半导体结构的制备方法流程图。

图2显示为实施例中步骤S1得到的结构的示意图。

图3显示为实施例中金属层的俯视图。

图4显示为实施例中步骤S2得到的结构的示意图。

图5显示为实施例中步骤S3得到的结构的示意图。

图6显示为实施例中步骤S4得到的结构的示意图。

图7～图10显示为实施例中步骤S5得到的结构的示意图。

元件标号说明

10 衬底

20 金属层

21 引线部

22 熔丝部

31 第一介电层

32 第二介电层

321第一开口

322第二开口

40 阻挡层

400阻挡结构

51 第一光刻胶层

52 第二光刻胶层

60 导电柱

70 焊盘

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。

实施例

本实施例提供一种半导体结构的制备方法，如图1所示，包括如下步骤：

S1：提供一衬底，依次在所述衬底上形成金属层和第一介电层，所述金属层包括位于同一水平面上不同区域的引线部和熔丝部，所述第一介电层覆盖所述衬底和所述金属层；

如图2所示，提供一衬底10，衬底10的材质可以是单晶硅、多晶硅、非晶硅中的一种，且衬底10中形成有半导体器件(未在图中示出)，例如可以是双极晶体管、CMOS、DMOS中的一种或组合。在本实施例中，衬底10中集成有双极晶体管、CMOS和DMOS。

接着，在衬底10表面形成金属层20，结合图2和图3所示，金属层20包括位于同一水平面上不同区域的引线部21和熔丝部22。作为示例，金属层20的材质可以是铜、铜合金、铝、铝合金中的一种。

接着，在上述结构表面形成第一介电层31，第一介电层31覆盖衬底10和金属层20。作为示例，第一介电层31的材质选用氧化物，在本实施例中，第一介电层31选用氧化硅材料制成。

S2：将所述第一介电层减薄至其表面齐平，且位于所述金属层表面的所述第一介电层的厚度为预设厚度；

如图4所示，将第一介电层31减薄至其表面齐平。作为示例，减薄第一介电层31的方法包括化学机械研磨或者其他适合的方法。

作为示例，位于金属层20表面的第一介电层31的厚度d为预设厚度，该预设厚度根据实际需要设定，可以通过控制减薄过程，使位于金属层20表面的第一介电层31的厚度d达到预设厚度。在本实施例中，预设厚度介于

S3：在所述第一介电层表面形成阻挡结构，所述阻挡结构位于所述熔丝部上方；

首先，参照图4所示，在第一介电层31表面形成阻挡层40。作为示例，阻挡层40的材质包括氮化硅、氮氧化硅中的一种，在本实施例中，阻挡层40的材质为氮氧化硅；阻挡层40的厚度介于

接着，在阻挡层40表面涂覆形成第二光刻胶层52，并采用曝光显影技术形成图案化的第二光刻胶层52，如图4所示，该图案化的第二光刻胶层52位于熔丝部22的正上方。

接着，基于图案化的第二光刻胶层52对阻挡层40进行刻蚀，如图5所示，从而形成位于熔丝部22上方的阻挡结构400。

最后，去除图案化的第二光刻胶层52。

S4：在步骤S3得到的结构上方形成导电柱、焊盘和第二介电层，所述导电柱位于所述引线部表面，所述焊盘位于所述导电柱表面，所述第二介电层覆盖上述结构；

首先，在步骤S3得到的结构表面沉积形成一部分第二介电层32；接着，形成贯穿第一介电层31和第二介电层32的通孔，且该通孔位于引线部21表面；接着，在该通孔中填充导电材料，以形成导电柱60；接着，在导电柱60表面沉积金属层，以形成焊盘70；最后，在上述结构表面沉积形成另一部分第二介电层32，从而使第二介电层32覆盖上述结构，形成如图6所示的结构。

作为示例，导电柱60的材质包括铜、铝、镍、金、银及钛中的一种，也可以是其他适合的导电材料。作为示例，导电柱60的高度范围为

作为示例，焊盘70的材质包括铜、铝、镍、金、银及钛中的一种，也可以是其他适合的导电材料。在保证器件性能的情况下，焊盘70的尺寸可以根据实际情况进行选择，这里不再限制。

作为示例，第二介电层32与第一介电层31的材质相同，均由氧化物材料制成，在本实施例中，第二介电层32选用氧化硅材料制成。在保证第二介电层32的厚度大于焊盘70的厚度与导电柱60的高度之和的情况下，第二介电层32的厚度可以根据实际情况进行选择，这里不再限制。位于焊盘70上方的第二介电层32的上表面突出于焊盘70周围的第二介电层32的上表面的高度等于焊盘70的厚度，这里的厚度是指焊盘70的上表面与焊盘70的下表面之间的距离。焊盘70的上表面距离第二介电层32的上表面的距离可以根据实际情况进行设置，这里不再限制。

S5：在所述第二介电层表面形成图案化的第一光刻胶层，并基于图案化的所述第一光刻胶层在所述第二介电层中形成第一开口和第二开口，其中，所述第一开口显露出所述阻挡结构，所述第二开口显露出所述焊盘。

首先，如图7所示，在第二介电层32表面涂覆形成第一光刻胶层51；接着，采用曝光显影技术形成图案化的第一光刻胶层51，如图8所示，图案化的第一光刻胶层51显露出位于焊盘70上方的第二介电层32的上表面，以及位于阻挡结构400上方的第二介电层32的上表面。

接着，基于图案化的第一光刻胶层51对第二介电层32进行刻蚀，如图9所示，从而在第二介电层32中形成第一开口321和第二开口322，且第一开口321显露出阻挡结构400，第二开口322显露出焊盘70。作为示例，形成第一开口321和第二开口322的方法包括干法刻蚀，也可以是其他适合的方法。在形成第二开口322的过程中对焊盘70进行过刻蚀以保证焊盘70能够打开，即完全去除覆盖焊盘70上表面的第二介电层32；对第二开口322过刻蚀的过程中，同时对第一开口321的底部进行刻蚀。另外，在刻蚀第二介电层32的过程中，选用对第二介电层32刻蚀选择比大，对阻挡结构400刻蚀选择比小的刻蚀气体，以使第一开口321的底面即为阻挡结构400的表面。

接着，采用干法刻蚀的方法去除阻挡结构400。在刻蚀去除阻挡结构400的过程中，选用对阻挡结构400选择比大，对第一介电层31和第二介电层32选择比小的刻蚀气体，以确保能够在熔丝部表面保留预定厚度的介电层。如图10所示，在最终得到的半导体结构中，熔丝部22上方保留有一定厚度的氧化物，能够避免熔丝部22暴露在空气中发生氧化；且熔丝部22上方氧化物的厚度即为步骤S2中的预设厚度d，由于在步骤S2至S5的刻蚀过程中，阻挡结构400始终覆盖在熔丝部22上方氧化物的表面对其进行保护，而在刻蚀去除阻挡结构400的过程中，阻挡结构400底部的氧化物较好地保留，从而使熔丝部22上方氧化物的厚度均匀一致。

最后，去除图案化的第一光刻胶层51，去除图案化的第一光刻胶层51后的半导体结构如图10所示。作为示例，可以采用光刻胶剥离液洗去图案化的第一光刻胶层51，也可以采用其他适合的方法去除图案化的第一光刻胶层51。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。