一种用于量子芯片封装的印刷电路板和量子芯片封装盒

技术领域

本发明涉及集成电路技术领域，具体涉及一种用于量子芯片封装的印刷电路板。

背景技术

量子芯片的电路尺寸为微米量级，而外电路的尺寸为毫米或厘米量级，因此如何将量子芯片的电路和外电路之间进行安全而高效的转接就成了至关重要的问题。量子芯片封装盒是实现超导量子芯片和外电路连接的装置，而量子芯片和封装盒通过芯片载板进行连接，将超导量子芯片的各类性能管脚与相应的外电路进行连接。扩展芯片上的量子比特数目是实现量子计算的必经之路，对应于芯片上比特数目的增加，管脚的数目也随之增加；同时量子芯片中量子比特的状态十分脆弱，如果在传输过程中不进行有效地保护，容易受到坏境的干扰而产生退相干，因此，如何在尽可能小的空间内，将芯片上的诸多管脚与外电路进行连接成为必须考虑的问题。芯片载板通常使用PCB板(Printed Circuit Board，印制电路板或印刷电路板)，而传统的印刷电路板设计技术虽然易于做到很高的集成度，但是由于需要对线路做表面防护，在高频低温环境下，信号线间串扰较大，高频时信号损耗较大，容易引发量子位不必要的门操作。

因此需要一种新的方案，以解决用于量子芯片封装的PCB板产生较高的成本和资源浪费。

发明内容

有鉴于此，本发明提供一种印刷电路板的制作方法，以解决PCB板在高频低温环境下，信号线间串扰较大，高频时信号损耗较大的问题。

本发明提供一种用于量子芯片封装的印刷电路板，所述印刷电路板设置有芯片封装区，适于量子芯片封装于其中，包括：所述印刷电路板包括若干条导电传输线路，所述导电传输线路至少部分为所述表面走线，部分为位于所述印刷电路板的介质层中的板内走线；每一导电传输线路两侧分别设置有多个防护过孔；所述防护过孔贯穿所述印刷电路板。

可选的，所述导电传输线路连接所述印刷电路板中芯片封装区的接脚连接焊盘和所述印刷电路板四周均匀排布的接地屏蔽焊盘区中的终点过孔；所述终点过孔周围环绕设置有若干所述防护过孔。

可选的，任意相邻的所述防护过孔之间的间距小于所述导电传输线路可传输的信号波长的1/20。

可选的，单个所述防护过孔的自谐振频率f满足：

其中，h为所述防护过孔的高度；ε为所述印刷电路板的介质层的介电常数；d为所述防护过孔的内径；d1为所述防护过孔的反焊盘直径；d2为所述防护过孔的焊盘直径。

可选的，任意所述导电传输线路两侧相对位置的防护过孔构成防护过孔对，所述防护过孔对的谐振频率f满足：

其中，S为所述防护过孔对中两所述防护过孔之间的距离，h为所述防护过孔的高度；ε为所述印刷电路板的介质层的介电常数；d为所述防护过孔的内径；d1为所述防护过孔的反焊盘直径；d2为所述防护过孔的焊盘直径。

可选的，所述印刷电路板设置有芯片封装区，所述芯片封装区设置于所述印刷电路板的中心；所述芯片封装区边缘靠近所述印刷电路板的中心一侧环绕设置有若干芯片接脚焊盘；所述印刷电路板表面设置有表面走线，所述表面走线自所述芯片接脚焊盘引出至所述印刷电路板的四周；所述表面走线的表面设置有电镀保护层；所述电镀保护层的厚度为所述表面走线发生反常趋肤效应时的趋肤深度的1倍-2倍。

可选的，所述表面走线发生反常趋肤效应时的趋肤深度δ满足下述式(3)：

其中σ表示所述表面走线的电导率，μ

其中σ表示所述表面走线的电导率，t为所述导电走线的发生反常趋肤效应时的温度，t

可选的，当所述表面走线的材料为铜，所述电镀保护层的材料为金时，满足下式：

其中σ表示所述表面走线的电导率，μ

可选的，所述印刷电路板包括交替堆叠层压在一起的介质层和金属层；其中部分所述金属层为走线层，用于形成所述板内走线，所述走线层为图形化的金属电路层；所述走线层两侧间隔一个所述介质层相邻的金属层为屏蔽层，所述屏蔽层为整层的金属层。

可选的，所述导电传输线路为微带线时，所述走线层的厚度T与所述介质层的厚度H，满足下式：

其中，W为所述走线层的线宽，Z为所述走线层的阻抗；ε为所述印刷电路板的介质层的介电常数；H为所述介质层的厚度，T为所述走线层的厚度。

所述导电传输线路为带状线时，所述走线层的厚度T与所述介质层的厚度H，满足下式：

其中，W为所述走线层的线宽，Z为所述走线层的阻抗；ε为所述印刷电路板的介质层的介电常数；H为所述介质层的厚度，T为所述走线层的厚度。

可选的，所述印刷电路板的介质层材料为Rogers 4350。

本发明还提供一种量子芯片封装盒，包括：本发明所提供的用于量子芯片封装的印刷电路板；量子芯片，设置于所述芯片封装区，所述量子芯片的引脚与所述芯片接脚焊盘一一对应焊接；芯片保护盖，所述芯片保护盖与所述印刷电路板锁固连接，所述芯片保护盖至少覆盖所述芯片封装区；辅助锁固件，所述辅助锁固件设置于所述芯片保护盖表面，穿过所述芯片保护盖与所述印刷电路板锁固连接。

本发明的有益效果在于：

1.本发明提供的用于量子芯片封装的印刷电路板，在导电传输线路两侧设置防护过孔，可以通过控制防护过孔的尺寸和间距，使得信号传输能够在低频状态下具有较低的串扰，在高频状态下具有较低的损耗。防护过孔间距小于信号波长的特定比例，可降低串扰，保证信号良好的传输效果，解决低频时高频低温环境下串扰大的问题。通过限定防护过孔的尺寸满足特定的自谐振频率，可避免在传输信号时产生谐振，造成信号传输损耗。通过限定防护过孔的过孔对间距离和直径的关系，可以将谐振频率提高到量子位工作频率范围外，进而降低串扰。

2.本发明提供的用于量子芯片封装的印刷电路板，在表面走线的表面设置电镀保护层，电镀保护层的厚度为表面走线发生反常趋肤效应时的趋肤深度的1倍-2倍。传统的PCB技术中，为了防止环境灰尘，水滴等造成短路，一种方式是会在表面铺一层绿油，但是覆盖了绿油会对高频信号造成损耗。另一种方式是在表面镀金，即电镀保护层的材料为金，相对功率损耗更低，且方便焊接和保存。但是金作为贵重金属，如镀层过厚将导致生产成本过高，且易造成浪费。并且金的化学惰性强不易处理，废旧产品处理或生产废料处理时，容易产生环境污染问题。因此，需要合理确定电镀保护层的厚度，来实现降本增效的目的。通常印刷电路板的导线使用铜线。即表面走线通常为铜线。当电路板上的铜线为1盎司时，能够传输的信号频率大于或等于10MHZ，则导线中的电流不在占用整个横截面，会集中在导线的表面，即趋肤效应在电流分布中起主导作用。当温度降低或频率升高时，导线的趋肤效应都会减小，而随着温度降低，金属中传导电子的平均自由程越来越长，当趋肤深度接近甚至小于平均自由程时，会发生反常趋肤效应，趋肤深度会趋向至一个固定值。因此将电镀保护层的厚度设置为发生反常趋肤效应的1倍-2倍时，可以满足较低的成本，避免浪费，且能够保证较低的信号功率损耗。

3.本发明提供的用于量子芯片封装的印刷电路板，通过不同排列组合的金属层和介质层以及配合特定的材料选择实现多层板设计，可实现良好的屏蔽效果，降低信号传输过程中的损耗。

4.本发明提供的量子芯片封装盒，使用本发明提供的量子芯片封装的印刷电路板封装量子芯片，在高频低温环境下，信号线间串扰较小，高频时信号损耗较小，信号传输质量高，且成本相对较低。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例的印刷电路板的俯视结构示意图；

图2为本发明一实施例的印刷电路板中，单个接地屏蔽焊盘区附近的结构示意图；

图3为本发明一实施例的印刷电路板的S参数线图；

图4为本发明一实施例的印刷电路板的印刷电路板的介质层与金属层堆叠示意图；

图5为本发明一实施例的印刷电路板的量子芯片封装盒的结构示意图。

附图标记说明

100-印刷电路板；110-导电传输线路；111-表面走线；112-板内走线；120-防护过孔；130-终点过孔；140-介质层；151-走线层；1511-第一走线层；1512-第二走线层；152-屏蔽层；A-芯片封装区；B-接地屏蔽焊盘区；300-芯片保护盖；400-辅助锁固件。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

参考图1和图2，本发明提供一种用于量子芯片封装的印刷电路板100，所述印刷电路板100设置有芯片封装区，适于量子芯片封装于其中；所述印刷电路板100包括若干条导电传输线路110，所述导电传输线路110部分为所述印刷电路板的表面走线111，部分为位于所述印刷电路板100的介质层中的板内走线112；每一导电传输线路110两侧分别设置有多个防护过孔120；所述防护过孔120贯穿所述印刷电路板100。

进一步的，在本实施例中，所述导电传输线路110连接所述印刷电路板中芯片封装区A的接脚连接焊盘和所述印刷电路板四周均匀排布的接地屏蔽焊盘区B中的终点过孔130；所述终点过孔130周围环绕设置有若干所述防护过孔120。

本实施例提供的用于量子芯片封装的印刷电路板100，在导电传输线路110两侧设置防护过孔120，可以通过控制防护过孔120的尺寸和间距，使得信号传输能够在低频状态下具有较低的串扰，在高频状态下具有较低的损耗。在接地屏蔽焊盘区B的终点过孔130附近集中的环绕设置防护过孔120，由于这里是导电传输线路在厚度方向上传输的位置，并且接地屏蔽焊盘区B最终将会与接地焊盘链接，使得这一区域的信号传输相对导电传输线路110更密集，存留时间更长，因此更容易受到串扰和造成更多的损耗。在这一区域集中的环绕设置多个防护过孔120，可以对这一区域进行更好的防护，使得信号传输能够在低频状态下具有较低的串扰，在高频状态下具有较低的损耗。

防护过孔120间距小于传输的信号的波长的特定比例，能够在低频状态下具有较低的串扰，在高频状态下具有较低的损耗，可保证信号良好的传输效果。通过限定防护过孔120的尺寸满足特定的自谐振频率，可避免在传输信号时产生谐振，造成信号传输损耗。通过限定防护过孔120的过孔对间距离和直径的关系，可以将谐振频率提高到量子位工作频率范围外，进而降低串扰。

具体的，在本实施例中，任意相邻的所述防护过孔120之间的间距小于所述导电传输线路110可传输的信号波长的1/20。相邻的防护过孔120间距小于信号波长的1/20，可保证信号良好的传输效果。

在本实施例中，单个所述防护过孔的自谐振频率f满足：

其中，h为所述防护过孔的高度；ε为所述印刷电路板的介质层的介电常数；d为所述防护过孔的内径；d1为所述防护过孔的反焊盘直径；d2为所述防护过孔的焊盘直径。

通过限定防护过孔的尺寸满足式(1)的自谐振频率，可避免在传输信号时产生谐振，造成信号传输损耗。

在本实施例中，任意所述导电传输线路两侧相对位置的防护过孔构成防护过孔对，所述防护过孔对的谐振频率f满足：

其中，S为所述防护过孔对中两所述防护过孔之间的距离，h为所述防护过孔的高度；ε为所述印刷电路板的介质层的介电常数；d为所述防护过孔的内径；d1为所述防护过孔的反焊盘直径；d2为所述防护过孔的焊盘直径。

通过限定防护过孔的过孔对间距离和直径的关系满足式(2)，可以将谐振频率提高到量子位工作频率范围外，进而降低串扰。

传统的PCB技术中，为了防止环境灰尘，水滴等造成短路，一种方式是会在表面铺一层绿油，但是覆盖了绿油会对高频信号造成损耗。另一种方式是在表面镀金，即电镀保护层的材料为金，相对功率损耗更低，且方便焊接和保存。但是金作为贵重金属，如镀层过厚将导致生产成本过高，且易造成浪费。并且金的化学惰性强不易处理，废旧产品处理或生产废料处理时，容易产生环境污染问题。因此，需要合理确定电镀保护层的厚度，来实现降本增效的目的。

因此本实施例中，对印刷电路板还进行了如下改进：

继续参考图1-图2，本实施例提供的印刷电路板100设置有芯片封装区A，所述芯片封装区A设置于所述印刷电路板100的中心；所述芯片封装区A边缘靠近所述印刷电路板100的中心一侧环绕设置有若干芯片接脚焊盘。

所述印刷电路板100表面设置有表面走线111，所述表面走线111自所述芯片接脚焊盘引出至所述印刷电路板的四周；所述表面走线111的表面设置有电镀保护层。

所述电镀保护层的厚度为所述表面走线111发生反常趋肤效应时的趋肤深度的1倍-2倍，例如可以为1倍、1.5倍、2倍。

参考图3，图3为添加防护过孔后的S参数图，横坐标为工作频率，添加小于波长的1/20间距的防护过孔后，S参数明显降低，最高点低于-28db,说明线间串扰减小。

进一步的，通常印刷电路板的导线使用铜线。即表面走线通常为铜线。当电路板上的铜线为1盎司时，能够传输的信号频率大于或等于10MHZ，则导线中的电流不再占用整个横截面，会集中在导线的表面，即趋肤效应在电流分布中起主导作用。当温度降低或频率升高时，导线的趋肤效应都会减小，而随着温度降低，金属中传导电子的平均自由程越来越长，当趋肤深度接近甚至小于平均自由程时，会发生反常趋肤效应，趋肤深度会趋向至一个固定值。因此将电镀保护层的厚度设置为发生反常趋肤效应的1倍-2倍时，可以满足较低的成本，避免浪费，且能够保证较低的信号功率损耗。利用金属在高频低温环境下的反常趋肤效应，可以计算出发生反常趋肤效应时的趋肤深度，进而确定电镀保护层的厚度，在减少功率损耗的前提下实现生产成本的降低。

具体的，所述表面走线111发生反常趋肤效应时的趋肤深度δ满足下述式(3)：

其中σ表示所述表面走线11的电导率，μ

所述表面走线的电导率σ根据以下式(4)获得：

其中σ表示所述表面走线的电导率，t为所述导电走线的发生反常趋肤效应时的温度，t

金属的电导率随温度的变化呈线性变化，在导体材料确定的情况下，温度对电导率的影响呈线性关系。以表面走线为铜线，电镀保护层为金层为例，金属铜在标准温度下的温度系数为0.00393℃

对同一材料，直流电导率和导电电子平均自由程的比值也是一个不随温度变化的量(或者说电子平均自由程与直流电阻率也成倒数关系)，这一性质使得金属在低温高频工作环境下存在反常趋肤效应。

当所述表面走线111的材料为铜，所述电镀保护层的材料为金时，满足下式：

其中σ表示所述表面走线的电导率，μ

将所述式(5)中计算获得的所述表面走线的电导率σ代入式(4)获得所述表面走线111发生反常趋肤效应时的温度t。

量子芯片工作在7GHZ频率时，可以计算出此时金属的电导率，通过金属电导率与温度的计算公式可得出发生反常趋肤效应时的温度及趋肤深度。根据所传输的信号的频率来计算出趋肤深度，然后根据趋肤深度来确定电镀保护层的厚度，电镀保护层的厚度超过趋肤深度即可。

由于量子芯片通常工作在高频低温环境下，常规板材难以满足需求。因此本实施例还对印刷电路板做了如下改进：

参考图4所述印刷电路板100包括交替堆叠层压在一起的介质层140和金属层；

其中部分所述金属层为走线层151，用于形成所述板内走线110，所述走线层为图形化的金属电路层；

所述走线层151两侧间隔一个所述介质层140相邻的金属层为屏蔽层152，所述屏蔽层152为整层的金属层。

本实施例提供的印刷电路板，通过不同排列组合的金属层和介质层140以及配合特定的材料选择实现多层板设计，可实现良好的屏蔽效果，降低信号传输过程中的损耗。

进一步的，所述导电传输线路110为微带线时，所述走线层151的厚度T与所述介质层140的厚度H，满足下式：

其中，W为所述走线层151的线宽，Z为所述走线层151的阻抗；ε为所述印刷电路板的介质层140的介电常数；H为所述介质层140的厚度，T为所述走线层151的厚度。

所述导电传输线路为带状线时，所述走线层151的厚度T与所述介质层140的厚度H，满足下式：

其中，W为所述走线层151的线宽，Z为所述走线层151的阻抗；ε为所述印刷电路板的介质层140的介电常数；H为所述介质层140的厚度，T为所述走线层151的厚度。

具体的，走线层151的厚度与介质层140的厚度例如可以为：介质层140为3mil和9mil交替排列；走线层151包括第一走线层1511，第一走线层1511为0.6mil；第一走线层1511两侧的屏蔽层152为0.6mil，其中一侧的屏蔽层152背离第一走线层1511一侧设置第二走线层1512(中间间隔介质层140)，为0.6mil，在第二走线层1512的另一侧为底面屏蔽层。第一走线层1511相对第二走线层1512相反一侧，屏蔽层152的另一侧设置顶面屏蔽层，顶面屏蔽层包括较小范围的图形化金属层，和包围图形化金属层的包围金属层(与图形化金属层之间有空间隔离，基本完全覆盖下面的介质层)。顶面屏蔽层和底面屏蔽层作为电路板与外界连接的结构，通过引线键合与外部的连接器连接，分别为1.6mil。其中底面屏蔽层和第二走线层1512一侧的屏蔽层152对第二走线层1512起屏蔽效果，第一走线层1511两侧的屏蔽层152对第一走线层1511起屏蔽效果。顶面屏蔽层出于连接的目的，设置为局部图形化金属层和局部包围金属层的结构。

此外，常规PCB板的设计使用FR4板材，但该种板材难以无法满足量子芯片封装的需求，需选取介电常数和介质损耗低的板材。而Rogers 4350板材介电常数Dk值为3.48；介质损耗Df为0.0037，与其他板材相比均比较低，利用Rogers 4350层压板结构来实现电路载板设计。Rogers 4350芯层有0.101mm，0.168mm，0.254mm，0.508mm，0.762mm等多种厚度可选。可以满足量子芯片的需求。

实施例2

参考图5，本实施例提供一种量子芯片封装盒，包括：

上述实施例1中提供的用于量子芯片封装的印刷电路板100；

量子芯片(图中被芯片保护盖遮挡未显示)，设置于所述芯片封装区A，所述量子芯片的引脚与所述芯片接脚焊盘一一对应焊接；

芯片保护盖300，所述芯片保护盖300与所述印刷电路板100锁固连接，所述芯片保护盖300至少覆盖所述芯片封装区A；

辅助锁固件400，所述辅助锁固件400设置于所述芯片保护盖300表面，穿过所述芯片保护盖300与所述印刷电路板100锁固连接。

本实施例提供的量子芯片封装盒，使用本发明提供的量子芯片封装的印刷电路板封装量子芯片，在高频低温环境下，信号线间串扰较小，高频时信号损耗较小，信号传输质量高，且成本相对较低。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。