像素电路、显示装置及像素电路的驱动方法

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路、显示装置及像素电路的驱动方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板因其自发光、对比度高等诸多优点在显示装置中具有广泛的应用前景。然而，该显示面板还有待改进。

发明内容

本申请提供一种像素电路、显示装置以及像素电路的驱动方法。下面对本申请实施例涉及的各个方面进行介绍。

第一方面，提供一种像素电路，包括：驱动模块，连接于第一电源电压端和发光单元的第一端之间，配置为给所述发光单元提供驱动电流；初始化模块，连接于初始化电压端与所述发光单元的第一端之间，配置为响应于初始化栅极信号而导通，以使所述发光单元的第一端接入初始化电压；阻抗控制模块，接入所述初始化电压，且所述阻抗控制模块的阻抗可调。

第二方面，提供一种显示装置，包括：呈阵列排布的多个像素电路，所述像素电路设有阻抗控制模块，且所述阻抗控制模块的阻抗可调；扫描电路和多条预设扫描线，所述扫描电路经对应的所述预设扫描线与对应行的所述像素电路连接；第一电压端，与所述像素电路和/或所述阻抗控制模块连接，所述像素电路用于响应于所述预设扫描线上的脉冲信号，将所述第一电压端上的电压传输至所述像素电路。

第三方面，提供一种显示面板，包括如第一方面所述的像素电路。

第四方面，提供一种像素电路的驱动方法，所述驱动方法采用如第一方面所述的像素电路，所述驱动方法包括：在至少一个画面刷新周期内的第一时段和第二时段，使所述阻抗控制模块的阻抗不同。

本申请实施例提出的像素电路中具有阻抗控制模块，该阻抗控制模块连接于初始化电压端和发光单元的第一端之间，且阻抗控制模块的阻抗可调。利用该阻抗控制模块可以在对发光单元的第一端进行初始化的过程中调整阻抗，从而避免显示面板在显示时的局部显示偏暗以及显示时出现分屏的现象。

附图说明

图1为本申请实施例提供的一种像素电路的结构示意图。

图2为本申请另一实施例提供的一种像素电路的结构示意图。

图3a为使用图2中的像素电路的显示面板在进行显示时的一种示意图。

图3b为使用图2中的像素电路的显示面板在进行显示时的另一种示意图。

图4为本申请实施例提供的显示装置的结构示意图。

图5为本申请又一实施例提供的像素电路的结构示意图。

图6为本申请实施例提供的图5中的像素电路的驱动信号的时序图。

图7为本申请又一实施例提供的像素电路的结构示意图。

图8为本申请又一实施例提供的像素电路的结构示意图。

图9为本申请又一实施例提供的像素电路的结构示意图。

图10为本申请实施例提供的像素电路的驱动方法的流程示意图。

具体实施方式

为了便于理解本申请，在下文中基于示例性实施例并结合附图来更详细地描述本申请。在附图中使用相同或相似的附图标记来表示相同或相似的模块。应该理解的是，附图仅是示意性的，本申请的保护范围并不局限于此。

如图1所示，传统的像素电路10中使用的是LTPS晶体管。具体地，如图1所示，像素电路10包括发光单元LE，驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、复位晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和初始化晶体管T7。发光单元LE可以是OLED，发光单元LE可以包括阳极和阴极。其中，T1、T2、T3、T4、T5、T6及T7均为LTPS晶体管(或称P型晶体管)。

然而，受限于LTPS晶体管的漏电流较大，包括图1所示的像素电路的显示装置在低频应用时容易观察到闪烁的问题，因此，LTPO技术应运而生。

由于LTPO晶体管结合了低温多晶硅的高迁移率和氧化物低漏电特性，因此，既能实现高频应用，又能很好的实现低频应用。有鉴于此，如何将LTPO晶体管应用在如图1所示的像素电路中成为了亟待解决的问题。

作为一种可行的方式，如图2所示，可以将上述补偿晶体管T3和复位晶体管T4变为氧化物工艺，也即将T3和T4这两个晶体管更换为LTPO晶体管(或称N型晶体管)。同时，详见图2，可以新增一个偏置晶体管T8。T8的栅极与T7的栅极共同接收初始化栅极信号SP2，因此，T7和T8均可以响应于初始化栅极信号SP2而导通。不同的是，初始化晶体管T7的源极用于接收初始化电压Vrefn2，其漏极用于与发光单元LE的阳极连接，以为发光单元LE的阳极提供初始化电压。而偏置晶体管T8的源极用于接收偏置电压Vrefp，漏极用于与驱动晶体管T1的源极或漏极连接，以对驱动晶体管T1的源极或漏极提供偏置电压。偏置电压可以对驱动晶体管T1的源极或者漏极进行高频重置，从而改善低频闪烁的现象。

在显示面板技术领域中，显示面板的一个画面刷新周期包括有效阶段和消隐阶段。其中，本领域中有效阶段即通常所说的显示帧，也可被称为Vactive阶段。消隐阶段也可称为Vblank阶段。Vblank阶段通常分布在显示帧与显示帧之间，该Vblank阶段可用于准备和传输画面数据，不进行实际画面显示。在一种更为具体地说法中，上述Vblank阶段可以分布在显示面板有效显示区的最后一行像素写入前一帧画面的数据至第一行像素写入下一帧画面的数据之间。具体而言，显示面板中包括多行虚拟像素行，虚拟像素行中的像素并不用于进行实际发光显示。虚拟像素行的行数等于用于控制数据写入的扫描信号在上述Vblank阶段的时长内可扫过的像素行数。示例性地，如图3所示，显示面板30包括有效区(Vactive)310和消隐区(Vblank)320。有效区310可以相当于显示区AA。消隐区320包括多个虚拟像素(blank)行。

如前所述，初始化栅极信号SP2需要同时控制驱动晶体管T1的源极以及发光单元LE的阳极，且初始化栅极信号SP2可以为大于等于120Hz的多脉冲信号。多脉冲信号可以理解为信号中包括多pulse。有鉴于此，在使用如图2所示的LTPO像素电路的过程中，在使用初始化栅极信号SP2在对显示面板上的显示区(AA)进行扫描时，当多脉冲信号中的某个脉冲信号扫描到上述的虚拟像素行时，显示面内实际正在驱动像素的脉冲数就会减少。正在驱动像素的脉冲数减少就相当于正在驱动的像素量在减少，也即阻抗在降低，会导致发光单元LE的阳极的初始化更充分，从而呈现局部偏暗的显示不均匀(mura)的问题，导致出现分屏的现象。

如图3所示，初始化栅极信号SP2的多脉冲信号为3pulse信号。当其中的1pulse(图3中的虚线pulse)扫描到消隐区320中的虚拟像素行时，SP2所正在驱动的像素的行数就减少为1/3，此时相当于SP2的有效脉冲的数量为2。需要说明的是，当3pulse信号均处于有效区310时，SP2的有效脉冲的数量为3，而当其中最靠下的脉冲进入消隐区320时，SP2的有效脉冲的数量就可以从3变成2。

当SP2的有效脉冲的数量减少时，就会导致驱动电路中的栅极信号(例如SP2)以及初始化电压(例如Vrefn2)的驱动阻抗都下降了，导致SP2信号延迟降低，这便会使得发光单元LE的阳极的初始化更充分，从而造成显示亮度差异，形成三分屏的现象。

有鉴于此，本申请实施例提出一种像素电路，该像素电路中具有阻抗控制模块，该阻抗控制模块连接于初始化电压端和发光单元的第一端之间，且阻抗控制模块的阻抗可调。利用该像素电路可以在初始化栅极信号的有效脉冲的数量发生变化时通过阻抗控制模块控制该像素电路对应的驱动电路的阻抗不变，从而避免显示面板在显示时的局部显示偏暗以及显示时出现分屏的现象。

下面结合图4和图5详细的对本申请实施例中的显示装置40以及像素电路420进行说明。

本申请实施例所述显示装置40可以是显示面板，例如可以为：液晶面板、OLED面板、手机(mobile phone)、平板电脑(Pad)、笔记本电脑、掌上电脑、移动互联网设备(mobileinternet device，MID)、可穿戴设备，电视机、显示器、数码相框等任何具有显示功能的产品或部件。

参见图4，显示装置40包括显示面板41和驱动电路42。

显示面板41包括显示区AA，显示区内AA设置有多个发光单元(或称发光像素)410。多个发光单元410按照显示面板41的行方向以及列方向以阵列的形式进行排布。其中，如图5所示，对于每一个发光单元410均对应有一个像素电路420。

驱动电路42用于为与多个发光单元410一一对应的多个像素电路420中的每个像素电路420提供驱动信号。结合图5和图6所示，驱动信号例如可以包括通过Data端提供的数据信号data，通过SP1端提供的第一扫描信号sp1，通过SP2端提供的初始化栅极信号sp2，通过SN1端提供的复位信号sn1，通过SN2端提供的第二扫描信号sn2，通过VREFP端提供的偏置电压vrefp，通过VREFN1端提供的驱动初始化电压vrefn1，通过VREFN2端提供的初始化电压vrefn2，通过EM端提供的发光控制信号em，通过ELVDD端提供的第一电源电压elvdd以及通过ELVSS端提供的第二电源电压elvss。

示例性地，图6示出了一种驱动电路所提供的第一扫描信号sp1、初始化栅极信号sp2、复位信号sn1、第二扫描信号sn2以及发光控制信号em的时序图。图5中的像素电路可以按照图6所示的时序图进行工作。

参见图5，每个像素电路420用于控制对应发光单元410，例如，控制发光单元410初始化或者控制发光单元410发光或者不发光等。一个像素电路420可包括驱动模块421、初始化模块422以及阻抗控制模块423。

驱动模块421连接于第一电源电压端ELVDD和发光单元410的第一端之间。驱动模块421配置为在发光阶段给发光单元410提供驱动电流。

与前文一致，发光单元410可以是OLED且发光单元410包括阳极+和阴极-。上述发光单元410的第一端即为阳极+。阳极+与连接点S1连接，阴极-用于接收第二电源电压ELVSS。

在一些实施例中，如图7所示，驱动模块421可以是驱动晶体管T1。驱动晶体管T1包括栅极、源极和漏极。其中，驱动晶体管T1的栅极与驱动模块421的控制端S2连接，其源极用于接收第一电源电压elvdd，其漏极可以与发光单元410的第一端连接。驱动晶体管T1可以基于驱动模块421的控制端S2的电压来导通，以控制提供给发光单元410的驱动电流。

初始化模块422连接于初始化电压端VREFN2与发光单元410的第一端之间。初始化模块422配置为响应于初始化栅极信号SP2而导通，以使发光单元410接入初始化电压端VREFN2输入的初始化电压。

在一些实施例中，如图7所示，初始化模块422可以是初始化晶体管T7。初始化晶体管T7包括栅极、源极和漏极。其中，初始化晶体管T7的栅极用于接收初始化栅极信号SP2，其源极用于接收初始化电压vrefn2，其漏极与发光单元410的第一端连接。优选地，其漏极与阻抗控制模块423连接。初始化晶体管T7配置为响应于初始化栅极信号sp2而导通，以经过阻抗控制模块423向发光单元410提供初始化电压。

阻抗控制模块423也连接于初始化电压端VREFN2与发光单元410的第一端之间且阻抗控制模块423的阻抗可调。可以理解的是，阻抗控制模块423的阻抗可调即表示发光单元410和像素电路420的总阻抗可调。其中，阻抗控制模块423配置为响应于初始化栅极信号sp2的有效脉冲的数量发生变化时控制像素电路420对应的驱动电路42的阻抗不变。在本申请实施例中，阻抗可以包括电容和/或电阻。换言之，本申请实施例中的阻抗可调可以理解为电容值和/或电阻值可调。

在本申请实施例中，阻抗控制模块423的阻抗可以在像素电路420对阳极+进行初始化的过程中进行调整。

例如，可以根据画面刷新周期内的时段调整阻抗控制模块423的阻抗。具体地，在至少一个画面刷新周期内的第一时段和第二时段，可以调整第一时段下的阻抗控制模块423的阻抗与第二时段下的阻抗控制模块423的阻抗不同。

作为一个示例，发光单元420的数量为多个，在第一时段和第二时段，接入初始化电压的发光单元420的数量不同。具体地，在第一时段中接入初始化电压的发光单元420的数量大于在第二时段中接入初始化电压的发光单元420的数量，阻抗控制模块423在第一时段的阻抗小于阻抗控制模块423在第二时段的阻抗。

作为又一个示例，发光单元420的数量为多个，且该多个发光单元420可以构成多个发光单元行。其中每个发光单元行包括多个发光单元420。在第一时段和第二时段，接入初始化电压的发光单元行的数量不同。具体地，在第一时段中接入初始化电压的发光单元行的数量大于在第二时段中接入初始化电压的发光单元行的数量，阻抗控制模块在第一时段的阻抗小于阻抗控制模块在第二时段的阻抗。在本申请实施例中，对于每一个画面刷新周期可以包括前文的有效阶段和消隐阶段，本申请实施例的第一时段可以位于有效阶段，第二时段可以位于消隐阶段。其中，在每一个画面刷新周期内，初始化栅极信号包括多个脉冲信号。初始化栅极信号的有效脉冲的数量在有效阶段为x，初始化栅极信号的有效脉冲的数量在消隐阶段为y，x大于y。

可选地，一个画面刷新周期包括写入帧，有效阶段在写入帧内，消隐阶段的至少部分位于写入帧内。可选地，一个画面刷新周期还包括保持帧，保持帧位于消隐阶段内。

作为一个示例，阻抗控制模块配置为：响应于接入初始化电压的发光单元行的数量为m时，控制第一阻抗通路和第二阻抗通路均导通；响应于接入初始化电压的发光单元行的数量为n时，控制第一阻抗通路和第二阻抗通路中的一个导通；其中，m大于n。

其中，一个画面刷新周期包括有效阶段和消隐阶段，接入所述初始化电压的所述发光单元行的数量在所述有效阶段为m，接入所述初始化电压的所述发光单元行的数量在所述消隐阶段为n。

本申请实施例对阻抗控制模块423和初始化模块422在初始化电压端VREFN2与发光单元410的第一端之间的连接方式不做具体的限定。

作为一个示例，如图5所示，阻抗控制模块423和初始化模块422串联连接在初始化电压端VREFN2与发光单元410的第一端之间。

可选地，如图5所示，阻抗控制模块423连接于初始化模块422和发光单元410的第一端之间。或者，如图8所示，阻抗控制模块423连接于初始化电压端VREFN2和初始化模块422之间。

作为另一个示例，如图9所示，阻抗控制模块423和初始化模块422并联连接在初始化电压端VREFN2与发光单元410的第一端之间。

本申请实施例对阻抗控制模块423的结构不做具体的限定，只要阻抗控制模块423的阻抗可调即可。

作为一种实现方式，阻抗控制模块423中可以包括可变电阻，阻抗控制模块423可以通过调节可变电阻的阻值而使阻抗控制模块423的阻值可调。

作为另一种实现方式，阻抗控制模块423可包括并联的多个阻抗通路，多个阻抗通路中的每个阻抗通路(例如，4231或4232)上设有开关元件。可选地，多个阻抗通路中的每一个阻抗通路可以包括串联连接的电阻元件R和/或电容元件和开关元件D。通过控制不同的阻抗通路上的开关元件的开合状态可以使阻抗控制模块423的阻抗可调。

本申请实施例对阻抗控制模块423中的阻抗通路的个数不做具体的限制，例如，如图5、图8-图9所示，多个阻抗通路包括第一阻抗通路4231和第二阻抗通路4232。第一阻抗通路4231包括串联连接的电阻元件R1和开关元件D1；第二阻抗通路4232包括串联连接的电阻元件R2和开关元件D2。可选地，电阻元件R1和电阻元件R2的电阻值可以相同，或者，电阻元件R1和电阻元件R2的电阻值也可以相同。可选地，开关元件D可以是晶体管开关或者单刀单掷开关。

应理解，如图5、图8-图9仅示例性的示出了多个阻抗通路为两个阻抗通路，多个阻抗通路也可以包括三个阻抗通路、四个阻抗通路等。

作为一个示例，使用图5、图8-图9所示的阻抗控制模块423在对阳极+进行初始化的过程中进行阻抗调整的具体方式可以为：响应于初始化栅极信号的有效脉冲的数量为x时，控制第一阻抗通路和第二阻抗通路均导通；响应于有效脉冲的数量为y时，控制第一阻抗通路和第二阻抗通路中的一个导通。其中，控制第一阻抗通路和第二阻抗通路均导通时，阻抗控制模块423的阻抗为第一阻抗，控制第一阻抗通路和第二阻抗通路中的一个导通时，阻抗控制模块423的阻抗为第二阻抗。第一阻抗和第二阻抗的差异为初始化栅极信号SP2所驱动的发光单元的阻抗的差异。

通过执行本申请实施例，可以在使用初始化栅极信号SP2在对显示面板上的显示面(AA)进行扫描时，无论初始化栅极信号SP2的有效脉冲数量是否变化都可以保证驱动电路的驱动阻抗不变，因此可以避免使用像素电路的显示面板在进行显示时会出现局部显示不均匀以及分屏的现象。

以图3中的场景为例，当侦测到有效区内sp2信号为3pulse扫描(如图3a)时，此时，相当于初始化栅极信号的多个脉冲信号均在扫描有效区，也即此时位于画面刷新周期的第一阶段，对于该场景，阻抗控制模块423中通过将R1和R2并联电路(D1，D2开关都闭合，以形成较小阻抗)传输初始化信号。当侦测到有效区内sp2信号为2pulse(如图3b所示)时，此时，相当于初始化栅极信号的多个脉冲信号中的部分脉冲信号在扫描有效区，另一部分脉冲信号在扫描消隐区，也即此时位于画面刷新周期的第二阶段，对于该场景，阻抗控制模块423中R1支路(D1闭合，D2打开)或R2支路(D2闭合，D1打开)传输初始化信号。有鉴于阻抗控制模块423的阻抗的可调，当有效区中sp2信号有不同pulse数在扫描时依然能够保持一致的阻抗，解决三分屏问题。

初始化栅极信号sp2的有效脉冲的数量发生变化时可以理解为初始化栅极信号sp2中的时序信号(或称脉冲)从有效区扫描至消隐区时(此时的初始化栅极信号sp2的有效脉冲的数量会从x变为y，x大于y)，或者，初始化栅极信号sp2中的时序信号(或称脉冲)从消隐区返回扫描至有效区时(此时的初始化栅极信号sp2的有效脉冲的数量会从上述y变为x)。以图3中的初始化栅极信号sp2为例，当时序信号从有效区扫描至消隐区时，初始化栅极信号sp2的有效脉冲的数量从3变为2；而当时序信号从消隐区重新扫描至有效区时，初始化栅极信号sp2的有效脉冲的数量从2变为3。

为了进一步的控制像素电路420的复位、数据写入和/或电压补偿，在一些实施例中，如图5、图8-图9所示，像素电路420还包括偏置模块424、数据写入模块425、补偿模块426、复位模块427、发光控制模块428以及储存模块429。

偏置模块424连接于偏置电压端VREFP和驱动模块424的第一端S3或驱动模块421的第二端S5之间。偏置模块424配置为响应于初始化栅极信号sp2而导通，以向驱动模块424提供偏置电压。

作为一种实现方式，如图7所示，偏置模块424可以是偏置晶体管T8，偏置晶体管T8包括栅极、源极和漏极。其中，偏置晶体管T8的栅极同样用于接收初始化栅极信号sp2，其源极用于接收偏置电压端VREFP输出的偏置电压，其漏极通过驱动模块421的第一端S3与驱动晶体管T1的源极连接。偏置晶体管T8配置为响应于初始化栅极信号sp2而导通，以向驱动晶体管T1提供偏置电压。

数据写入模块425连接于数据信号端DATA和驱动模块421的第一端S3之间。数据写入模块425配置为响应于第一扫描信号SP1而导通，以向驱动模块421提供数据信号。

作为一种实现方式，如图7所示，数据写入模块425可以是数据写入晶体管T2。数据写入晶体管T2包括栅极、源极和漏极。其中，写入晶体管T2的栅极用于接收栅极写入信号sp1，其源极用于接收数据信号data，其漏极与驱动模块421的第一端S3连接。数据写入晶体管T2可以基于栅极写入信号SP1为高电平时导通，以将数据信号data传输至驱动模块421的第一端S3。驱动模块421的第一端S3用于与驱动晶体管T1的源极进行连接。

补偿模块426连接于所述驱动模块421的第二端S5与驱动模块421的控制端S2之间。补偿模块426配置为响应于第二扫描信号SN2而导通，以对驱动模块421的阈值电压进行补偿。

作为一种实现方式，如图7所示，补偿模块426可以是补偿晶体管T3，补偿晶体管T3包括栅极、源极和漏极。其中，分压晶体管T3的栅极用于接收分第二扫描信号sn2，其源极与连接点S4连接，其漏极与驱动模块421的控制端S2连接。补偿晶体管T3在数据写入阶段，第二扫描信号sn2为低电平时，使得数据写入晶体管T2和补偿晶体管T3均导通，则DATA端输入的数据电压通过数据写入晶体管T2传输至驱动晶体管T1的源极，并依次通过驱动晶体管T1和补偿晶体管T3写入驱动晶体管T1的栅极，随着数据电压的写入，驱动晶体管T1的栅极电压逐渐升高，直到驱动晶体管M1的栅极电压升高至Vdata+Vth。Vdata指的是DATA输入的数据电压，Vth指的是驱动晶体管M1的阈值电压。

复位模块427连接于驱动初始化电压端VREFN1与驱动模块421的控制端S2之间，复位模块427配置为响应于复位信号sn1而导通，以向驱动模块421的控制端S2提供驱动初始化电压端VREFN1输入的驱动初始化电压。

作为一种实现方式，如图7所示，复位模块427可以是复位晶体管T4。复位晶体管T4包括栅极、源极和漏极。其中，复位晶体管T4的栅极用于接收驱动初始化栅极信号sn1，其源极用于接收驱动初始化电压VREFN1，其漏极与连接点S4连接。驱动初始化晶体管T4可以响应于驱动初始化栅极信号SN1进行导通以将驱动初始化电压vrefn1传输至连接点S4。其中，当补偿晶体管T3导通时，连接点S4处的电压可以通过与补偿晶体管T3传输至驱动模块421的控制端S2，以控制驱动晶体管T1的栅极电压。

发光控制模块428和驱动模块421串联连接于第一电源电压端ELVDD和发光单元410的第一端之间。发光控制模块428配置为响应于发光控信号EM导通，以控制驱动模块421来驱动发光单元410发光。

作为一种实现方式，如图7所示，发光控制模块428包括第一发光控制晶体管T5和第二发光控制晶体管T6。第一发光控制晶体管T5包括栅极、源极和漏极。其中，第一发光控制晶体管T5的栅极用于接收发光信号em，其源极用于接收第一电源电压elvdd，其漏极通过驱动模块421的第一端S3与驱动晶体管T1的源极连接。第一发光控制晶体管T5可以响应于发光信号em进行导通以将第一电源电压elvdd通过驱动模块421的第一端S3传输至驱动晶体管T1的源极。第二发光控制晶体管T6包括栅极、源极和漏极。其中，第二发光控制晶体管T6的栅极也用于接收发光信号em，其源极与驱动模块421的第二端S5连接，驱动模块421的第二端S5用于连接驱动晶体管T1的漏极。第二光控制晶体管T6的漏极通过连接点S1与发光单元410的阳极连接。第二发光控制晶体管T5可以响应于发光信号em进行导通以将驱动晶体管T1的漏极的电压通过连接点S1传输至发光单元410的阳极+。

可选地，补偿模块和复位模块所包括的晶体管均为N型晶体管，驱动模块、初始化模块、偏置模块、数据写入模块以及发光控制模块所包括的晶体管均为P型晶体管。

继续参见图5、图7-图9，储存模块429可以是存储电容Cst。存储电容Cst分别与驱动模块421的控制端S2以及ELVDD端连接，以用于充电和放电。

本申请实施例还提供一种显示面板，该显示面板包括前文所述的任意一种像素电路。

本申请实施例还提供一种显示装置，该显示装置包括：多个像素电路、扫描电路和多条预设扫描线以及第一电压端。

其中，多个像素电路呈阵列排布且像素电路设有前文所述的阻抗控制模块。阻抗控制模块的阻抗可调。

扫描电路经对应的预设扫描线与对应行的像素电路连接。

第一电压端与像素电路和/或阻抗控制模块连接，像素电路用于响应于预设扫描线上的脉冲信号，将第一电压端上的电压传输至像素电路。

可选地，在至少部分时段，所述第一电压端上的电压写入所述像素电路的电压传输路径包括所述负载控制模块。

在一些实施例中，在至少一个画面刷新周期内的第一时段和第二时段，阻抗控制模块的阻抗不同。

可选地，阻抗控制模块的数量为多个，各像素电路对应设有一个阻抗控制模块。

可选地，至少一行像素电路或一列像素电路共用一个阻抗控制模块。

可选地，呈阵列排布的多个像素电路共用一个阻抗控制模块。

可选地，像素电路包括：

驱动模块，连接于第一电源电压端和发光单元的第一端之间，配置为给发光单元提供驱动电流。

初始化模块，连接于初始化电压端与发光单元的第一端之间，配置为响应于初始化栅极信号而导通，以使发光单元接入初始化电压。第一电压端包括初始化电压端。预设扫描线传输的信号包括初始化栅极信号。

可选地，显示装置的显示区包括沿列方向交替排列的Q个第一区和W个第二区，Q大于W，Q和W为正整数。

在一画面刷新周期内，在第一时段，同时向间隔的Q个第一区传输第一电压端上的电压。

在与第一时段不同的第二时段，同时向间隔的W个第二区传输第一电压端上的电压。其中，与Q个第一区对应的阻抗控制模块在第一时段的阻抗小于与W个第二区对应的阻抗控制模块在第二时段的阻抗。

上文结合图1至图9详细描述了本申请的装置实施例，下面结合图10详细描述本申请的方法实施例。应理解，方法实施例的描述与装置实施例的描述相互对应，因此，未详细描述的部分可以参见前面装置实施例。

如图10所示，本申请实施例还提供一种像素电路的驱动方法1000。该驱动方法采用前文任意所述的像素电路实现。

如图10所示，像素电路的驱动方法1000包括步骤S1010。

在步骤S1010：在至少一个画面刷新周期内的第一时段和第二时段，使阻抗控制模块的阻抗不同。

例如，在初始化阶段，利用初始化栅极信号将初始化模块导通，以通过初始化模块将初始化电压提供给发光单元，并在初始化栅极信号的有效脉冲数量发生变化时利用阻抗控制模块调整阻抗控制模块的阻抗产生变化。

需要说明的是，在本申请实施例中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

应当理解，本申请实施例中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本申请实施例中字符“/”，一般表示前后关联对象是一种“或”的关系。

在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。