一种传感用全差分前端放大器电路

技术领域

本发明涉及集成电路技术领域，尤其涉及一种传感用全差分前端放大器电路。

背景技术

在传感信息采集电子集成电路研究领域，随着信号采集信息量的增多，通常需要低功耗低噪声放大器用来获取外界微弱电信号同时保证不会因功率过高导致电路功耗剧增，同时要求放大器能够处理由外界干扰导致的输入端的直流偏移。

传统电流源负载的差分对，虽然可以极大的提高共模抑制比和电源抑制比，但对功耗的控制不能满足长期持续的传感信号采集的应用需求，如果采用多个单级放大器串联，过大的噪声会导致无法读出输入端的微弱信号，传统的放大器电路很难将功耗和噪声同时降低。

发明内容

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

鉴于上述现有存在的问题，提出了本发明。

因此，本发明提供了一种传感用全差分前端放大器电路，能够解决背景技术中提到的问题。

为解决上述技术问题，本发明提供如下技术方案，一种传感用全差分前端放大器电路，包括输入端口、第一放大单元OTA1、第二放大单元OTA2、电容反馈电路以及电阻反馈电路，

所述输入端口，用于与所述电容反馈电路电连接，接收外部信号；

所述第一放大单元OTA1，用于进行对输入信号的初步放大；

所述第二放大单元OTA2，第二放大单元OTA2与第一放大单元OTA1内部结构相同，所述第二放大单元OTA2的输入端与所述第一放大单元OTA1的输出端电连接，用于提升电路开环增益；

所述电容反馈电路，与所述第二放大单元OTA2的输出端、所述第一放大单元OTA1的输入端和所述第二放大单元OTA2的输入端电连接，用于确定闭环增益和高低频截止频率；

所述电阻反馈电路，与所述第一放大单元OTA1的输出端和所述第一放大单元OTA1的输入端电连接，用于确定电路的低频截止频率。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述第一放大单元OTA1以及所述第二放大单元OTA2均包括，第一PMOS，第二PMOS，第三PMOS，第一NMOS，第二NMOS和第三NMOS，

所述第一PMOS的源极与工作电压源电连接，所述第一PMOS的栅极与偏置电压源电连接，所述第一PMOS的漏极与所述第二PMOS和所述第三PMOS的源极电连接；

所述第二PMOS的源极与所述第一PMOS的漏极电连接，所述第二PMOS的栅极与所述第二NMOS的栅极电连接，所述第二PMOS的漏极与所述第二NMOS的漏极电连接；

所述第三PMOS的源极与所述第一PMOS的漏极电连接，所述第三PMOS的栅极与所述第三NMOS的栅极电连接，所述第三PMOS的漏极与所述第三NMOS的漏极电连接；

所述第一NMOS的源极接地，所述第一NMOS的栅极与共模控制电压源电连接，所述第一PMOS的漏极与所述第二NMOS和所述第三NMOS的源极电连接；

所述第二NMOS的源极与所述第一NMOS的漏极电连接，所述第二NMOS的栅极与所述第二PMOS的栅极电连接，所述第二NMOS的漏极与所述第二PMOS的漏极电连接，第二PMOS的栅极和第二NMOS的栅极充当所述第一放大单元OTA1以及所述第二放大单元OTA2的正输入端，第二PMOS的漏极和第二NMOS的漏极充当所述第一放大单元OTA1以及所述第二放大单元OTA2的负输出端；

所述第三NMOS的源极与所述第一NMOS的漏极电连接，所述第三NMOS的栅极与所述第三PMOS的栅极电连接，所述第三NMOS的漏极与所述第三PMOS的漏极电连接，第三PMOS的栅极和第三NMOS的栅极充当所述第一放大单元OTA1以及所述第二放大单元OTA2的负输入端，第三PMOS的漏极和第三NMOS的漏极充当所述第一放大单元OTA1以及所述第二放大单元OTA2的正输出端。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述电容反馈电路包括，第一电容，第二电容，第三电容，第四电容，第五电容，第六电容，

所述第一电容的第一端与输入端口电连接，所述第一电容的第二端与所述第一放大单元OTA1的负输入端电连接；

所述第二电容的第一端与输入端口电连接，所述第二电容的第二端与所述第一放大单元OTA1的正输入端电连接；

所述第三电容的第一端与所述第一放大单元OTA1的正输入端电连接，所述第三电容的第二端与所述第二放大单元OTA2的正输出端电连接；

所述第四电容的第一端与所述第一放大单元OTA1的负输入端电连接，所述第四电容的第二端与所述第二放大单元OTA2的负输出端电连接；

所述第五电容的第一端与所述第二放大单元OTA2的负输入端电连接，所述第五电容的第二端与所述第二放大单元OTA2的正输出端电连接；

所述第五电容的第一端与所述第二放大单元OTA2的正输入端电连接，所述第五电容的第二端与所述第二放大单元OTA2的负输出端电连接。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述电阻反馈电路包括第一电阻串，第二电阻串，

所述第一电阻串的第一端与所述第一放大单元OTA1的负输入端电连接，所述第一电阻串的第二端与所述第一放大单元OTA1的正输出端电连接；

所述第二电阻串的第一端与所述第一放大单元OTA1的正输入端电连接，所述第二电阻串的第二端与所述第一放大单元OTA1的负输出端电连接。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述第一放大单元OTA1包括为了最小化由OTA单元引起的输入参考噪声，所述输入参考噪声由噪声效率因子决定，

所述噪声效率因子如下式所示：

其中，NEF为噪声效率因子，将放大器输入参考噪声的均方根(RMS)值V

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：还包括，

差分反相器型放大器的输入参考热噪声

其中，Δf表示单位频带，gm

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述电容反馈电路还包括输入电容分频效应引起的输入参考噪声，

输入电容分频效应引起的输入参考噪声如下：

其中，V

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：还包括，传感器差分信号从所述输入端口接入，经过耦合电容C1进入所述第一放大单元OTA1，输出一个差分信号，再将所述差分信号接入所述第二放大单元OTA2，最终输出差分电压信号，通过两个负反馈闭合的OTA单元组成放大器；

通过调整所述电容反馈回路和所述电阻反馈电路，预设低频截止频率和高频截止频率，控制放大器带内增益，信号通过所述电容反馈回路耦合到放大器的输入端。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述第一放大单元OTA1包括第一PMOS M1，第二PMOS M2，第三PMOS M3，第一NMOS M4，第二NMOS M5和第三NMOS M6，输入输出管M2、M3、M5、M6偏置于弱反型区；

使用第一PMOS M1确定输入输出管M2,M3,M5,M6的偏置电流，M1的电流由外部电压V

所述第二放大单元OTA2包括第一PMOS M7，第二PMOS M8，第三PMOS M9，第一NMOSM10，第二NMOS M11和第三NMOS M12，内部输入输出晶体管M8、M9、M11、M12偏置于弱反型区。

作为本发明所述的传感用全差分前端放大器电路的一种优选方案，其中：所述电阻反馈电路包括，电阻反馈电路所提供的电阻值使得系统能够设置相交＜1Hz的高通角，隔绝输入接口的直流偏移。

本发明的有益效果：本发明提出一种传感用全差分前端放大器电路，所提出的放大器架构利用了两级全差分OTA单元，每个单元都采用差分反相器型拓扑结构，输入输出晶体管工作在亚阈值区，使用电容耦合允许输入高偏移电压，在OTA间添加两个电容负反馈环路，可以设置带内增益和高低通截止频率，使用偏置在深亚阈值区的伪电阻串结构形成电阻负反馈，保证非常低的高通截止频率，且不会增加等效输入噪声。本发明提供的技术方案能够同时降低放大器的噪声和功率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明一个实施例提供的一种传感用全差分前端放大器电路全差分前端放大器的结构示意图；

图2为本发明一个实施例提供的一种传感用全差分前端放大器电路的第一放大单元和第二放大单元电路图；

图3为本发明一个实施例提供的一种传感用全差分前端放大器电路的第一电阻串和第二电阻串电路图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

同时在本发明的描述中，需要说明的是，术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一、第二或第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

本发明中除非另有明确的规定和限定，术语“安装、相连、连接”应做广义理解，例如：可以是固定连接、可拆卸连接或一体式连接；同样可以是机械连接、电连接或直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

实施例1

参照图1-3，为本发明的第一个实施例，该实施例提供了一种传感用全差分前端放大器电路，包括：

输入端口、第一放大单元OTA1、第二放大单元OTA2、电容反馈电路以及电阻反馈电路，

输入端口，用于与电容反馈电路电连接，接收外部信号；

第一放大单元OTA1，用于进行对输入信号的初步放大；

第二放大单元OTA2，第二放大单元OTA2与第一放大单元OTA1内部结构相同，第二放大单元OTA2的输入端与第一放大单元OTA1的输出端电连接，用于提升电路开环增益；

电容反馈电路，与第二放大单元OTA2的输出端、第一放大单元OTA1的输入端和第二放大单元OTA2的输入端电连接，用于确定闭环增益和高低频截止频率；

电阻反馈电路，与第一放大单元OTA1的输出端和第一放大单元OTA1的输入端电连接，用于确定电路的低频截止频率。

其中，第一放大单元OTA1以及第二放大单元OTA2均包括，第一PMOS，第二PMOS，第三PMOS，第一NMOS，第二NMOS和第三NMOS；

更进一步的，第一PMOS的源极与工作电压源电连接，第一PMOS的栅极与偏置电压源电连接，第一PMOS的漏极与第二PMOS和第三PMOS的源极电连接；

更进一步的，第二PMOS的源极与第一PMOS的漏极电连接，第二PMOS的栅极与第二NMOS的栅极电连接，第二PMOS的漏极与第二NMOS的漏极电连接；

更进一步的，第三PMOS的源极与第一PMOS的漏极电连接，第三PMOS的栅极与第三NMOS的栅极电连接，第三PMOS的漏极与第三NMOS的漏极电连接；

更进一步的，第一NMOS的源极接地，第一NMOS的栅极与共模控制电压源电连接，第一PMOS的漏极与第二NMOS和第三NMOS的源极电连接；

更进一步的，第二NMOS的源极与第一NMOS的漏极电连接，第二NMOS的栅极与第二PMOS的栅极电连接，第二NMOS的漏极与第二PMOS的漏极电连接，第二PMOS的栅极和第二NMOS的栅极充当第一放大单元OTA1以及第二放大单元OTA2的正输入端，第二PMOS的漏极和第二NMOS的漏极充当第一放大单元OTA1以及第二放大单元OTA2的负输出端；

更进一步的，第三NMOS的源极与第一NMOS的漏极电连接，第三NMOS的栅极与第三PMOS的栅极电连接，第三NMOS的漏极与第三PMOS的漏极电连接，第三PMOS的栅极和第三NMOS的栅极充当第一放大单元OTA1以及第二放大单元OTA2的负输入端，第三PMOS的漏极和第三NMOS的漏极充当第一放大单元OTA1以及第二放大单元OTA2的正输出端。

应说明的是，电容反馈电路包括，第一电容，第二电容，第三电容，第四更进一步的，电容，第五电容，第六电容；

第一电容的第一端与输入端口电连接，第一电容的第二端与第一放大单元OTA1的负输入端电连接；

更进一步的，第二电容的第一端与输入端口电连接，第二电容的第二端与第一放大单元OTA1的正输入端电连接；

更进一步的，第三电容的第一端与第一放大单元OTA1的正输入端电连接，第三电容的第二端与第二放大单元OTA2的正输出端电连接；

更进一步的，第四电容的第一端与第一放大单元OTA1的负输入端电连接，第四电容的第二端与第二放大单元OTA2的负输出端电连接；

更进一步的，第五电容的第一端与第二放大单元OTA2的负输入端电连接，第五电容的第二端与第二放大单元OTA2的正输出端电连接；

更进一步的，第五电容的第一端与第二放大单元OTA2的正输入端电连接，第五电容的第二端与第二放大单元OTA2的负输出端电连接。

应说明的是，电阻反馈电路包括第一电阻串，第二电阻串，第一电阻串的第一端与第一放大单元OTA1的负输入端电连接，第一电阻串的第二端与第一放大单元OTA1的正输出端电连接；

更进一步的，第二电阻串的第一端与第一放大单元OTA1的正输入端电连接，第二电阻串的第二端与第一放大单元OTA1的负输出端电连接。

在一个优选的实施例中，传感器差分信号从输入端口接入，经过耦合电容C1进入第一放大单元OTA1，输出一个差分信号，再将差分信号接入第二放大单元OTA2，最终输出差分电压信号，通过两个负反馈闭合的OTA单元组成放大器，采用电容反馈拓扑，降低了电路复杂性，提高了功率效率。通过调整电容反馈回路和电阻反馈电路，可以设置低频截止频率和高频截止频率，也可控制放大器的带内增益。信号通过电容反馈回路耦合到放大器的输入端，以抑制植入的MEMS电极的大直流偏移，呈现出带通频率响应，频带宽度的选取规则由传感器目标信号的频率特性决定。

作为一种可选的实施例，第一放大单元OTA1包括：第一PMOS M1，第二PMOS M2，第三PMOS M3，第一NMOS M4，第二NMOS M5和第三NMOS M6，图2是本发明实施例的第一放大单元电路图：

应说明的是，在本实施方式中，每个OTA单元都使用差分反相器型拓扑结构。差分反相器型结构由两个反相器和电流偏置电路组成，具体结构如图2所示，两个反相器的栅极输入电压，漏极输出电压，两个反相器并联接入电流偏置电路，该结构减少了活动分支的数量，降低了整体电路功耗，同时该结构具有几乎轨到轨的最大输入输出摆幅，因此在低噪声前端放大器的设计中使用此结构是十分有效的。

应说明的是，在理想情况下，假设全差分电路完全对称且偏置电流源为理想电流源时，输出回路的电流值始终保持为偏置电流的一半，此时全差分电路不会对输入共模信号进行放大，共模增益为零，因为噪声一般也是共模信号，共模增益越小对噪声的抑制度就越高。在实际电路中，偏置电流源的阻抗肯定是有限的，这就会导致输出共模电压会随着输入电压的变化而变化，导致输出共模工作点的偏移，为解决这一问题，本发明实施例使用双尾电流源M1,M4来进行电流偏置，两电流源的电流值都可以由外部电路精确控制，使得电流偏置电路更接近理想情况，进而降低非理想因素导致的共模增益，改善电路的性能。

更进一步的，使用第一PMOS M1确定输入输出管M2,M3,M5,M6的偏置电流，M1的电流由外部电压V

应说明的是，本发明实施例的输入参考噪声主要由第一个OTA的噪声决定，为了最小化由OTA单元引起的输入参考噪声，必须选择非常宽的晶体管尺寸，使用大的栅极面积来减少晶体管闪烁噪声，面积加大同时还会导致电路失配偏移量的减少。

更进一步的，为了能够将本发明的低噪声性能进行量化比较，本发明实施例引入了噪声效率因数(NEF)。噪声效率因子(NEF)的定义式如式(1)所示：

其中，NEF为噪声效率因子，将放大器输入参考噪声的均方根(RMS)值V

更进一步的，NEF描述了与单管放大器理想情况相比，具有相同电流消耗和带宽的放大器噪声高出单管放大器理想噪声值多少倍，使用单个双极晶体管(无l/f噪声)的单级放大器NEF为1，所有实用电路都具有更高的值。

更进一步的，差分反相器型放大器的输入参考热噪声如式(2)所示：

其中，Δf表示单位频带，gm

更进一步的，在计算输入参考噪声电压时，通过增加输入晶体管面积，可以将放大器输入等效噪声中的闪烁噪声部分最小化。闪烁噪声被限制在很低的范围内，本次噪声性能只对比热噪声部分，将OTA输入参考热噪声部分近似等于OTA输入参考噪声电压，如果PMOS和NMOS具有相等的跨导，即gm

更进一步的，差分反相器型放大器的输入参考噪声电压相比以MOS管做负载的全差分单级放大器的输入参考噪声电压降低了

应说明的是，根据式(3)和NEF定义式(1)可知，NEF中含有I

作为一种可选的实施例，第二放大单元OTA2包括：第一PMOS M7，第二PMOS M8，第三PMOS M9，第一NMOS M10，第二NMOS M11和第三NMOS M12：

应说明的是，在本实施方式中，第二放大单元OTA2结构同样如图2所示，内部输入输出晶体管M8、M9、M11、M12偏置于弱反型区，OTA2主要贡献是通过级联OTA增加整体放大器的开环增益(开环增益由第一放大器增益A

应说明的是，根据NEF定义式(1)可知，降低本发明实施例放大器的总电源电流，可降低其噪声效率因数，M8、M9、M11、M12偏置于弱反型区，使得第二放大单元OTA2消耗尽可能少的电流以防噪声效率因数的大幅升高，同时尽可能少的使用电流也避免了大幅提升整体功耗。第二级放大单元OTA2所产生的噪声要等效到系统的输入端，需要除以第一级放大单元OTA1的增益，当OTA1的增益足够大时，可以充分抑制第二级的噪声。

作为一种可选的实施例，电容反馈电路包括：第一电容(第二电容)C

应说明的是，在本实施方式中，电容反馈电路结构如图1所示，输入信号被交流耦合到放大器中，以抑制来自输入信号中的大直流偏移。C

其中，V

应说明的是，为达到良好的噪声性能，通过选取较大的C

作为一种可选的实施例，电阻反馈电路位置如图1所示，电阻反馈电路包括：第一电阻串(第二电阻串)R

应说明的是，图3是根据本发明实施例的电阻串内部电路图，如图所示，电阻R

实施例2

参照图1-3，为本发明的一个实施例，提供了一种传感用全差分前端放大器电路，为了验证本发明的有益效果，通过对比实验进行科学论证。

表1第一级OTA晶体管尺寸与直流偏置电流I

表2第二级OTA晶体管尺寸与直流偏置电流I

表3电容值

本发明提出一种传感用全差分前端放大器电路，所提出的放大器架构利用了两级全差分OTA单元，每个单元都采用差分反相器型拓扑结构，输入输出晶体管工作在亚阈值区，使用电容耦合允许输入高偏移电压，在OTA间添加两个电容负反馈环路，可以设置带内增益和高低通截止频率，使用偏置在深亚阈值区的伪电阻串结构形成电阻负反馈，保证非常低的高通截止频率，且不会增加等效输入噪声。本发明提供的技术方案能够同时降低放大器的噪声和功率。

应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。