主板、近眼投影系统及其驱动方法、显示设备

技术领域

本申请涉及显示设备技术领域，尤其地，本申请涉及主板、近眼投影系统及其驱动方法、显示设备。

背景技术

虚拟现实(VR，Virtual Reality)、增强现实(AR，Augmented Reality)和混合现实(Mixed Reality)是当今前沿的显示技术，上述技术通过将真实世界的信息和虚拟世界的信息进行叠加，以提高用户对图像信息的三维感知。其中，近眼投影系统是VR/AR/MR显示设备中的核心组件。然而，现有的近眼投影系统的控制电路电路冗杂，电路板面积较大、制造成本较高，而且延时较差，不利于三维图像的稳定呈现。

发明内容

有鉴于此，本申请提供一种主板、近眼投影系统及其驱动方法、显示设备。

本申请第一方面提供一种主板，主板集成有处理器，其中，处理器的I2C引脚或GPIO引脚通过DCMI总线接收图像并进行处理，以得到图像数据。处理器还通过DSI总线输出图像数据及控制指令至投影驱动芯片，以使投影驱动芯片在控制指令的控制下，根据图像数据发出光信号并投影。

本申请第二方面提供一种近眼投影系统，包括投影驱动模块、显示模块及如上所述的主板。主板上的处理器的I2C接口或GPIO接口通过DCMI总线接收图像并进行处理，以得到图像数据，处理器还通过DSI总线输出图像数据及控制指令至投影驱动模块，以使投影驱动模块在控制指令的控制下，根据图像数据发出光信号，并投影至显示模块。

本申请第三方面提供一种显示设备，显示设备包括如上的近眼投影系统。

本申请第四方面提供一种近眼投影系统驱动方法，包括：

通过DCMI总线接收图像并处理，以生成图像数据；

通过DSI总线输出图像数据及控制指令至投影驱动模块，以使投影驱动模块在控制指令的控制下，根据图像数据发出光信号，并投影至显示模块。

本申请提供的主板，集成有处理器，且处理器通过DCMI总线接收图像，处理器还通过DSI总线及SPI总线共同实现与投影驱动模块之间的数据交互，及实现处理器对投影驱动模块的控制。如此，本申请提供的主板，可简化近眼投影系统中的控制电路，从而可缩小使用该近眼投影系统的显示设备的体积，降低近眼投影系统的制造成本，并降低近眼投影系统的延时。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对本申请保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。

图1为本申请一实施例提供的近眼投影系统的功能框图。

图2为图1中处理器的第一部分的电路示意图。

图3为图1中处理器的第二部分的电路示意图。

图4为图1中处理器的第三部分的电路示意图。

图5为图1中第一存储模块的第一部分的电路示意图。

图6为图1中第一存储模块的第二部分的电路示意图。

图7为图1中转换模块的第一部分的电路示意图。

图8为图1中转换模块的第二部分的电路示意图。

图9为图1中处理器的第五部分的电路示意图。

图10为图1中投影驱动模块的部分电路图。

图11为图1中的音频模块的底座电路。

图12为图1中的图像采集模块的外接底座电路。

图13为图1中的投影驱动模块的第一外接电路。

图14为图1中的投影驱动模块的第二外接电路。

图15为本申请一实施例提供的近眼投影系统的驱动方法的流程图。

主要元件符号说明

近眼投影系统1000

主板100

处理器10

唤醒电路101

RTC时钟电路 102

软件下载电路103

外部高速时钟电路104

确定电路105

取消电路106

拍照电路107

存储电路108

短路保护电路109

图像采集模块11

音频模块12

第一存储模块15

第一存储单元151

第二存储单元152

第三存储单元153

转换模块16

第一电压转换芯片161

第二电压转换芯片162

第三电压转换芯片163

第四电压转换芯片164

接口17

投影驱动模块20

第二存储模块21

显示模块30

电子设备200

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

需要说明的是，当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

下面将结合附图对一些实施例做出说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

虚拟现实(VR，Virtual Reality)、增强现实(AR，Augmented Reality)和混合现实(Mixed Reality)是当今前沿的显示技术，上述技术通过将真实世界的信息和虚拟世界的信息进行叠加，以提高用户对图像信息的三维感知。其中，近眼投影系统是VR/AR/MR显示设备中的核心组件。然而，现有的近眼投影系统的控制电路电路冗杂，制造成本较高，而且延时较差，不利于三维图像的稳定呈现。

为此，本申请提供一种主板，可应用于近眼投影系统，以实现近眼投影，从而提供人眼可见的虚拟图像。

请参阅图1，在本申请中，近眼投影系统1000包括主板100、投影驱动模块20及显示模块30。其中，主板100上集成有处理器10。其中，处理器10的I2C引脚或GPIO引脚通过DCMI总线接收图像并进行处理，以得到图像数据。图像由电子设备200或图像采集模块11输出。处理器10还通过DSI总线及SPI总线分别输出图像数据及控制指令至投影驱动模块20，以使投影驱动模块20在控制指令的控制下，根据图像数据发出光信号，并投影至显示模块30从而将实像素图像显示转化为近眼投影的虚拟图像显示，实现虚拟与现实相结合的交互体验，或实现虚拟的交互体验，以实现近眼投影。

可理解地，处理器10为近眼投影系统1000的控制中心。其利用各种接口和线路连接至整个近眼投影系统1000的各个部分、调用数据及/或程序指令、执行近眼投影系统1000的各种功能及/或处理数据，从而对近眼投影系统1000进行整体管理和控制。在一些实施例中，处理器10可以是单片机、微处理器或其他处理器芯片等集成电路模块。例如，在本实施例中，处理器10可以是型号为STM32H743的微控制单元(Microcontroller Unit,MCU)。

投影驱动模块20可以包括数字光处理芯片(Digital Light Processing，DLP)，以发出相应的光信号至显示模块30。在本实施例中，投影驱动模块20包括的数字光处理芯片可以是型号为RDC200A的驱动芯片。

在本申请实施例中，显示模块30可以包括光波导。光波导可以用于接收投影驱动模块20输出的光信号，并形成出射光，实现显示虚拟图像的功能。可以理解，本申请通过采用光波导实现显示功能，与传统采用棱镜等光学元件的方案相比，可减小应用本申请提供的近眼投影系统的电子设备的体积和重量，有利于用户的长期佩戴。

在一些实施例中，显示模块30还包括棱镜或镜片等光学结构(图未示)。光学结构具有改变光路、分光、过滤或筛选光线等功能中的一个或多个。可理解地，光学结构用于对从投影驱动模块20发出的光信号进行处理，以使光信号更有效率地、更集中地发射至光波导。

可以理解，DCMI(Digital camera interface)总线是一种同步并行接口，能够接收外部8位、10位、12位或14位CMOS摄像头模块发出的高速数据流,并驱动摄像头进行拍照。例如，请参阅图2，处理器10可通过DCMI总线中的DCMI_HREF接口、DCMI_PCLK接口、CEC_CLK接口、DCMI_VSYNC接口及OTG接口等，接收电子设备200或图像采集模块11输出的图像。

移动行业处理器接口(Mobile Industry Processor Interface，MIPI)是一种应用广泛的接口，可用于传输图像数据(包括视频数据)，且最高可支持1080P的视频显示格式。MIPI接口具有数据传输速度快、传输数据量大、功耗低、抗干扰强等优点。其中，MIPI接口可包括显示串行总线(Display Serial Interface，DSI)、显示命令总线DCS、显示总线总线DBI、显示像素总线DPI及显示摄像总线CSI等。在本申请实施例中，处理器10通过DSI总线连接至投影驱动模块20中的数字光处理芯片，可实现处理器10与投影驱动模块20之间的图像数据的传输。且由于目前的电子设备内部的接口如摄像头、显示屏、基带、射频接口等亦采用标准化的MIPI接口，如此，采用MIPI接口(例如DSI总线)有利于处理器10与投影驱动模块20之间传输数据，从而增加近眼投影系统1000的设计灵活性，方便电路板布局设计，同时可降低成本、设计复杂度、功耗及电路板使用面积。例如，请参阅图14，处理器10可通过DSI总线中的DSI_CK_P接口、DSI_CK_N接口、DSI_D0_P接口、DSI_D0_N接口、DSI_D1_P接口、DSI_D1_N接口、DSI_TE接口等，连接至投影驱动模块20。

串行外设总线(SerialPeripheralInterface，SPI)是一种用于微处理器和外设之间数据交互的串行总线接口。在本申请实施例中，处理器10通过SPI总线中的SPI_MISO接口、SPI_ND接口(请参阅图3)、SPI_SCK接口、SPI_MOSI接口及SPI_NSS接口等，连接至投影驱动模块20，以实现处理器10与投影驱动模块20之间的控制指令的传输。

可以理解，I2C引脚中包括数据线(SDA)及串列时钟线(SCL)。数据线可实现处理器10与投影驱动模块20之间的数据交互，串列时钟线可用于实现处理器10与投影驱动模块20之间的时钟信号的传输。

可以理解，GPIO引脚的使用非常广泛，例如，GPIO引脚可用于数据交互，控制硬件工作,读取工作状态信号等。在本申请实施例中，处理器10亦可通过GPIO引脚实现数据信号及时钟信号的传输。

如此，在本申请中，处理器10通过DCMI总线接收图像采集模块11或电子设备200输出的图像，处理器10还通过DSI总线及SPI总线共同实现与投影驱动模块20之间的数据交互，及实现处理器10对投影驱动模块20的控制。如此，本申请提供的主板，可简化近眼投影系统中的控制电路，从而可缩小使用该近眼投影系统1000的显示设备的体积，降低近眼投影系统1000的制造成本，并降低近眼投影系统1000的延时。

请一并参阅图2至图4，主板100上还集成有唤醒电路101，用以唤醒处理器10。唤醒电路101包括按钮K1、电阻R55、电阻R65、电阻R68、电容C7及二极管D1。其中，唤醒按钮K1的第一端连接电源端VDD_MUC，唤醒按钮K1的第二端通过电阻R68接地。电阻R65的第一端连接至按钮K1的第二端与电阻R68之间，电阻R65的第一端连接至处理器10的PC13引脚。电阻R55的第一端连接至电源端VDD_MUC与唤醒按钮K1的第一端之间，电阻R55的第二端连接至电容C7的第一端，电容C7的第二端连接至按钮K1的第二端与电阻R68之间。二极管D1的阴极连接至电容C7的第二端，二极管D1的阳极接地。如此，当触发唤醒按钮K1时，可唤醒处理器10。

主板100上还集成有RTC(Real_Time Clock)时钟电路102、软件下载电路103(参图4)及外部高速时钟电路104(参图3)。其中，RTC时钟电路102包括寄存器Y1，可在处理器10复位或从待机模式唤醒后，使得RTC的设置和时间维持不变。软件下载电路103支持串口通信，可实现处理器10的更新。

外部高速时钟电路104包括晶振芯片X1、电阻R61、电容C9、电阻R60、电容C8、电阻R72、复位按钮K2、二极管D2、电阻R70及电阻R71。具体地，晶振芯片X1包括电源引脚VDD、使能引脚EN、接地引脚GND及输出引脚OUT。电源引脚VDD连接至电源端VDD_MUC，使能引脚EN通过电阻R61连接至电源端VDD_MUC。电容C9的一端连接至电源端VDD_MUC，电容C9的另一端接地。接地引脚GND接地。输出引脚OUT通过电阻R60连接至处理器10的PH0-OSCIN引脚。电容C8的一端连接至接地引脚GND，电容C8的另一端连接至处理器10的复位引脚NRST。电阻R72的一端连接至电容C8与复位引脚NRST之间，电阻R72的另一端连接至电源端VDD_MUC。复位按钮K2的一端连接至电容C8与复位引脚NRST之间，复位按钮K2的另一端接地。二极管D2的阴极连接至复位按钮K2与电容C8之间，二极管D2的阳极接地。如此，通过触发复位按钮K2，可对处理器10进行复位调试，且可实现对处理器10进行复位调试时的过压保护及短路保护。处理器10的BOOT0引脚通过电阻R70接地，且电阻R71的一端连接至BOOT0引脚与电阻R70之间，电阻R71的另一端连接至电源端VDD_MUC。如此，可实现对处理器10锁死后的重启激活保护。

进一步地，主板100上还集成有确定电路105、取消电路106、拍照电路107及存储电路108。确定电路105、取消电路106、拍照电路107及存储电路108分别对应设置有确定按钮K3、取消按钮K4、拍照按钮K5及存储按钮K6。如此，通过触发对应的按钮，可实现对图像采集模块11的相应功能控制。

请再次参阅图1，在本申请一实施例中，主板100还集成有第一存储模块15。

请参阅图5至图6，第一存储模块15包括第一存储单元151、第二存储单元152及第三存储单元153。具体地，第一存储单元151可以是MICRO SD SCARD，第二存储单元152可以是QSPI FLASH，第三存储单元153可以是SDRAM。其中，第一存储单元151可通过SDIO总线连接至处理器10。第二存储单元152可通过QSPI(Quad SPI)总线(例如QSPI_BK1_IO3接口、QSPI_BK1_IO2接口、QSPI_BK1_IO1接口等)连接至处理器10，以满足第二存储单元152(例如型号为MT25QL512ABB8ESF-0SIT的FLASH芯片)的端口配置，进行数据的快速储存和读取。第三存储单元153可通过FMC(Flexible Memory Controller)总线(例如FMC_NBL0接口、FMC_NBL1接口等)连接至处理器10，满足第三存储单元153(例如型号为IS42S32160D-6BLI的SDRAM驱动芯片)不同场景下的数据传输需求，保证数据的实时性和一致性。进一步地，在第三存储单元153的供电电压(VCC3.3)处还并联连接有若干电容(例如电容C53至电容C56)，如此，可滤除第三存储单元153周围的电磁干扰信号。

可理解地，在本申请中，通过在主板100上集成对称设置的两QSPI FLASH(即第二存储单元152)及MICRO SD SCARD(第一存储单元151)，扩展近眼投影系统1000的内存配置，以满足不同应用场景下的内存容量需求。

请参阅图1，在一些实施例中，主板100还集成有转换模块16。处理器10通过转换模块16电连接至电子设备200。转换模块16用于对电子设备200输入的电压进行电压转换，以输出若干转换电压为主板100上各电源端供电。如此，近眼投影系统1000通过设置转换模块16，而无需在主板100上设置内部电源及相应的保护电路及电平转换电路，可进一步降低主板100的电路复杂度，实现主板100更精简的电路设计，使得主板100的面积更小，更适用于各种近眼投影系统，并降低近眼投影系统的制造成本。

例如，一些现有的用于近眼投影系统的主板的尺寸达到了12.2cm*10cm。而采用如上所述的方法形成的主板100，其尺寸可缩小至9.5cm*7cm，极大地减少了尺寸，可使主板100适用于更多场景。

请再次参阅图1，主板100还集成有接口17。在一些实施例中，接口17可以是Type-C接口。如此，转换模块16通过接口17电连接至电子设备200，以将电子设备200输入的电压进行电压转换。

请参阅图7及图8，在一些实施例中，转换模块16包括第一电压转换芯片161、第二电压转换芯片162、第三电压转换芯片163、分压电阻R96及第四电压转换芯片164。

第一电压转换芯片161包括第一输入引脚D+、第二输入引脚D-、第一电源引脚VBUS、第一输出引脚PMID及第二输出引脚SYS。其中，第一输入引脚D+、第二输入引脚D-及第一电源引脚VBUS用于对应电连接至接口USB1(即接口17)上的正极输入引脚D+、负极输入引脚D-及第二电源引脚VBUS，以接收外部电源或电子设备200提供的电能。第一电压转换芯片161对通过接口USB1接收到的电压进行转换处理后，通过第一输出引脚PMID及第二输出引脚SYS分别输出第一电压VCC5及第二电压VPH_PWR。进一步地，第一输出引脚PMID还并联有若干滤波电容,例如电容C14至电容C17，以对第一电压VCC5进行滤波，降低杂散信号的干扰。可理解地，电子设备200通过Type-C接口电连接至接口USB1时，一方面可实现电子设备200与近眼投影系统1000之间的数据传输，另一方面电子设备200可通过转换模块16为近眼投影系统1000供电。

第一电压转换芯片161还包括数据引脚SDA及时钟信号输入引脚SCL。数据引脚SDA及时钟信号输入引脚SCL连接至处理器10，数据引脚SDA及时钟信号输入引脚SCL还连接至外部电源(图中未示出)，如此，可在处理器10的控制下进行外部电源的预验证。

第二电压转换芯片162包括第一使能引脚EN、第一电压输入引脚VIN及第一电压输出引脚VOUT。第一使能引脚EN及第一电压输入引脚VIN接收第二电压VPH_PWR后，第二电压转换芯片162对第二电压VPH_PWR进行电压转换处理，并通过第一电压输出引脚VOUT输出第三电压VCC3.3，以为处理器10供电。

第三电压转换芯片163包括第二使能引脚EN、第二电压输入引脚VIN及第二电压输出引脚OUT。第二使能引脚EN及第二电压输入引脚IN接收第三电压后，第三电压转换芯片162对第三电压VCC3.3进行电压转换处理，并通过第二电压输出引脚OUT输出第四电压VCC1.8，以为处理器10供电。

分压电阻R96的第一端接收第三电压VCC3.3，分压电阻R96的第二端输出第五电压VDD_MCU，作为电源端VDD_MCU为处理器10供电。

进一步地，第一电压转换芯片161还包括第三输出引脚BAT。第四电压转换芯片164包括数据引脚SDA、时钟信号输入引脚SCL、电压接收引脚SRX及电压输出引脚GPOUT。其中，第四电压转换芯片164的数据引脚SDA及时钟信号输入引脚SCL分别通过I2C接口连接至处理器10。电压接收引脚SRX连接至第一电压转换芯片161的第三输出引脚BAT。如此，第四电压转换芯片164可在处理器10的控制下，对电压接收引脚SRX接收到的电压进行转换处理，并通过电压输出引脚GPOUT输出相应的供电电压VDD。

如此，主板100上集成的转换模块16，可满足主板100上的5.0V、3.3V、1.8V电压需求。

可理解地，在本申请实施例中，第一电压VCC5的电压为5V。第三电压VCC3_3的电压为3.3V，第四电压VCC1.8为1.8V。本申请并不对具体的电压值进行限制，在其他实施例中，亦可根据主板100上的用电需求，设置其他电压转换电路，以转换得到具有其他电压值的电压，从而满足主板100上的用电需求。

进一步地，请参阅图9，处理器10上还包括VDDSMPS引脚、VLXSMPS引脚、VFBSMPS引脚、VSSSMPS引脚、VCAP1引脚及VCAP2引脚。主板100还集成有短路保护电路109。短路保护电路109包括第一电感L5、第一电容C45、第二电容C43、第二电感L6、第三电容C46、第四电容C47及第五电容C48。其中，第一电感L5的第一端连接至电源端VDD_MCU，第一电感L5的第二端连接至第一电容C45的第一端，第一电容C45的第二端接地，VDDSMPS引脚连接至第一电感L5的第二端与第一电容C45的第一端之间，VLXSMPS引脚通过第二电感L6连接至电压输出端VDD_SDC，第二电容C43的第一端连接至VLXSMPS引脚与第二电感L6之间，第二电容C43的第二端连接至第一电容C45的第二端与地之间，VFBSMPS引脚连接至第二电感L6的第二端与电压输出端VDD_SDC之间，VSSSMPS引脚连接至第一电容C45的第二端与地之间，第三电容C46的第一端连接至第二电感L6与电压输出端VDD_SDC之间，第三电容C46的第二端连接至第一电容C45的第二端与地之间，第四电容C47的第一端连接至第一电容C45的第二端与地之间。第五电容C48的第一端连接至第四电容C47的第一端与地之间，第四电容C47的第二端连接至VCAP2引脚，第五电容C48的第二端连接至第四电容C47的第二端与VCAP2引脚之间，VCAP1引脚连接至VCAP2引脚与第五电容C48的第二端之间。如此，可预留外部供电端口，实现内核自驱，短路预保护，对VSS进行统一管理，接入全部的接地层，正常GND保护。

请继续参阅图10，投影驱动模块20的部分电路图如图6所示出。其中，投影驱动模块20连接有第二存储模块21(例如型号为W25Q128JVSIQTR的FLASH芯片)。可理解地，处理器10通过DCMI总线接收电子设备200或图像采集模块11输出的图像后，对图像进行预处理后再输出至第一存储模块15进行暂时存储。当处理器10接收到用户指令时，处理器10调用第一存储模块15中的图像数据，并输出至投影驱动模块20。

请继续参阅图11至图14，图11至图14分别为音频模块12底座电路、图像采集模块11外接底座电路、投影驱动模块30的第一外接电路及第二外接电路。

具体地，处理器10还通过SPI总线连接至音频模块12(参图1)。具体地，处理器10通过SPI总线中的SPI_NSS接口、SPI_SCK接口、SPI_MISO接口、SPI_MOSI接口、I2C_SDA接口、I2C_SCL接口等连接至音频模块12(参图10)。

在一些实施例中，音频模块12可通过FPC软排线实现与处理器10的连接，如图11的FPC软排线P1。具体地，处理器10通过一组SAI总线(例如SAI4_D1接口、SAI4_CK1接口等)和一组I2C接口(例如I2C_SDA接口及I2C_SCL接口)连接音频模块12的外接底座，如此，通过FPC软排线与音频模块12的外接底座连接，可实现音频模块12的正常声音播放功能。

在一些实施例中，图像采集模块11可通过FPC软排线实现与处理器10的连接，如图12中，可通过FPC软排线P2实现图像采集模块11与处理器10的连接。具体地，处理器10通过一组DCMI总线连接至图像采集模块11，其中DCMI_PCLK接口作为时钟同步端口、DCMI_HERF接口作为行同步端口，DCMI_VSYNC接口作为帧同步端口，DCMI_PWR_EN接口作为使能端口。处理器10还通过I2C_SDA接口及I2C_SCL接口连接至图像采集模块11，且I2C_SDA接口及I2C_SCL接口共同作为处理器10与图像采集模块11之间的数据信号线。处理器10与图像采集模块11之间还采用DCMI_D[0..7]作为8Bite数据传输接口，且处理器10的Reset接口连接至FPC软排线P2，可在处理器10的控制下实现图像采集模块11的重置。FPC软排线P2的端口30还同构并联连接的电容C1及电容C2接地，以滤除干扰信号。FPC软排线P2由电平转换后得到的VCC3.3进行供电。如此，处理器可通过32Pin的FPC软排线P2连接到图像采集模块11，极大程度地保障了镜头的灵活度和多角度拍摄。

在一些实施例中，投影驱动模块30可通过FPC软排线实现与处理器10的连接，如图13及图14中，可通过FPC软排线P3和FPC软排线P10实现投影驱动模块30与处理器10的连接。具体地，处理器10通过LCD总线及I2C接口连接至FPC软排线P3(参图13)，且处理器10还通过DSI总线连接至FPC软排线P10(参图14)，FPC软排线P3和FPC软排线P10还连接至投影驱动模块30。如此，可实现投影驱动模块30与处理器10之间的简易拆卸。

请再次参阅图1，投影驱动模块20还通过接口17与电子设备200通信连接，以接收电子设备200发送的图像数据。其中，电子设备200包括但不限于手机、笔记本电脑等设置摄像头的至少可传输图像数据的设备。进一步地，当电子设备200支持DP协议时，可由电子设备200直接驱动投影驱动模块20将电子设备200上的图像或是电子设备200上的摄像头获取到的图像进行投影。

在其他实施例中，当电子设备200不支持DP协议时，可对处理器10进行底层调试，如此，处理器10与电子设备200通信连接，可接收第一初始图像。进而，处理器10对第一初始图像进行处理，以生成第一图像数据。处理器10还输出第一图像数据及控制指令至投影驱动模块20。投影驱动模块20在处理器10的控制指令的控制下，根据第一图像数据生成第一光信号并投影至显示模块30的光波导(图中未示出)。光波导将第一光信号反射至人眼，从而提供人眼可见的第一虚拟图像。

可以理解，第一初始图像可以是电子设备200存储或生成的图像数据。例如，在一些实施例中，电子设备200为手机，第一初始图像可以是手机摄像头拍摄到的图像或视频；第一初始图像还可以是手机显示屏当前显示的操作界面。然后，通过处理器10对第一初始图像的转换处理及对投影驱动模块20的控制，第一初始图像可通过近眼投影形成的第一虚拟图像，显示在用户眼前，也就是说，第一初始图像与第一虚拟图像显示的画面类似或基本相同。如此，通过处理器10与电子设备200的通信连接，可扩大近眼投影系统1000的使用场景。

请继续参阅图1，在一些实施例中，近眼投影系统1000还包括外置的图像采集模块11。处理器10与图像采集模块11通信连接，以接收第二初始图像。类似地，可对处理器10进行底层调试，如此，处理器10对第二初始图像进行转换处理，以生成第二图像数据。处理器10还输出第二图像数据及控制指令至投影驱动模块20。投影驱动模块20在控制指令的控制下，根据第二图像数据生成第二光信号并投影至显示模块30的光波导上。光波导将第一光信号反射至人眼，从而提供人眼可见的第二虚拟图像。

可以理解，图像采集模块11可以是应用近眼投影系统1000的显示设备上的摄像头，例如普通摄像头、潜望摄像头或鱼眼摄像头等。

在本申请一实施例中，第二初始图像为图像采集模块11获取到的环境图像。处理器10执行的转换处理可以包括图像识别处理、定位分析处理与AI计算等，进而处理器10针对当前环境进行三维重建，从而更好地确定虚拟图像投影在显示模块30上的位置。且第二图像数据为处理器10根据处理后得到的结果输出的预设图像数据，如此，第二虚拟图像可以是根据第二图像数据显示的预设内容。例如，在一些实施例中，当处理器10对第二初始图像进行转换处理后，确定当前的环境中包括预设地点时，触发处理器10输出预设的第二图像数据及控制指令至投影驱动模块20。如此，投影驱动模块20在控制指令的控制下，根据第二图像数据生成第二光信号并投影至显示模块30的光波导上，从而提供人眼可见的第二虚拟图像。例如，在一些实施例中，预设地点可以是预设的景点，第二虚拟图像可以是对应该景点的景点介绍视频图像等。

在一些实施例中，图像采集模块11还可用于实现拍照、拍视频或手势识别等功能，本申请并不对此进行限定。其中，处理器10通过DCMI总线电连接至图像采集模块11，以驱动图像采集模块11主动进行拍照或摄像。处理器10可经过底层驱动调试将图像采集模块11获取到的图像通过驱动投影驱动模块20实现低延时投影。

综上，当电子设备200支持DP协议时，电子设备200可通过接口17电连接至转换模块16，一方面为主板100供电；另一方面，电子设备200可直接连接至投影驱动模块20，如此，电子设备200通过驱动投影驱动模块20直接实现近眼投影。

当电子设备200或图像采集模块11不支持DP协议时，电子设备200通过接口17电连接至转换模块16，以为处理器10及投影驱动模块20供电；电子设备200上的摄像头或图像采集模块11还通过DCMI总线电连接至处理器10，以使处理器10进行底层驱动调试后可驱动投影驱动模块20将电子设备200或图像采集模块获取到的图像进行近眼投影。可理解地，可通过建立工程、配置处理器10上的各接口及时钟等步骤，实现对处理器10的底层驱动调试。如此，本申请提供的主板100，可使得不具备DP协议的外置摄像头(即图像采集模块)或终端设备通过处理器10启用驱动投影驱动模块20实现低延时近眼投影。

在一些实施例中，显示模块30还包括显示器。显示器电连接至处理器10。显示装置103用于用户观看真实世界物体或虚拟画面。显示器可在处理器10的控制下，产生光学信号，并将光学信号映射到用户眼睛中。

可以理解，在本申请一些实施例中，光波导可以采用衍射波导技术、阵列波导技术或几何波导技术等，本申请并不对此进行限制。

综上，本申请提供的主板100，通过设置I2C接口和MIPI接口以实现处理器10与投影驱动模块20的连接，精简繁杂的转换过度环节；主板100通过转换模块16直接电连接至外部电源300，而无需设置内部电源，从而减少相应的电源保护电路及电平转换模块；主板100还集成有外部时钟14，从而降低延时。总的来说，通过上述设计，本申请提供的主板100，相较于现有的近眼投影系统中的主板，可简化模组器件缩小体积，提升稳定性又降低延时，可更好地满足用户需求。

本申请还提供一种显示设备，应用本申请提供的近眼投影系统1000。可以理解，显示设备包括但不限于智能头盔或智能眼罩等。在本申请实施例中，以显示设备为智能头盔举例说明。

具体的，显示设备包括头盔本体及眼罩，且眼罩设置于头盔本体的前方。眼罩内设置有镜片。可理解地，头盔本体用于戴设于用户头部，眼罩罩设于用户眼部。

其中，设置于眼罩内的镜片可以包括透明镜片或其他颜色的镜片，带有光学矫正功能的眼镜镜片，具备可调节滤光功能的镜片，墨镜或其他具有装饰效果的镜片。

在一些实施例中，光波导及显示器设置于显示设备的头盔本体上靠近镜片的位置，以在不遮挡用户通过镜片观察真实世界的同时，为用户提供第一虚拟图像及/或第二虚拟图像。

在一些实施例中，光波导及显示器可共同作为显示设备的镜片。

在一些实施例中，主板100、麦克风及扬声器等均可设置于头盔本体中。

在一些实施例中，头盔本体上还设置有接口，用于实现显示设备与电子设备200的通信；及/或用于实现显示设备与外部电源300的连接，从而为显示设备充电。可以理解，接口可以是Type-C接口、Type-A接口或其他种类的接口等，本申请并不对此进行限制。

可以理解，在一些实施例中，根据用户指令，处理器10可切换至相应的显示模式，以选择显示第一虚拟图像或第二虚拟图像。在另一些实施例中，处理器10亦可同时显示第一虚拟图像及第二虚拟图像。可以理解，第一虚拟图像及第二虚拟图像可分别形成于两镜片上；第一虚拟图像及第二虚拟图像亦可同时形成于同一镜片上。

请参阅图15，本申请还提供一种近眼投影系统的驱动方法，包括如下步骤：

步骤S301：通过DCMI总线接收图像并处理，以生成图像数据。

步骤S302：通过DSI总线及SPI总线分别输出图像数据及控制指令至投影驱动模块，以使投影驱动模块在控制指令的控制下，根据图像数据发出光信号，并投影至显示模块。

可理解地，步骤S301及步骤S302的具体执行细节请参考上述实施例，在此不再赘述。

可以理解的是，本申请实施例示意的结构并不构成对近眼投影系统1000及显示设备的具体限定。在本申请另一些实施例中，显示设备可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。

另外，本技术领域的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请公开的范围之内。