一种增加JFET区源极接触的锥型槽VDMOSFET结构

技术领域

本发明涉及大功率器件MOSFET结构技术领域，具体涉及一种锥形槽六边形元胞的碳化硅VDMOSFET结构。

背景技术

MOSFET器件在大功率分立器件领域应用广泛，当前功率器件行业内多数应用的MOSFET结构为VDMOSFET和UMOSFET两种。由于刻蚀难度大，难以保证U槽两侧平行，容易形成subtrench等原因，很多功率器件厂商不得不放弃对UMOSFET产品的开发，将研发精力投入到VDMOSFET研发优化上。(如图1和2)

VDMOSFET的研发主要分两个方向：1.器件性能的优化(迁移率、可靠性、损耗及电学特性等)；2.器件尺寸的缩减。

1、关于器件性能的优化：

器件性能的优化主要体现在迁移率的提高优化，体二极管正向压降的降低优化，开关损耗的降低优化，开关时间的降低优化，可靠性的优化等。

关于器件性能，传统的VDMOSFET器件，其体二极管主要由PN结组成，其开启电压相对较大。

传统VDMOSFET的Crss也较大，这是由于栅极(G极)与漏极(D极)的正对面积较大。Crss较大，直接导致器件的Ciss、Coss等参数较大，从而增加器件的开关损耗。

2、关于器件尺寸的缩减：

器件尺寸的缩减主要体现在单个元胞尺寸的缩减，主要与工艺材料的特性、质量等因素有关，也与光刻机的能力及器件结构设计有关。(器件单个元胞尺寸标注如图3所示)

单个元胞尺寸的缩减，主要与各膜层材料特性有关。器件设计端主要考虑的问题在于如何减少L9。减少L9的主要途径在于L1与L5尺寸的减小。目前国际市场上的碳化硅VDMOSFET器件L1尺寸基本都维持在2um左右，这主要因为当前器件采用了JFET区(L1)注入技术，增加了JFET区载流子浓度，从而缩减了L1，但由于过高的JFET区浓度会使器件击穿电压降低，所以L1的尺寸基本趋于稳定。同理，由于器件P-WELL区受L2、L3、L4的限制，而L2、L3、L4又受L6、L7、L8的限制，L6、L7、L8受材料特性及光刻尺寸的限制，导致器件的元胞尺寸很难进一步减小。U槽MOSFET结构的发明，大大缩减了单个元胞尺寸，但其对刻蚀要求过于严苛，且经常出现各种缺陷，让各大厂家望而却步。

在材料特性被设计者应用到极限程度后，如何进一步缩小器件尺寸，成为行业内开发者需要面临的新的难题。

很多行业内部开发者在元胞尺寸达到材料极限后，采用改变元胞形状的方法来增加器件电流密度，从而达到类似缩减元胞尺寸的相同效果。(如图4-6所示)

从以上几种元胞形状可知，不论采用哪种元胞形状，都将面临元胞尺寸无法继续缩减的问题以及开启电压较大和开关损耗较大的问题，并且由于多边形的元胞的排布方式变换栅极的互联方式也是比较困难的问题。

发明内容

有鉴于此，本发明的目的在于提供一种增加JFET区源极接触的锥型槽VDMOSFET结构，以解决传统的VDMOSFET器件其PN结体二极管的开启电压相对较大导致正向压降较大，还有多晶硅栅对衬底漏极的正对面积较大导致开关损耗和开关时间较长，以及传统条形元胞在材料应用极限后、排布应用极限后及刻蚀工艺应用极限后尺寸无法继续缩小使电流密度无法继续缩小等一系列问题。

为解决以上技术问题，本发明提供一种增加JFET区源极接触的锥型槽VDMOSFET结构，包括碳化硅外延层，所述碳化硅外延层上在二维平面内阵列排布有注入区，所述注入区包括Pwell区、N-SOURCE区和JFET区，所述碳化硅外延层通过离子注入形成所述Pwell区，所述Pwell区上通过离子注入形成有N-SOURCE区，所述碳化硅外延层上淀积有多晶硅(G极)，所述多晶硅(G极)外围包裹有氧化层，以上结构在定义单位范围内形成互相并联的六边形元胞1，所述JFET区上方顶端具有肖特基结，所述肖特基结上方多晶硅(G极)断裂，使G极与D极正对面积减小，所述肖特基结上方淀积有金属2，用于形成肖特基接触，所述碳化硅外延层表面还刻蚀形成有一锥型槽，所述锥型槽开口向上并贯穿所述N-SOURCE区下方并深入至所述Pwell区内，所述锥型槽内淀积有金属1，用于形成欧姆接触。

在一些实施例中优选地方案，所述六边形元胞1在空间上包括Pwell区、Pwell区两侧相邻的JFET区的一半，在空间上所述Pwell区及任意一侧相邻的JFET区可视作形成六边形元胞2，所述六边形元胞1与六边形元胞2尺寸相同。

在一些实施例中优选地方案，所述肖特基结位于所述JFET区顶端中部或至多靠近任意一侧所述Pwell区但不接触。

在一些实施例中优选地方案，所述多晶硅(G极)至少部分位于所述JFET区上侧。

在一些实施例中优选地方案，所述氧化层包括位于所述多晶硅(G极)底部的栅氧氧化层及淀积在所述多晶硅(G极)侧面和顶部的氧化层，以形成栅源隔离的氧化层。

在一些实施例中优选地方案，所述金属1和金属2均为S极金属，所述金属1为Ni用于欧姆接触，所述金属2为Ti用于肖特基接触，所述Ti上淀积有Al。

在一些实施例中优选地方案，所述锥型槽为圆锥或四棱锥或五棱锥或六棱锥。

在一些实施例中优选地方案，所述锥型槽位于所述六边形元胞1的中心，其中，所述锥型槽位于所述N-SOURCE区中心部位。

在一些实施例中优选地方案，所述JFET区上方相邻的氧化层之间具有栅极互联金属槽，所述栅极互联金属槽内淀积有栅极金属，所述栅极金属由氧化层包裹与源极隔离，所述栅极金属与所述多晶硅(G极)接触形成栅极互联。

在一些实施例中优选地方案，该结构还包括位于所述碳化硅外延层底部的衬底层，所述衬底层底部具有漏极金属层。

与现有技术相比，本发明具有如下优点：

1、本发明的碳化硅VDMOSFET结构在六边形元胞内部挖槽，将六边形元胞的优势与锥型槽的优势结合起来，进一步缩小了元胞尺寸。

2、在相同器件尺寸下，本发明的碳化硅VDMOSFET结构将拥有更大的电流密度。

3、本发明的增加JFET区源极接触的锥型槽VDMOSFET结构在JFET区顶端采用肖特基接触，可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压，从而降低体二极管正向压降。即将体二极管从原有的PN结二极管变成了具备抗浪涌特性的肖特基二极管，降低了体二极管开启电压、降低了体二极管正向压降。

4、本发明的增加JFET区源极接触的锥型槽VDMOSFET结构将多晶硅栅分裂开，降低G极与D极的正对面积，大幅降低了器件的Crss、Ciss、Coss、Qg、Qgd、开通损耗Eon、关断损耗Eoff等参数，进一步大幅度降低器件的开关损耗。

5、本发明采用栅极打孔互联方式，不对互联方向和组合做限制，解决六边形元胞的错位排布特点和体二极管从原有的PN结二极管变成了具备抗浪涌特性的肖特基二极管后多晶硅栅极彼此分立互联困难的问题。

附图说明

图1为现有的VDMOSFET结构电极结构示意图。

图2为现有的VDMOSFET结构示意图。

图3为现有的VDMOSFET结构的元胞结构示意图。

图4为现有条形元胞结构示意图。

图5为现有正方形元胞结构示意图。

图6为现有六边形元胞结构示意图。

图7为本发明的六边形元胞的局部VDMOSFET结构示意图。

图8为本发明的VDMOSFET结构示意图。

图9为本发明的六边形元胞1和六边形元胞2结构的示意图。

图10为本发明的六边形元胞结构的俯视图。

图11为本发明的栅极互联方式之一的俯视示意图。

图12图11中X、Y、Z三个方向横截的示意图。

图13图12中X方向的切面图。

图14图12中Y方向的切面图。

图15图12中Z方向的切面图。

具体实施方式

为了便于理解本发明技术方案，以下结合附图与具体实施例进行详细说明。

参见图2-6，一种增加JFET区源极接触的锥型槽VDMOSFET结构，一般VDMOSFET结构是在碳化硅外延层上离子注入形成Pwell区，在Pwell区上离子注入形成有N-SOURCE区，形成基本注入形貌，然后在该基本注入形貌上栅氧氧化，然后再淀积多晶硅，形成G极，而在多晶硅的侧面及上面均淀积有隔离用的氧化层，然后在淀积S极金属，其中在欧姆接触的区域淀积S极金属为Ni，然后再淀积Al。一般情况下在VDMOSFET结构中，认为主观的将多个相同的区域，也就是阵列中每个相同的部分视作一个元胞，一个VDMOSFET结构可具有上百万个，而元胞的尺寸直接影响着器件的尺寸，为此，在材料特性被设计人员应用到极限后，设计人员开始采用改变元胞形状的方法来增加器件电流密度，从而达到类似缩减元胞尺寸的相同效果，传统的元胞为条形，但是条形的排布基本固定，也是无法进一步缩小尺寸；还有采用正方形元胞，但是正方形元胞其实也是条形的一种，排布方式还是需要整齐排布，正方形排列的，不管怎么歪，最后都相当于是横平竖直的排列，仍然不能进一步缩小；对于圆形同样周长，圆形面积最大，所以也不可采取；而八边形以及更多边的形状又更接近圆形，所以最终还是六边形最可取。

1)参见图7-10，在本实施例中，本发明采用的是六边形元胞，并且将在定义单位范围内形成互相并联的命名为六边形元胞1，这里的六边形元胞1在空间上包括Pwell区、Pwell区两侧相邻的JFET区的一半，在空间上Pwell区及任意一侧相邻的JFET区可视作形成六边形元胞2，六边形元胞1与六边形元胞2尺寸相同，所以为了便于与传统的元胞比较，六边形元胞1具有了六边形元胞2等值的尺寸，即L1-L9，需要说明的是，在本发明中，在JFET区上方顶端设置肖特基结，肖特基结上方多晶硅(G极)断裂，使G极与D极正对面积减小，从而将JFET区的多晶硅栅分开后减少了栅极覆盖面积，在电容方面直接降低了器件的Crss，进一步降低了器件的Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值，进一步大幅度降低器件的开关损耗，使器件性能更加优异；另外，在发明中，在肖特基结上方还淀积有金属2，用于形成肖特基接触，这里的金属2为Ti，Ti上淀积有Al，形成S极金属的一部分，从而在体二极管接正向电压时，肖特基接触形成的肖特基结会率先开启，体二极管导通，在电压持续增加时，PN结二极管开启，电阻进一步降低，原有PN结部分可以作为现有体二极管的浪涌注入部分，此种结构相当于将原有结构的体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管，大幅度提升了器件的体二极管特性。在本发明中，碳化硅外延层表面还刻蚀形成有一锥型槽，在本实施例中，锥型槽为圆锥，不过锥型槽还可以为四棱锥或五棱锥或六棱锥等，增加制造工艺的广泛性，还可减少制造的苛刻性，这里的锥型槽开口向上并贯穿N-SOURCE区下方并深入至Pwell区内，锥型槽位于六边形元胞1的中心，其中，锥型槽位于N-SOURCE区中心部位，锥型槽内淀积有金属1，这里金属1为Ni，Ni上淀积有Al形成S极金属的另一部分，用于形成欧姆接触，这种结构在P+注入区(图中L4处)刻蚀形成锥型槽，传统结构受限于L8不能继续减小，因为金属层(L8所在层)必须要与N-SOURCE区(L3所在层)和P+区(L4所在层)同时形成欧姆接触，以便形成器件源区与Pwell区的短接，这要求L4即便达到光刻极限线宽之后，依然必须保证L8-L4>0。本发明的结构由于锥型槽的出现，将N-SOURCE区纵向挖穿，可以使金属在锥型槽内与PWELL及N-SOURCE同时形成欧姆接触，本发明结构可以使得L8＝L4，从而减小L3，减小L5，使整个元胞尺寸L9进一步减小，从而结合六边形元胞排布特点，可进一步缩小元胞尺寸，在相同尺寸下，本发明的VDMOSFET结构，具有更大的电流密度。

具体的，为了实现降低器件的开关损耗，在保证原有结构功能特性下，需要将肖特基结设置于位于JFET区顶端中部，这是理想情况下，为了对本发明尽可能的保护全面，故对肖特基结位置留出更多设置的可能，所以肖特基结可以偏向任意一侧Pwell区但不接触。

具体的，多晶硅(G极)至少部分位于JFET区上侧。

具体的，氧化层包括位于多晶硅(G极)底部的栅氧氧化层及淀积在多晶硅(G极)侧面和顶部的氧化层，以形成栅源隔离的氧化层。

值得注意的是，参见图11-15，在JFET区上方相邻的氧化层之间具有栅极互联金属槽，栅极互联金属槽内淀积有栅极金属，栅极金属由氧化层包裹与源极隔离，栅极金属与多晶硅(G极)接触形成栅极互联，为了表达清楚，本实施例举例说明了一种互联方式，但这仅仅是本发明所保护的互联方式中的一种，只要采用打孔互联的方式均落入本发明保护范围内，在本实施例中，采用了X、Y、Z三个方向的六边形元胞1的截面图，就是为了展示本发明的栅极打孔互联方式，解决由于六边形元胞的错位排布特点和体二极管从原有的PN结二极管变成了具备抗浪涌特性的肖特基二极管后多晶硅栅极彼此分立互联困难的问题。

在一些实施例中优选地方案，该结构还包括位于碳化硅外延层底部的衬底层，衬底层底部具有漏极金属层

以上仅是本发明的优选实施方式，本发明的保护范围以权利要求所限定的范围为准，本领域技术人员在不脱离本发明的精神和范围内做出的若干改进和润饰，也应视为本发明的保护范围。