发光驱动电路

技术领域

本发明涉及一种驱动电路，且特别涉及一种发光驱动电路。

背景技术

近年来，由于具有低耗电量、较薄显示面板厚度变薄、颜色鲜艳、对比更明显等优点，除此之外，还克服了动态模糊的问题，自发光显示技术已成为显示装置的主流。自发光显示面板除了接收写入数据所需的栅极信号，也需要接收点亮像素的发光信号。在传统栅极驱动阵列(Gate on Array，GOA)中，栅极驱动电路及发光驱动电路中的各级电路皆是单一输出信号，亦即所输出的栅极信号及发光信号除了用以驱动显示面板也用以驱动下一级电路，因此栅极信号及发光信号的脉冲宽度通常是固定而无法调整的，借此驱动电路的控制能力变得受限。

发明内容

本发明提供一种发光驱动电路，具有可调整脉冲宽度的发光驱动信号，借此可提高发光驱动电路的控制能力。

本发明的发光驱动电路，用以提供多个发光驱动信号到一像素阵列，且包括多个第一位移电路及多个第二位移电路。这些第一位移电路接收第一时钟信号，且这些第一位移电路依据所接收的第一时钟信号提供按序致能的多个第一发光时序信号。这些第二位移电路接收这些第一发光时序信号的其中之一，并且接收第二时钟信号及第三时钟信号，其中各个第二位移电路依据所接收的第一发光时序信号、第二时钟信号及第三时钟信号提供这些发光驱动信号的其中之一。

基于上述，本发明实施例的发光驱动电路，由于发光驱动电路的操作时序由时序位移电路来控制，而驱动位移电路可以仅用来提供驱动像素的发光驱动信号，因此第二时钟信号及第三时钟信号的相位可变动以调整发光驱动信号的输出特性(例如脉冲宽度)，但不影响于发光驱动电路的操作。因此，可提高发光驱动电路对像素发光的控制能力。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1为依据本发明一实施例的显示装置的系统示意图。

图2为依据本发明一实施例的第一位移电路及第二位移电路的电路示意图。

图3为依据本发明一实施例的发光驱动电路的驱动波形示意图。

图4为依据本发明另一实施例的发光驱动电路的驱动波形示意图。

图5为依据本发明另一实施例的发光驱动电路的驱动波形示意图。

附图标记说明：

100：显示装置

110：像素阵列

120：栅极驱动电路

130：发光驱动电路

C1：第一电容

C2：第二电容

C3：第三电容

C4：第四电容

C5：第五电容

CK1：第一时钟信号

CK2：第二时钟信号

CK3：第三时钟信号

CK4：第四时钟信号

CK5：第五时钟信号

CK6：第六时钟信号

EM_STV：起始信号

EMDR、EMDR_1～EMDR_n：发光驱动信号

EMTI、EMTI_1～EMTI_n：发光时序信号

EMTIpre：前级发光时序信号

Gate_1～Gate_n：栅极信号

PWA、PWB、PWC：脉冲宽度

PX：自发光像素

SHA、SHA_1～SHA_n：时序位移电路

SHB、SHB_1～SHB_n：驱动位移电路

T1：第一晶体管

T10：第十晶体管

T11：第十一晶体管

T12：第十二晶体管

T13：第十三晶体管

T14：第十四晶体管

T2：第二晶体管

T3：第三晶体管

T4：第四晶体管

T5：第五晶体管

T6：第六晶体管

T7：第七晶体管

T8：第八晶体管

T9：第九晶体管

VGH：栅极高电压

VGL：栅极低电压

具体实施方式

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。

这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或”包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。

图1为依据本发明一实施例的显示装置的系统示意图。请参照图1，在本实施例中，显示装置100至少包括像素阵列110、栅极驱动电路120及发光驱动电路130。其中，像素阵列110具有以阵列排列的多个自发光像素PX(亦即配置有发光元件的像素)，栅极驱动电路120耦接像素阵列110以提供按序致能的多个栅极信号Gate_1～Gate_n，并且发光驱动电路130耦接像素阵列110以提供按序致能的多个发光驱动信号EMDR_1～EMDR_n，其中n为一正整数。像素阵列110、栅极驱动电路120及发光驱动电路130可配置于同一基板上以形成显示面板，但本发明实施例不以此为限。

在本实施例中，发光驱动电路130包括多个时序位移电路SHA_1～SHA_n及多个驱动位移电路SHB_1～SHB_n，其中时序位移电路SHA_1～SHA_n及驱动位移电路SHB_1～SHB_n是共同接收栅极高电压VGH(对应第一栅极电平电压)及栅极低电压VGL(对应第二栅极电平电压)。奇数的时序位移电路(如SHA_1、SHA_3)(对应第一位移电路)共同接收第一时钟信号CK1，并且偶数的时序位移电路(如SHA_2、SHA_n)(对应第三位移电路)共同接收第四时钟信号CK4。并且，奇数的驱动位移电路(如SHB_1、SHB_3)(对应第二位移电路)共同接收第二时钟信号CK2及第三时钟信号CK3，并且偶数的驱动位移电路(如SHB_2、SHB_n)(对应第四位移电路)共同接收。

奇数的时序位移电路(如SHA_1、SHA_3)依据所接收的第一时钟信号CK1提供发光时序信号(如EMTI_1、EMTI_3)(对应第一发光时序信号)，并且偶数的时序位移电路(如SHA_2、SHA_n)依据所接收的第四时钟信号CK4提供发光时序信号(如EMTI_2a、EMTI_na)(对应第二发光时序信号)。并且，奇数的驱动位移电路(如SHB_1、SHB_3)依据所接收的接收第二时钟信号CK2及第三时钟信号CK3提供发光驱动信号(如EMDR_1、EMDR_3)，并且偶数的驱动位移电路(如SHB_2、SHB_n)依据所接收的第五时钟信号CK5及第六时钟信号CK6提供发光驱动信号(如EMDR_2、EMDR_n)。

在本实施例中，其中这些发光时序信号EMTI_1～EMTI_n个别提供到下一级时序位移电路(如SHA_2～SHA_n)，以驱动下一级时序位移电路(如SHA_2～SHA_n)。举例来说，发光时序信号EMTI_1提供到时序位移电路SHA_2，以驱动(或触发)时序位移电路SHA_2；发光时序信号EMTI_2提供到时序位移电路SHA_3，以驱动(或触发)时序位移电路SHA_3，其余则以此类推，在此则不再赘述。并且，第一个时序位移电路(如SHA_1)可以接收起始信号EM_STV。

依据上述，由于发光驱动电路130的操作时序由时序位移电路SHA_1～SHA_n来控制，而驱动位移电路SHB_1～SHB_n可以仅用来提供驱动像素PX的发光驱动信号EMDR_1～EMDR_n，因此第二时钟信号CK2、第三时钟信号CK3第五时钟信号CK5及第三时钟信号CK6的相位可变动以调整发光驱动信号EMDR_1～EMDR_n的输出特性(例如脉冲宽度)，但不影响于发光驱动电路130的操作。因此，可提高发光驱动电路130对像素PX发光的控制能力。

图2为依据本发明一实施例的第一位移电路及第二位移电路的电路示意图。请参照图1及图2，在本实施例中，时序位移电路SHA_1～SHA_n以时序位移电路SHA举例来说明，而驱动位移电路SHB_1～SHB_n以驱动位移电路SHB举例来说明，但本发明实施例不以此为限。

在本实施例中，时序位移电路SHA包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容C1、第二电容C2、以及第三电容C3，其中第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、以及第七晶体管T7是以P型晶体管为例。

第一晶体管T1具有接收起始信号EM_STV或前级发光时序信号EMTIpre的第一端、接收第一时钟信号CK1(或第四时钟信号CK4)的控制端、以及第二端。第二晶体管T2具有第一端、接收起始信号EM_STV或前级发光时序信号EMTIpre的一控制端、以及接收栅极高电压VGH的第二端。第一电容C1耦接于第一时钟信号CK1(或第四时钟信号CK4)与第二晶体管T2的第一端之间。第三晶体管T3具有接收栅极低电压VGL的第一端、耦接第二晶体管T2的第一端的控制端、以及第二端。

第四晶体管T4具有耦接第三晶体管T3的第二端的第一端、耦接第一晶体管T1的第二端的控制端、以及接收栅极高电压VGH的第二端。第五晶体管T5具有耦接第一晶体管T1的第二端的第一端、耦接第三晶体管T3的第二端的控制端、以及接收第一栅极电平电压VGH的第二端。

第六晶体管T6具有接收栅极低电压VGL的第一端、耦接第一晶体管T1的第二端的控制端、以及提供对应的发光时序信号EMTI的第二端。第二电容C2耦接于第六晶体管T6的控制端与第六晶体管T6的第二端之间。第七晶体管T7具有耦接第六晶体管T6的第二端的第一端、耦接第三晶体管T3的第二端的控制端、以及接收栅极高电压VGH的第二端。第三电容C3耦接于第六晶体管T6的第二端与栅极高电压VGH之间。

在本实施例中，驱动位移电路SHB包括第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第四电容C4、以及第五电容C5，其中第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、以及第十四晶体管T14是以P型晶体管为例。

第八晶体管T8具有接收对应的发光时序信号EMTI的第一端、接收第二时钟信号CK2(或第五时钟信号CK5)的控制端、以及第二端。第九晶体管T9具有第一端、接收对应的发光时序信号EMTI的控制端、以及接收栅极高电压VGH的第二端。第四电容C4耦接于第三时钟信号CK3(或第六时钟信号CK6)与第九晶体管T9的第一端之间。

第十晶体管T10具有接收栅极低电压VGL的第一端、耦接第九晶体管T9的第一端的控制端、以及第二端。第十一晶体管T11具有耦接第十晶体管T10的第二端的第一端、耦接第八晶体管T8的第二端的控制端、以及接收第一栅极电平电压VGH的第二端。第十二晶体管T12具有耦接第八晶体管T8的第二端的第一端、耦接第十晶体管T10的第二端的控制端、以及接收栅极高电压VGH的第二端。

第十三晶体管T13具有接收栅极低电压VGL的第一端、耦接第八晶体管T8的第二端的控制端、以及提供对应的发光驱动信号EMDR的第二端。第五电容C5耦接于第十三晶体管T13的控制端与第十三晶体管T13的第二端之间。第十四晶体管T14具有耦接第十三晶体管T13的第二端的第一端、耦接第十晶体管T10的第二端的控制端、以及接收栅极高电压VGH的第二端。

图3为依据本发明一实施例的发光驱动电路的驱动波形示意图。请参照图1至图3，在本实施例中，是以第一时钟信号CK1、第二时钟信号CK2及第三时钟信号CK3为例来说明，第一时钟信号CK1、第二时钟信号CK2及第三时钟信号CK3为按序致能(例如由高电压电平切换到低电压电平)，并且可以具有相同的脉冲宽度。

当起始信号EM_STV致能(例如由高电压电平切换到低电压电平)时，第二晶体管T2被导通，以致于第三晶体管T3受栅极高电压VGH的影响(或控制)而截止。接着，当第一时钟信号CK1由高电压电平切换到低电压电平时，第一晶体管T1被导通，并且第四晶体管T4及第六晶体管T6受起始信号EM_STV的低电压电平的影响(或控制)而导通。此时，第五晶体管T5及第七晶体管T7受栅极高电压VGH的影响(或控制)而截止，并且发光时序信号EMTI由栅极高电压VGH切换为栅极低电压VGL(亦即时序位移电路SHA提供对应的发光时序信号EMTI)。

接着，当第一时钟信号CK1由低电压电平切换到高电压电平时，第一晶体管T1切换为截止状态，但第四晶体管T4、以及第六晶体管T6保持导通状态，第二晶体管T2受控于致能的起始信号EM_STV而导通，并且第三晶体管T3、第五晶体管T5、以及第七晶体管T7保持于截止状态。

接着，当起始信号EM_STV禁能(例如由低电压电平切换到高电压电平)时，第二晶体管T2被截止，但是第一晶体管T1、第三晶体管T3、第五晶体管T5、以及第七晶体管T7保持截止状态，并且第四晶体管T4、以及第六晶体管T6保持导通状态。

接着，当第一时钟信号CK1再次由高电压电平切换到低电压电平时，第一晶体管T1及第三晶体管T3被导通，并且第四晶体管T4及第六晶体管T6受起始信号EM_STV的高电压电平的影响(或控制)而截止。此时，第五晶体管T5及第七晶体管T7受栅极低电压VGL的影响(或控制)而导通，并且发光时序信号EMTI由栅极低电压VGL切换为栅极高电压VGH(亦即时序位移电路SHA停止提供对应的发光时序信号EMTI)。因此，发光时序信号EMTI的脉冲宽度PWA(亦即致能时间的长度)是基于第一时钟信号CK1的周期(亦即两个相邻的下降缘之间的时间长度)来决定的。

当发光时序信号EMTI致能(例如由高电压电平切换到低电压电平)时，第九晶体管T9被导通，以致于第十晶体管T10受栅极高电压VGH的影响(或控制)而截止。接着，当第二时钟信号CK2由高电压电平切换到低电压电平时，第八晶体管T8被导通，并且第十一晶体管T11及第十三晶体管T13受发光时序信号EMTI的低电压电平的影响(或控制)而导通。此时，第十二晶体管T12及第十四晶体管T14受栅极高电压VGH的影响(或控制)而截止，并且发光驱动信号EMDR由栅极高电压VGH切换为栅极低电压VGL(亦即驱动位移电路SHB提供对应的发光驱动信号EMDR)。

接着，当第二时钟信号CK2由低电压电平切换到高电压电平时，第八晶体管T8切换为截止状态，但第十一晶体管T11、以及第十三晶体管T13保持导通状态，第九晶体管T9受控于致能的发光时序信号EMTI而导通，并且第十晶体管T10、第十二晶体管T12、以及第十四晶体管T14保持于截止状态。

接着，当发光时序信号EMTI禁能(例如由低电压电平切换到高电压电平)时，第九晶体管T9被截止，但是第八晶体管T8、第十晶体管T10、第十二晶体管T12、以及第十四晶体管T14保持截止状态，并且第十一晶体管T11、以及第十三晶体管T13保持导通状态。

接着，当第三时钟信号CK3由高电压电平切换到低电压电平时，第十晶体管T10被导通，以致于第十二晶体管T12、以及第十四晶体管T14受栅极低电压VGL的影响(或控制)而导通，并且第十一晶体管T11、以及第十三晶体管T13受栅极高电压VGH的影响(或控制)而截止，但第九晶体管T9保持截止状态。因此，发光驱动信号EMDR由栅极低电压VGL切换为栅极高电压VGH(亦即驱动位移电路SHB停止提供对应的发光时序信号EMTI)。在本实施例中，发光驱动信号EMDR的脉冲宽度PWB(亦即致能时间的长度)是基于第二时钟信号CK2的下降缘到相邻的第三时钟信号CK3的下降缘之间的时间长度来决定的(亦基于第二时钟信号CK2及第三时钟信号CK3之间的相位差决定的)。

图4为依据本发明另一实施例的发光驱动电路的驱动波形示意图。请参照图1至图4，图4与图3的差异在于第二时钟信号CK2及第三时钟信号CK3相对于第一时钟信号CK1的位置。如图3实施例所述，当第二时钟信号CK2由高电压电平切换到低电压电平时，发光驱动信号EMDR由栅极高电压VGH切换为栅极低电压VGL。

但是，当相邻的第三时钟信号CK3由高电压电平切换到低电压电平时，由于第九晶体管T9受控于致能的发光时序信号EMTI而导通，导致第十晶体管T10、第十二晶体管T12、以及第十四晶体管T14仍保持于截止状态。接着，在下一个第三时钟信号CK3由高电压电平切换到低电压电平时，第九晶体管T9是处于截止状态，所以第十晶体管T10、第十二晶体管T12、以及第十四晶体管T14才会被导通以将发光驱动信号EMDR由栅极低电压VGL切换为栅极高电压VGH。在本实施例中，发光驱动信号EMDR的脉冲宽度PWC(亦即致能时间的长度)是基于第二时钟信号CK2的下降缘到下一个相邻的第三时钟信号CK3的下降缘之间的时间长度来决定的(亦基于第二时钟信号CK2及第三时钟信号CK3之间的相位差及第三时钟信号CK3的周期决定的)。

图5为依据本发明另一实施例的发光驱动电路的驱动波形示意图。请参照图1及图5，在本实施例中，第一时钟信号CK1、第二时钟信号CK2及第三时钟信号CK3为按序致能，第四时钟信号CK4、第五时钟信号CK5及第六时钟信号CK6为按序致能，并且第四时钟信号CK4与第一时钟信号CK1互为反相。然而，第二时钟信号CK2及第三时钟信号CK3的致能与第四时钟信号CK4无关，并且第五时钟信号CK 5及第六时钟信号CK6的致能与第一时钟信号CK1无关。

在本实施例中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、第四时钟信号CK4、第五时钟信号CK5及第六时钟信号CK6可以具有相同的脉冲宽度。

在本实施例中，由于第四时钟信号CK4与第一时钟信号CK1互为反相，亦即第四时钟信号CK4与第一时钟信号CK1在时序上有相关的，因此发光时序信号EMTI_1～EMTI_3仍是按序致能的，其中奇数的发光时序信号(如EMTI_1、EMTI_3)的脉冲宽度(亦即致能时间的长度)是基于第一时钟信号CK1的周期来决定的，并且偶数的发光时序信号(如EMTI_2、EMTI_n)的脉冲宽度(亦即致能时间的长度)是基于第四时钟信号CK4的周期来决定的。

奇数的发光驱动信号(如EMDR_1、EMDR_3)的脉冲宽度(亦即致能时间的长度)是基于第二时钟信号CK2的下降缘到相邻(或下一个相邻)的第三时钟信号CK3的下降缘之间的时间长度(亦基于第二时钟信号CK2及第三时钟信号CK3之间的相位差决定的)来决定的，偶数的发光驱动信号(如EMDR_2、EMDR_n)的脉冲宽度(亦即致能时间的长度)是基于第五时钟信号CK5的下降缘到相邻(或下一个相邻)的第六时钟信号CK6的下降缘之间的时间长度(亦基于第五时钟信号CK5及第六时钟信号CK6之间的相位差决定的)来决定的。

综上所述，本发明实施例的发光驱动电路，由于发光驱动电路的操作时序由时序位移电路来控制，而驱动位移电路可以仅用来提供驱动像素的发光驱动信号，因此第二时钟信号及第三时钟信号的相位可变动以调整发光驱动信号的输出特性(例如脉冲宽度)，但不影响于发光驱动电路的操作。因此，可提高发光驱动电路对像素发光的控制能力。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。