一种基于交流工频耐压试验的多板卡多通道同步采集技术

技术领域

本发明涉及变电设备交流工频耐压试验技术领域，尤其涉及一种基于交流工频耐压试验的多板卡多通道同步采集技术。

背景技术

交流耐压试验是鉴定电气设备绝缘强度最直接的方法，它对于判断电气设备能否投入运行具有决定性的意义，也是保证设备绝缘水平、避免发生绝缘事故的重要手段。因为交流耐压试验能充分反映电气设备在交流电压下运行时的实际情况，能真实有效地发现绝缘缺陷。交流耐压试验是破坏性试验。在试验之前必须对被试品先进行绝缘电阻、吸收比、泄漏电流、介质损失角等项目的试验，若试验结果正常方能进行交流耐压试验，若发现设备绝缘情况不良，通常应先进行处理后再做耐压试验，避免造成不应有的绝缘击穿。

发明内容

为了解决现有技术的不足，本发明的目的是提供一种灵活性高、可拓展能力强的基于交流工频耐压试验的多板卡多通道同步采集技术。

为解决上述技术问题，本发明提供的技术方案为：

一种基于交流工频耐压试验的多板卡多通道同步采集技术，包括以下步骤：

S1、采用2块4通道信号采集板来验证多板卡的数据同步采集技术，每块4通道信号采集板由高速AD芯片和现场可编程逻辑器件FPGA组成，其中AD芯片将外部中频信号转换成数字信号后供给FPGA内进行预处理，FPGA再将预处理结果传输给下一级目标单元；

S2、采用其中一块AD芯片作为主板发出控制信号以及时钟基准信号到另一块作为从板的AD芯片；

S3、采用JESD204B技术实现多通道AD芯片的延迟和同步采集，AD芯片运行时产生SYSREF信号，SYSREF的值可由式(1)确定，式(1)中fBITRATE为JESD204B传输中串化器/解串器的位速率，K为每个多帧的帧数，F为每帧的8位字数，n为任意正整数，

S4、对主板而言，板上采集时钟以及处理时钟均是由主板上LMK04828时钟芯片产生，所有时钟都具有固定的相位关系，对从板而言，板上采集时钟以及处理时钟均是由从板上LMK04828时钟芯片产生，所有时钟都具有固定的相位关系，同时，从板上LMK04828时钟芯片接收主板上LMK04828时钟芯片产生的时钟信号以及触发信号，进而从板上LMK04828时钟芯片和主板上LMK04828时钟芯片所产生的时钟也具有固定的相位关系，最终，两块板卡上的所有时钟均具有固定的相位关系，实现工频耐压试验电流电压的多板卡多通道同步采集。

进一步地，所述S1中信号采集通道数为4路；

同时监测4路电流和4路电压(交流0-250V)，分别为：1路试验PT二次线圈电流、1路被试设备接地电流，1路交流工频耐压试验升压操作箱电流，1路试验PT外壳接地电流。1路交流工频耐压试验升压操作箱电压，1路试验PT二次线圈电压，2路备用；

信号采集带宽和中心频率分别为550MHz～950MHz和750MHz；

有效位不小于9.5bit；

信号采样率不小于1000MSPS；

各通道间幅度一致性不大于0.5dB(R.M.S)；

各通道间相位一致性不大于5°(R.M.S)。

进一步地，所述AD芯片采用AD9680-1000，该芯片最大分辨率为14bit，最高采样率为1GSPS，无杂散动态范围为80dBc(fIN＝1GHZ)，支持高速2通道JESD204B串行输出，AD9680-1000可对高达第二奈奎斯特区的宽带模拟信号进行采样，满足对550MHz～950MHz范围内信号进行无失真采样的需求。

进一步地，所述S3中的SYSREF信号的产生需满足两个需求，相对于器件时钟的建立以及保持时间，并且需要以适当的频率运行，通常对于较低速的ADC芯片来说，SYSREF信号建立及保持时间是比较容易满足的，对于速度较快的ADC芯片而言，较高的器件时钟速率减小了SYSREF信号的建立及保持时间，此时可能就需要进行必要的动态延迟调节以满足在不同条件下的定时需求，SYSREF既可以为连续信号，也可以为间歇性信号，其频率必须等于本地多帧时钟频率或者本地多帧时钟频率的整数分频。

本发明与现有技术相比优点在于：

1.高效性：多板卡多通道数据巡回采集系统可以同时从多个渠道获取数据，因此可以大大加快数据采集速度；

2.全面性：通过使用多种不同的渠道进行数据采集，可以获取更加全面、丰富的数据资源；

3.准确性：在使用多板卡多通道数据巡回采集系统时，可以通过设置规则来过滤掉无用的信息，从而保证所获取到的信息都是真实可靠的；

4.灵活性：不同于传统的单一渠道采集方式，多板卡多通道数据巡回采集系统具有更高的灵活性和可扩展性。

附图说明

图1为本发明的数据接收流程图。

图2为本发明的多板间多通道AD的同步实现框图。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定发明。

实施例

采用2块4通道信号采集板来验证多板卡的数据同步采集技术。每块4通道信号采集板主要由高速AD芯片和现场可编程逻辑器件FPGA组成，其中AD芯片将外部中频信号转换成数字信号后供给FPGA内进行预处理，FPGA再将预处理结果传输给下一级目标单元。所设计的部分指标为：

信号采集通道数为4路；

同时监测4路电流和4路电压(交流0-250V)，分别为：1路试验PT二次线圈电流、1路被试设备接地电流，1路交流工频耐压试验升压操作箱电流，1路试验PT外壳接地电流。1路交流工频耐压试验升压操作箱电压，1路试验PT二次线圈电压，2路备用。

信号采集带宽和中心频率分别为550MHz～950MHz和750MHz；

有效位不小于9.5bit；

信号采样率不小于1000MSPS；

各通道间幅度一致性不大于0.5dB(R.M.S)；

各通道间相位一致性不大于5°(R.M.S)。

AD芯片采用AD9680-1000，该芯片最大分辨率为14bit，最高采样率为1GSPS，无杂散动态范围为80dBc(fIN＝1GHZ)，支持高速2通道JESD204B串行输出。AD9680-1000可对高达第二奈奎斯特区的宽带模拟信号进行采样，满足对550MHz～950MHz范围内信号进行无失真采样的需求。为了实现多板卡间多通道AD芯片的同步需求，采用LMK04828时钟芯片，该芯片具有较低的均方根抖动，支持目前流行的JEDECJESD204B协议，最高可达14对差DeviceClocks(含7对SYSREFClocks)，可满足实现多板卡间多通道工频耐压电流电压同步采集的需求。多板间多通道AD芯片的同步实现原理如图1所示。

图1实现了2块4通道AD板卡对工频耐压试验电流电压的同步数据采集。采用其中一块AD板卡作为主板发出控制信号以及时钟基准信号到另一块作为从板的AD板卡，进而实现了多板卡间的多通道同步采集。

对主板而言，板上采集时钟以及处理时钟均是由主板上LMK04828时钟芯片产生，所有时钟都具有固定的相位关系。对从板而言，板上采集时钟以及处理时钟均是由从板上LMK04828时钟芯片产生，所有时钟都具有固定的相位关系，同时，从板上LMK04828时钟芯片接收主板上LMK04828时钟芯片产生的时钟信号以及触发信号，进而从板上LMK04828时钟芯片和主板上LMK04828时钟芯片所产生的时钟也具有固定的相位关系。最终，两块板卡上的所有时钟均具有固定的相位关系，实现工频耐压试验电流电压的多板卡多通道同步采集。

SYSREF信号

采用JESD204B技术实现多通道AD芯片的延迟和同步采集，SYSREF信号是非常重要的。SYSREF信号的产生需满足两个需求：相对于器件时钟的建立以及保持时间，并且需要以适当的频率运行。通常对于较低速的ADC芯片来说，SYSREF信号建立及保持时间是比较容易满足的，对于速度较快的ADC芯片而言，较高的器件时钟速率减小了SYSREF信号的建立及保持时间，此时可能就需要进行必要的动态延迟调节以满足在不同条件下的定时需求。SYSREF既可以为连续信号，也可以为间歇性信号，其频率必须等于本地多帧时钟频率或者本地多帧时钟频率的整数分频。SYSREF的值可由式(1)确定，式(1)中fBITRATE为JESD204B传输中串化器/解串器的位速率，K为每个多帧的帧数，F为每帧的8位字数，n为任意正整数。

同步数据接收流程

工频耐压试验电流电压多板卡多通道同步采集工作流程如图2所示。设备上电后首先配置两块板卡上的各芯片，如FPGA芯片、LMK04828芯片以及AD芯片等等，两块板卡配置完成后首先由主板卡发出时钟基准信号和同步触发信号，从板卡收到同步触发信号和时钟基准信号后完成2块板卡间的同步时序，最终实现多板间的多通道同步采集。

本发明及其实施方式进行了描述，这种描述没有限制性，实施例中所示的也只是本发明的实施方式之一，实际的实施方式并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的实施例，均应属于本发明的保护范围。