显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的发展，显示装置(比如手机、笔记本电脑或者平板电脑等)越来越多的应用于人们的生活中。其中，有机发光二极管(英文：Organic Light-Emitting Diode，简称：OLED)显示装置具有主动发光、广视角、对比度高、响应速度快、耗电低、超轻薄等优点，因此受到广泛关注。

相关技术中，对于异形显示面板，通常需要在周边区设置补偿电容，以均衡各条数据线的容阻负载(RC Loading)，使多条数据线的容阻负载近似相等，进而降低显示面板发生显示不良的风险。补偿电容包括相对设置的两个电极；但是，补偿电容的电极面积大，需要在周边区占用一定的布局空间，不利于减小显示面板周边区的宽度。

发明内容

本公开的实施例提供了显示面板及显示装置，可以减小显示面板的周边区宽度。

为达到上述目的，本公开的实施例采用如下技术方案：

一方面，本公开的实施例提供一种显示面板，显示面板具有显示区和围绕显示区的周边区。显示面板还包括衬底、多条数据线和第一补偿结构。多条数据线位于显示区，多条数据线中至少有两条数据线长度不相等。第一补偿结构位于周边区，第一补偿结构包括多个第一电极、至少一个第二电极和至少一个第三电极。每个第一电极与一条数据线电连接，至少一个第二电极被配置为传输公共电压信号；多个第一电极、至少一个第二电极和至少一个第三电极在衬底上的正投影具有交叠区域。

本公开的实施例提供的显示面板包括多条数据线和第一补偿结构。多条数据线位于显示区，多条数据线中至少有两条数据线长度不相等，这样，至少两条数据线的容阻负载不等。第一补偿结构用于补偿上述不同数据线之间的容阻负载差异，第一补偿结构包括第一电极、第二电极和第三电极。每个第一电极与一条数据线电连接，这样，第一补偿结构可以对数据线进行容阻负载补偿，以使不同长度的数据线之间的容阻负载近似相等，以降低显示面板产生显示不良的风险。第一电极第二电极和第三电极在衬底上的正投影具有交叠区域，即第一电极可以与第二电极形成第一补偿电容，且与第三电极形成第二补偿电容，这样，第一电极、第二电极和第三电极可以形成并联的两个补偿电容，通过并联的两个补偿电容，可以增加第一补偿结构单位面积补偿的容阻负载。相较于现有技术，在补偿容阻负载相同的情况下，第一补偿结构可以做的更小，降低第一补偿结构在周边区所占的空间，进而可以减小显示面板周边区的宽度。

在一些实施例中，显示面板还包括沿垂直于衬底且远离衬底的方向层叠设置的有源层、第一栅导电层、第二栅导电层、源漏导电层和阳极层。第一电极位于第一栅导电层，第二电极位于第二栅导电层，多条数据线位于源漏导电层。

在一些实施例中，第三电极位于有源层，且第三电极的材料包括导体化的半导体材料。

在一些实施例中，显示面板还包括多个像素电路、初始化信号总线、栅极驱动电路、第一连接线和第二连接线。多个像素电路位于显示区。多个像素电路排列成多行多列，每列像素电路与至少一条数据线电连接。初始化信号总线位于周边区，且至少部分围绕显示区设置。第一连接线位于源漏导电层，第一连接线的一端与栅极驱动电路电连接，另一端与一行像素电路电连接。第二连接线位于源漏导电层，第二连接线的一端与初始化信号总线电连接，另一端与一行像素电路电连接。其中，第一补偿结构位于多个像素电路与初始化信号总线之间，且第一连接线和第二连接线在第一补偿结构上方延伸。

在一些实施例中，第三电极位于源漏导电层。

在一些实施例中，显示面板还包括多个像素电路、初始化信号总线、栅极驱动电路、第一连接线、第二连接线。多个像素电路位于显示区，多个像素电路排列成多行多列，每列像素电路与至少一条数据线电连接。初始化信号总线位于周边区，且至少部分围绕显示区设置。栅极驱动电路位于初始化信号总线远离显示区的一侧。第一连接线位于阳极层；第一连接线的一端与栅极驱动电路电连接，另一端与一行像素电路电连接。第二连接线位于阳极层；第二连接线的一端与初始化信号总线电连接，另一端与一行像素电路电连接。其中，第一补偿结构位于多个像素电路与初始化信号总线之间，且第一连接线和第二连接线在第一补偿结构上方延伸。

在一些实施例中，公共电压信号为VDD信号；显示面板还包括VDD总线和多条VDD信号线。VDD总线位于第一补偿结构与初始化信号总线之间，且位于源漏导电层。多条VDD信号线位于显示区，且位于源漏导电层。每列像素电路与一条VDD信号线电连接。多条VDD信号线与VDD总线电连接。其中，至少一个第二电极与多条VDD信号线电连接。

在一些实施例中，显示面板还包括第三连接线，第三连接线一端与第二连接线电连接，另一端与初始化信号总线电连接。第三连接线位于第二栅导电层，且在VDD总线的下方延伸。

在一些实施例中，显示面板还包括测试单元、第四连接线和第五连接线。第四连接线一端与测试单元电连接，另一端与第一电极电连接，第四连接线位于第一栅导电层，且在VDD总线和初始化信号总线的下方延伸。第五连接线一端与栅极驱动电路电连接，另一端与第一连接线电连接，第五连接线位于第一栅导电层，且在VDD总线和初始化信号总线的下方延伸。

在一些实施例中，第三电极为浮置电极。

在一些实施例中，第一补偿结构包括多个第一电极和多个第二电极，每个第二电极与一个第一电极对应，相对应的第一电极和第二电极在衬底上的正投影交叠，或者，第一补偿结构包括多个第一电极和一个第二电极，多个第一电极在衬底上的正投影，与第二电极在衬底上的正投影交叠。

在一些实施例中，第一补偿结构包括多个第一电极和多个第三电极，每个第三电极与一个第一电极对应，相对应的第一电极和第三电极在衬底上的正投影交叠，或者，第一补偿结构包括多个第一电极和一个第三电极，多个第一电极在衬底上的正投影，与第三电极在衬底上的正投影交叠。

在一些实施例中，显示区近似为圆形；沿第一方向，且由显示区的两侧向显示区的沿第二方向的中线，多条数据线的长度呈阶梯式递增。第二方向平行于数据线的延伸方向，第一方向垂直于第二方向。显示区的边界包括相对的两个第一直线边界，相对的两个第二直线边界，及四个折线边界。第一直线边界沿第二方向延伸，第二直线边界沿第一方向延伸，每个折线边界位于相邻的第一直线边界和第二直线边界之间。四个折线边界中，靠近绑定区的两个折线边界为第一折线边界，远离绑定区的两个折线边界为第二折线边界；两个第一折线边界远离显示区的一侧各设有一个第一补偿结构，和/或，两个第二折线边界远离显示区的一侧各设有一个第一补偿结构。

在一些实施例中，四个折线边界远离显示区的一侧分别设有一个第一补偿结构。

在一些实施例中，显示面板还包括栅极驱动电路和第二补偿结构。栅极驱动电路位于第一补偿结构远离显示区的一侧，栅极驱动电路包括多个移位寄存器子电路；至少一组相邻的两个移位寄存器子电路之间具有第一间隔。第二补偿结构，包括至少一个第四电极、至少一个第五电极和至少一个第六电极；至少一个第四电极位于第一间隔内，且每个第四电极与一个第一电极电连接；至少一个第四电极、至少一个第五电极和至少一个第六电极在衬底上的正投影具有交叠区域。

在一些实施例中，第二补偿结构包括多个第四电极，且第四电极的数量与第五电极的数量相等。

在一些实施例中，显示区的边界大致为圆形。第二补偿结构包括多个第四电极，第四电极的数量小于第一电极的数量。多个第四电极的中心与显示区的中心的连线，与第二方向的夹角为30°～50°。其中，第二方向与数据线的延伸方向垂直。

在一些实施例中，第二补偿结构包括多个第五电极和多个第六电极；每个第五电极与一个第六电极对应，相对应的第五电极和第六电极位于同一个第一间隔内；且相邻两个第五电极和相邻两个第六电极之间包括至少一个移位寄存器子电路。位于同一第一间隔内的第五电极、第六电极和至少一个第四电极，在衬底上的正投影交叠。

在一些实施例中，至少一个第四电极与第一电极同层设置；至少一个第五电极与第二电极同层设置，至少一个第六电极与第三电极同层设置。

另一方面，本公开的实施例还提供一种显示面板，显示面板具有显示区和围绕显示区的周边区。显示面板包括衬底、栅极驱动电路、多条数据线和第三补偿结构。栅极驱动电路包括多个移位寄存器，至少一组相邻的两个移位寄存器子电路之间具有第一间隔，栅极驱动电路与显示区之间具有第二间隔。多条数据线位于显示区，多条数据线中至少有两条数据线长度不相等。第三补偿结构位于周边区，包括位于第二间隔内的多个第一电极和至少一个第二电极，以及位于第一间隔内的至少一个第四电极和至少一个第五电极。每个第一电极与一条数据线电连接，至少一个第二电极在衬底上的正投影，与多个第一电极在衬底上的正投影交叠。每个第四电极与一个第一电极电连接，至少一个第五电极与至少一个第二电极电连接。且至少一个第五电极在衬底上的正投影，与至少一个第四电极在衬底上的正投影交叠。

本公开的实施例提供的显示面板包括栅极驱动电路、多条数据线和第三补偿结构。栅极驱动电路包括多个移位寄存器；至少一组相邻的两个移位寄存器子电路之间具有第一间隔，栅极驱动电路与显示区之间具有第二间隔。多条数据线位于显示区，多条数据线中至少有两条数据线长度不相等，这样，至少两条数据线的容阻负载不等。每个第一电极与一条数据线电连接，这样，第一补偿结构可以对数据线进行容阻负载补偿，以使不同长度的数据线之间的容阻负载近似相等，以降低显示面板产生显示不良的风险。至少一个第二电极在衬底上的正投影，与多个第一电极在衬底上的正投影交叠，这样至少一个第二电极和多个第一电极形成五补偿电容。第五补偿电容可以补偿数据线所需要的部分容阻负载。至少一个第五电极在衬底上的正投影，与至少一个第四电极在衬底上的正投影交叠。这样至少一个第五电极和至少一个第四电极形成第六补偿电容。第六补偿电容也可以部分补偿数据线所需要的部分容阻负载。每个第四电极与一个第一电极电连接，至少一个第五电极与至少一个第二电极电连接，这样，第五补偿电容和第六补偿电容一起对数据线进行容阻负载补偿。由于第六补偿电容位于第一间隔内，且第六补偿电容可以部分补偿数据线所需要的部分容阻负载，位于第二间隔内的第五补偿电容的体积可以做的小一些，第五补偿电容所占周边区的空间也就小一些，进而可以减小显示面板周边区的宽度。

在一些实施例中，显示面板还包括沿垂直于衬底且远离衬底的方向层叠设置的有源层、第一栅导电层、第二栅导电层、源漏导电层和阳极层。第一电极和第四电极位于第一栅导电层。第二电极和第五电极位于第二导电层。

在一些实施例中，显示面板还包括第五连接线和第六连接线。第五连接线位于第一栅导电层，第五连接线的一端与第一电极电连接，另一端与第四电极电连接。第六连接线位于第一栅导电层，第六连接线的一端与第二电极电连接，另一端与第五电极电连接。

在一些实施例中，第三补偿结构包括多个第四电极，且第四电极的数量与第一电极的数量相等。

在一些实施例中，显示区的形状大致为圆形，第三补偿结构包括多个第四电极，第四电极的数量小于第一电极的数量；多个第四电极与显示区的中心的连线，与第二方向的夹角为30°～50°。其中，第二方向与数据线的延伸方向垂直。

在一些实施例中，第三补偿结构包括多个第五电极，相邻两个第五电极之间包括至少一个移位寄存器子电路；位于同一第一间隔内的第五电极和至少一个第四电极，在衬底上的正投影交叠。

又一方面，本公开的实施例提供一种显示装置，显示装置包括上述任一实施例的显示模组。

上述显示装置的有益效果与本申请所提供的显示面板有益效果相同，此处不再赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸的限制。

图1为本公开的一些实施例的显示装置的一种结构图；

图2为本公开的一些实施例的显示面板的一种结构图；

图3A为图2中沿剖面线A-A的剖视图；

图3B为图2中C的一种局部放大图；

图4A为图3B中沿剖面线D-D的一种剖视图；

图4B为图3B中沿剖面线D-D的另一种剖视图；

图5为本公开的一些实施例的第一栅导电层的结构图；

图6A为本公开的一些实施例的第二栅导电层的一种结构图；

图6B为本公开的一些实施例的第二栅导电层的另一种结构图；

图7A为本公开的一些实施例的有源层的一种结构图；

图7B为本公开的一些实施例的有源层的另一种结构图；

图8为本公开的一些实施例的源漏导电层的一种结构图；

图9为图3B中E的局部放大图；

图10为图2中C的另一种局部放大图；

图11A为沿图10中剖面线F-F的一种剖视图；

图11B为沿图10中剖面线F-F的另一种剖视图；

图12A为本公开的一些实施例的源漏导电层的另一种结构图；

图12B为本公开的一些实施例的源漏导电层的又一种结构图；

图13为本公开的一些实施例的阳极层的一种结构图；

图14A为本公开的一些实施例的显示面板又一种结构图；

图14B为本公开的一些实施例的显示面板又一种结构图；

图14C为本公开的一些实施例的显示面板又一种结构图；

图15为图2中C的又一种局部放大图；

图16为沿图15中剖面线G-G的一种剖视图；

图17为本公开的一些实施例的显示面板的又一种结构图；

图18为本公开的一些实施例的显示装置的另一种结构图；

图19为本公开的一些实施例的显示面板的又一种结构图；

图20为图19中H的局部放大图；

图21为本公开的一些实施例的显示面板的第一栅导电层的结构图；

图22为本公开的一些实施例的显示面板的第二栅导电层的结构图；

图23为本公开的一些实施例的显示面板的源漏导电层的结构图；

图24为本公开的一些实施例的显示面板的又一种结构图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性的”或“比如”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

在本公开的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本公开的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。

本公开的一些实施例提供了一种显示装置1000，如图1所示，显示装置1000可以是用于可视化的显示电子信息的装置或者设备。示例性地，显示装置1000可以包括智能手机、平板电脑、笔记本电脑、电视、智能手表中的一种。示例性地，显示装置1000包括智能手表。

上述显示装置1000可以为有机电致发光二极管(英文：Organic Light-EmittingDiode，简称：OLED)显示装置、量子点电致发光二极管(英文：Quantum Dot Light EmittingDiodes，简称：QLED)显示装置或有源矩阵有机发光二极管(英文：Active-matrix organiclight emitting diode，简称：AMOLED)显示装置。

在一些实施例中，显示装置1000包括显示面板100，如图2所示，显示面板100具有显示区AA和围绕显示区AA的周边区BB，显示区AA包括多个像素电路10，多个像素电路10排列成多行像素电路10和多列像素电路10，每行像素电路10包括沿第一方向X排列的多个像素电路10，每列包括沿第二方向Y排列的多个像素电路10。多个像素电路10设置在衬底(图中未示出)上。

在异形显示面板中，存在至少两列像素电路10包括的像素电路10的数量不同的情况，这样，至少两列像素电路10连接的数据线1的长度不同，即，至少两列像素电路10连接的数据线1的容阻负载(RC Loading)不同，这样，可能会导致异形显示面板产生显示不良的风险。

其中，异形显示面板的形状包括扇形、弧形、圆形、圆柱形和三角形中一种。示例性地，异形显示面板的形状可以为圆形。

在一些实施例中，在显示面板100的形状为圆形的情况下，如图2所示，显示区AA的形状近似为圆形。

像素电路10还包括存储电容和驱动薄膜晶体管(Thin Film Transistor，简称：TFT)。在显示面板100的形状为圆形的情况下，如图2所示，显示区AA的中间列像素电路10包括的像素电路10的数量最多，与之连接的数据线1的容阻负载最大，像素电路10进行数据写入时，像素电路10中的存储电容充电不充分，此时驱动TFT的栅极电压为第一电压。两侧(最外侧)的一列或多列像素电路10包括的像素电路10的数量最少，与之连接的数据线1的容阻负载最小，像素电路10进行数据写入时，像素电路10中的存储电容充电较充分，驱动TFT的栅极电压为第二电压，第一电压小于第二电压。根据像素电路10的工作原理，在实现纯色同灰阶画面的情况下，中间列像素电路10的驱动TFT的栅极电压，小于最外侧像素电路10的驱动TFT的栅极电压，导致使中间例像素电路10对应的显示区域，和最外侧的列像素电路10对应的显示区域的亮度不同。

相关技术中，为了降低解决显示面板产生显示不良的风险，在显示面板的周边区设置补偿电容，以使得显示区内每列数据线的容阻负载近似相等。补偿电容通常包括相对设置的两个电极板。电极板面积一般较大，需要在周边区占用一定的布局空间，不利于减小显示面板周边区的宽度。

为了解决上述问题，如图2所示，本公开的实施例提供的显示面板100还包括第一补偿结构20，第一补偿结构20位于周边区BB。

如图3B和图4所示，第一补偿结构20包括第一电极21、第二电极22和第三电极23。每个第一电极21与一条数据线1电连接，这样，第一补偿结构20可以对数据线1进行容阻负载补偿，以使不同长度的数据线1之间的容阻负载近似相等，以降低显示面板100产生显示不良的风险。第二电极22被配置为传输公共电压信号，示例性地，公共电压信号可以为VDD电压信号。第三电极23为浮置电极，其中，浮置电极是指仅设置了电极图案，电极图案未与任何信号线或者电路电连接，在显示面板100工作过程中，未对电极图案加载电信号。

第一电极21、第二电极22和第三电极23在衬底101上的正投影具有交叠区域，即第一电极21、第二电极22和第三电极23在衬底101上的正投影在相同区域交叠。第一电极21在衬底101上的正投影与第二电极22在衬底101上的正投影交叠，因此，第一电极21可以与第二电极22形成第一补偿电容。同理，第一电极21还可以与第三电极23形成第二补偿电容。这样，第一电极21、第二电极22和第三电极23可以形成并联的两个补偿电容，可以增加第一补偿结构20单位面积补偿的容阻负载，相较于相关技术，在补偿容阻负载相同的情况下，第一补偿结构20可以做的更小，降低第一补偿结构20在周边区BB所占的空间，进而可以减小显示面板100周边区BB的宽度。

在一些实施例中，如图3A所示，显示面板100还包括沿垂直于衬底101且远离衬底101的方向(图4中由下至上的方向)层叠设置的有源层102、第一栅介质层103、第一栅导电层104、第二栅介质层105、第二栅导电层106、层间介质层107、源漏导电层108、平坦化层109和阳极导电层110。

有源层102设置于衬底上，有源层102的材料为半导体材料，可以包括多晶硅(简称：P-SI)、氧化镉(CdO)、三氧化二铝(Al2O3)、铟镓锌氧化物(IGZO)、氧化铟锡(InSnO)、氧化铟锌(InZnO)、二氧化锡(SnO2)、三氧化二铟(In2O3)、氧化锌(ZnO)或碳纳米管(英文全称：Carbon Nano Tube，英文简称：CNT)中的至少一种。

第一栅介质层103设置于有源层102远离所述衬底101的一侧。第一栅介质层103的材料为绝缘材料，可以包括氮化硅(SiNx)、氧化铝(Al2O3)和二氧化硅(SiO2)中的至少一种。

第一栅导电层104设置于第一栅介质层103远离所述衬底101的一侧。第一栅导电层104的材料为导体，可以包括铝(AL)、银(Ag)和铜(Cu)中的至少一种。

第二栅介质层105设置于第一栅导电层104远离衬底101的一侧，第二栅介质层105的材料和第一栅介质层103的材料可以相同。

第二栅导电层106设置于第二栅介质层105远离衬底101的一侧，第二栅导电层106的材料和第一栅导电层104的材料可以相同。

层间介质层107设置于第二栅导电层106远离衬底101的一侧，层间介质层107的材料和第一栅介质层103的材料可以相同。

源漏导电层108设置于层间介质层107远离衬底101的一侧，源漏导电层108的材料可以和第一栅导电层104的材料可以相同。

平坦化层109设置于层间介质层107远离衬底101的一侧，平坦化层109的材料和第一栅介质层103的材料可以相同。

阳极导电层110设置于平坦化层109远离衬底101的一侧，阳极导电层110的材料为导体，可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、金(Au)、银(Ag)、镁银合金、铝锂合金中的至少一种。

显示面板100还包括像素界定层180、发光功能层181和阴极层182。一个像素阳极110(用于提供空穴)、一个发光功能层181和阴极层182三者在衬底101上的正投影重叠的部分可构成一个发光器件18，像素阳极110和阴极层182分别向发光功能层181注入空穴和电子，当空穴和电子结合产生的激子(exciton)从激发态跃迁到基态时构成发光。

显示面板100还包括封装层19，封装层19设置在阴极层182远离衬底101的一侧。封装层19可以为封装薄膜。对于封装层19包括的封装薄膜的层数不进行限定。在一些实施例中，封装层19可以包括一层封装薄膜，也可以包括层叠设置的两层或两层以上封装薄膜。封装层19包括沿垂直于衬底101且远离衬底101的方向依次设置的第一无机封装层191、有机封装层192和第二无机封装层193。其中，第一无机封装层191和第二无机封装层193的材料包括氮化硅(SiNx)、氮氧化硅(SiON)或氧化硅(SiOx)中的任意一种或多种。有机封装层192的材料包括聚合物树脂，例如聚酰亚胺。

第一栅导电层104包括多个TFT的栅极81、多个存贮电容Cst的第一极板91，第二栅导电层106包括多个存贮电容Cst的第二极板92，源漏导电层108包括多个TFT的源极82和漏极83

在一些实施例中，如图5所示，第一电极21位于第一栅导电层104。第一电极21和第一栅导电层104可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

在一些实施例中，如图6A和图6B所示，第二电极22位于第二栅导电层106。第二电极22和第二栅导电层106可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

在一些实施例中如图7A和图7B所示，第三电极23位于有源层102，且第三电极23的材料包括导体化的半导体材料。第三电极23和有源层102可以采用相同的半导体材料，通过一次构图工艺形成未掺杂的图案，这样可以减少构图次数，能够节省生产成本和提高生产效率，然后，在设置第一栅导电层104之前，需要使用掩膜板将第三电极23暴露出来，然后通过掺杂工艺将第三电极23变为导体。形成第一栅导电层104之后，再以第一栅导电层为掩膜层对有源层102除第三电极23外的部分，且被第一栅导电层104暴露的部分掺杂导体化。即有源层102和第三电极23分别在不同的工序过程中进行掺杂导体化。

在第三电极23位于有源层102的情况下，如图4A和图4B所示，第一电极21和第二电极22形成第一补偿电容，第一电极21和第二电极22之间中绝缘层的材料为第二栅介质层105。第一电极21和第三电极23形成第二补偿电容，第一电极21和第三电极23之间绝缘层的材料为第一栅介质层103。第一补偿电容和第二补偿电容以第一电极21为公共电极。两个补偿电容共用一个电极，这样第一补偿结构简单，能够减少工艺步骤。

在一些实施例中，如图8所示，多条数据线1位于源漏导电层108。多条数据线1和源漏导电层108可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

在一些实施例中，如图4和图9所示，显示面板100还包括初始化信号总线111、栅极驱动电路112、第一连接线113和第二连接线114。

初始化信号总线111位于周边区BB，且至少部分围绕显示区AA设置。初始化信号总线111被配置为对存储电容两端的电压和发光元件的阳极电压进行初始化。栅极驱动电路112位于初始化信号总线111远离显示区AA的一侧。

如图8所示，第一连接线113位于源漏导电层108，第一连接线113的一端与栅极驱动电路112电连接，另一端与一行像素电路10电连接，第二连接线114位于源漏导电层108；第二连接线114的一端与初始化信号总线111电连接，另一端与一行像素电路10电连接；

第一补偿结构20位于多个像素电路10与初始化信号总线111之间，且第一连接线113和第二连接线114在第一补偿结构20上方延伸。

在一些实施例中，如图12A和图12B所示，第三电极23位于源漏导电层108。第三电极23和源漏导电层108可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。在形成第三电极23的过程中，由于源漏导电层108的材料为导体，相较于第三电极23位于有源层102的情况下，在第三电极23位于源漏导电层108的情况下，不需要使用掩膜板将第三电极23暴露出来，然后通过掺杂工艺使第三电极23变为导体。这样，可以节约掩膜板的使用数量，能够节省生产成本和提高生产效率。

如图11A和图11B所示，在第三电极23位于源漏导电层108的情况下，第一电极21和第二电极22形成第一补偿电容，第一电极21和第二电极22之间绝缘层的材料为第二栅介质层105。第一电极21和第三电极23形成第二补偿电容，第一电极21和第三电极23之间绝缘层的材料为层间截止层107和第二栅截止层105。第一补偿电容和第二补偿电容以第一电极21为公共电极。两个补偿电容共用一个电极，这样第一补偿结构20结构简单，能够减少工艺步骤。

如图10所示，栅极驱动电路112位于初始化信号总线111远离显示区AA的一侧，第一连接线113位于阳极层110(如图13所示)。第一连接线113的一端与栅极驱动电路112电连接，另一端与一行像素电路10电连接。第二连接线114位于阳极层，第二连接线114的一端与初始化信号总线111电连接，另一端与一行像素电路10电连接。

第一补偿结构20位于多个像素电路10与初始化信号总线111之间，且第一连接线113和第二连接线114在第一补偿结构20上方延伸。

在一些实施例中，如图9和图10所示，公共电压信号线为VDD信号，显示面板100还包括VDD总线115和多条VDD信号线116。

VDD总线115位于所述第一补偿结构20与所述初始化信号总线111之间，且位于源漏导电层108(如图8和图12A所示)。

多条VDD信号线116位于显示区AA，且位于源漏导电层108；每列像素电路10与一条VDD信号线电116连接；且多条VDD信号线116与VDD总线115电连接。第二电极22与多条VDD信号线116电连接。

在一些实施例中，如图9所示，显示面板100还包括第三连接线117，第三信号线117一端与第二连接线114电连接，另一端与初始化信号总线111电连接。第三连接线117位于第二栅导电层106，且在VDD总线115的下方延伸。

在一些实施例中，显示面板100还包括测试单元118、第四连接线119和第五连接线120。

测试单元118位于栅极电路112与初始化信号总线111之间。第四连接线119一端与测试单元118电连接，另一端与第一电极21电连接。第四连119接线位于第一栅导电层104，且在VDD总线115和初始化信号总线111的下方延伸。第五连接线120一端与栅极驱动电路112电连接，另一端与第一连接线113电连接；第五连接线120位于第一栅导电层104，且在VDD总线115和初始化信号总线111的下方延伸。

在一些实施例中，第一补偿结构20包括多个第一电极21和多个第二电极22或者多个第一电极21和一个第二电极22。

如图4A和图11A所示，在第一补偿结构20包括多个第二电极22的情况下，每个第二电极22与一个第一电极21对应，即第二电极22的数量和第一电极21的数量相等。

第一电极21在衬底101上的正投影和第二电极22在衬底101上的正投影具有交叠区域指的是：每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第二电极22在衬底101上的正投影边界完全交叠或者部分交叠。在每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第二电极22在衬底101上的正投影边界完全交叠的情况下，每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第二电极22在衬底101上的正投影边界重合。在每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第二电极22在衬底101上的正投影边界部分交叠的情况下，每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第二电极22在衬底101上的正投影边界内，且与第一电极21对应的第二电极22在衬底101上的正投影边界有间隔；或者每个第一电极21在衬底101上的正投影边界，部分位于与第一电极21对应的第二电极22在衬底101上的正投影边界内，且部分位于与第一电极21对应的第二电极22在衬底101上的正投影边界外。

示例性地，第一电极21在衬底101上的正投影，与第一电极21对应的第二电极22在衬底101上的正投影边界重合，这样，可以减小第一补偿结构20占用衬底101基板的面积，这样，可以减小显示面板100周边区BB的宽度。

如图4B和图11B所示，在第一补偿结构20包括一个第二电极22的情况下，第一电极21和第二电极22在衬底101上的正投影具有交叠区域指的是:每个第一电极21在衬底101上的正投影边界，位于第二电极22在衬底101上的正投影边界内，或者每个第一电极21在衬底101上的正投影边界，部分位于第二电极22在衬底101上的正投影边界内，且部分位于第二电极22在衬底101上的正投影边界外。示例性地，每个第一电极21在衬底101上的正投影边界，位于第二电极22在衬底101上的正投影边界内，这样，可以减小第一补偿结构20占用衬底101基板的面积，这样，可以减小显示面板100周边区BB的宽度。将多个第二电极22并联设置，并联后第二电极22的电阻比较小，这样，可以减小VDD信号的压降。

在一些实施例中，第一补偿结构20包括多个第一电极21和多个第三电极23或者多个第一电极21和一个第三电极23。

如图4A和图11A所示，在第一补偿结构20包括多个第三电极23的情况下，每个第三电极23与一个第一电极21对应，即第三电极23的数量和第一电极21的数量相同。

第一电极21在衬底101上的正投影和第三电极23在衬底101上的正投影具有交叠区域指的是：每个第一电极21在衬底101上的正投影边界，位于与第一电极21对应的第三电极23在衬底101上的正投影边界完全交叠或者部分交叠。在每个第一电极21在衬底101上的正投影边界，位于与第一电极21对应的第三电极23在衬底101上的正投影边界完全交叠的情况下，每个第一电极21在衬底101上的正投影边界，与第一电极21对应的第三电极23在衬底101上的正投影边界重合。在每个第一电极21在衬底101上的正投影边界，位于与第一电极21对应的第三电极23在衬底101上的正投影边界部分交叠的情况下，每个第一电极21在衬底101上的正投影边界，位于与第一电极21对应的第三电极23在衬底101上的正投影边界内，且与第一电极21对应的第三电极23在衬底101上的正投影边界有间隔；或者每个第一电极21在衬底101上的正投影边界，部分位于与第一电极21对应的第三电极23在衬底101上的正投影边界内，且部分位于与第一电极21对应的第三电极23在衬底101上的正投影边界外。

示例性地，第一电极21在衬底101上的正投影边界，与第一电极21对应的第三电极23在衬底101上的正投影边界重合，这样，可以减小第一补偿结构占用衬底101基板的面积，这样，可以减小显示面板100周边区BB的宽度。

如图4B和图11B所示，在第一补偿结构20包括一个第三电极23的情况下，第一电极21和第三电极23在衬底101上的正投影具有交叠区域指的是：每个第一电极21在衬底101上的正投影边界，位于第三电极23在衬底101上的正投影边界内，或者每个第一电极21在衬底101上的正投影边界，部分位于第三电极23在衬底101上的正投影边界内，且部分位于第三电极23在衬底101上的正投影边界外。示例性地，每个第一电极21在衬底101上的正投影边界，位于第三电极23在衬底101上的正投影边界内，这样，可以减小第一补偿结构20占用衬底101基板的面积，这样，可以减小显示面板100周边区BB的宽度。在使用掩膜板将第三电极23蒸镀到衬底101上的时候，第三电极23在掩膜板上对应的开口大，掩膜板加工方便，结构简单。

在一些实施例中，如图14A所示，显示区AA的形状近似为圆形，沿第一方向X，且由显示区AA的两侧向显示区AA的沿第二方向Y的中线，多条数据线1的长度呈阶梯式递增，换句话说，由显示区AA的两侧向显示区AA的中间，多条数据线1沿第二方向Y的长度呈阶梯式递增，也就是说，由显示区AA的两侧向显示区AA中间，数据线1所需要的补偿容阻负载越来越小。通常是以显示区AA最长的数据线1为补偿基准，对长度短的数据线1进行补偿容阻负载。其中，第二方向Y平行于数据线1的延伸方向，第一方向X垂直于第一方向。

如图14A所示，显示区AA的边界包括相对的两个第一直线边界130，相对的两个第二直线边界131，及四个折线边界132，第一直线边界130沿第二方向Y延伸，第二直线边界131沿第一方向X延伸，每个折线边界131位于相邻的第一直线边界130和第二直线边界131之间。第一直线边界130和第二直线边界131通过四个折线边界132依次相连。

四个折线边界中132，靠近绑定区133的两个折线边界132为第一折线边界1321，远离绑定区133的两个折线边界132为第二折线边界1322。两个第一折线边界1321远离显示区AA的一侧各设有一个第一补偿结构20，或者如图14B所示，两个第二折线边界132远离显示区AA的一侧各设有一个第一补偿结构20，这样，可以减小显示面板100周边区BB的宽度。

在一些实施例中，如图14C所示，四个折线边界132远离衬底101显示区AA的一侧分别设有一个衬底101第一补偿结构20，第一补偿结构20的体积小，这样第一补偿结构20在周边区BB所占的空间小而可以减小显示面板100周边区BB的宽度。

在一些实施例中，如图15所示，栅极驱动电路112位于第一补偿结构20远离衬底101显示区AA的一侧，栅极驱动电路112包括多个移位寄存器子电路1121；至少一组相邻的两个移位寄存器子电路1121之间具有第一间隔50。

在一些实施例中，显示面板100还包括第二补偿结构30，如图16所示，第二补偿结构30包括至少一个第四电极31、至少一个第五电极32和至少一个第六电极33。至少一个第四电极31、至少一个第五电极32和至少一个第六电极33在所述衬底101上的正投影具有交叠区域，即，至少一个第四电极31、至少一个第五电极32形成第三补偿电容，至少一个第四电极31、和至少一个第六电极33形成第四补偿电容。每个第四电极31与一个第一电极21电连接，即第一补偿结构20和第二补偿结构30一起对数据线1进行容阻负载补偿。至少一个第四电极21位于所述第一间隔50内，即第二补偿结构30位于第一间隔50内。第二补偿结构30可以补偿数据线1所需要的部分容阻负载，这样，位于显示区AA和初始化信号总线111之间的第一补偿结构20可以做的更小，降低第一补偿结构20在周边区BB所占的空间，进而可以减小显示面板100周边区BB的宽度。

在一些实施例中，第五电极32可以和第二电极22电连接，或者第五电极32为浮置电极。第六电极33可以和第三电极23电连接。

在一些实施例中，第二补偿结构30包括多个第四电极31，第四电极31的数量与第一电极21的数量相等，一个第四电极31和一个第一电极21电连接，这样，位于显示区AA和初始化信号线111之间的每一个第一电极21的体积可以做的小，这样，第一补偿结构20的体积更小，第一补偿结构20所占周边区的BB空间更小，进而可以减小显示面板100周边区BB的宽度。

在一些实施例中，显示区AA的形状近似为圆形。第二补偿结构30包括多个第四电极31，第四电极31的数量小于第一电极21的数量。如图17所示，在显示区AA的形状为圆形的情况下，由显示区AA的两侧向显示区AA中间，数据线1所需要的补偿容阻负载越来越小，由显示区AA的两侧向显示区AA中间，数据线1所连接的第一补偿结构20的体积越来越小。显示区AA的两侧的数据线1连接的第一补偿结构20的体积最大，显示区AA中间的数据线1连接的第一补偿结构20的体积最小。第四电极21，与显示区AA的两侧数据线1电连接的第一电极21电连接，这样，显示区AA的两侧数据线1电连接的第一电极21的体积可以做的小一些，显示区AA的两侧的数据线1连接的第一补偿结构20的体积可以做的小一些，显示区AA的两侧的数据线1连接的第一补偿结构20在周边区BB所占的空间小一些，有利于显示面板100的窄边框设计。

多个第四电极31的中心线与显示区AA的中心的连线，与第一方向X的夹角为30°～50°，即第二补偿结构30的中心与显示区AA的中心的连线，与第一方向X的夹角为30°～50°。经验证，在上述夹角范围内，所需的补偿电容的大小，与栅极驱动电路11和显示区AA之间的间隔的比值最大，即该区域设置补偿电容的难度最大。在上述夹角范围内设置第二补偿结构30有利于降低栅极驱动电路11与显示区AA之间的间隔大小，进而降低周边区BB的宽度。

在一些实施例中，第二补偿结构30包括多个第五电极32和多个第六电极33。每个第五电极32与一个第六电极33对应指的是：一个第五电极32在衬底101上的正投影，和一个第六电极33在衬底101上的正投影具有交叠区域，相对应的第五电极32和第六电极33位于同一个第一间隔50内；且相邻两个第五电极32和相邻两个第六电极33之间包括至少一个移位寄存器子电路1121，示例性地，相邻的两个第五电极32和第六电极33之间包括一个移位寄存器子电路1121、两个移位寄存器子电路1121或者三个移位寄存器子电路1121，本公开的实施例对此不作限定。位于同一第一间隔50内的第五电极32、第六电极33和至少一个第四电极31，在衬底101上的正投影交叠。

其中，每个第一间隔50内可以包括多个第四电极31，比如，第四电极31的数量可以是3个、4个、5个、6个、或者9个，本实施例对此不作限定。

在一些实施例中，至少一个第四电极31与第一电极21同层设置。第一电极21和第四电极31可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

至少一个第五电极32与第二电极22同层设置。第二电极22和第五电极32可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

至少一个第六电极33与第三电极23同层设置。第三电极23和第六电极33可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

在一些实施例中，显示面板100还包括第二补偿结构30，第二补偿结构30包括至少一个第四电极31和至少一个第五电极32，至少一个第四电极31和至少一个第五电极32在衬底101上的正投影具有交叠区域。这样，至少一个第四电极31和至少一个第五电极32只形成一个补偿电容，即第三补偿电容。每个第四电极31与一个第一电极电连接，即第一补偿结构20和第二补偿结构30一起对数据线1进行容阻负载补偿。至少一个第四电极31位于所述第一间隔内，即第二补偿结构30位于第一间隔50内。第二补偿结构30也可以补偿数据线1所需要的部分容阻负载，这样，位于显示区AA和初始化信号总线111之间的第一补偿结构20的体积可以做的更小，第一补偿结构20在周边区所占的空间更小，可以减小显示面板100周边区BB的宽度。

在一些实施例中，如图17所示，在显示面板100包括第二补偿结构30的情况下，可以将测试单元118设置于绑定区133，或者如图18所示，显示装置1000还包括电路板140，电路板140和绑定区133电连接，测试单元118位于电路板140上。

本公开的一些实施例还提供一种显示面板100，如图18所示，显示面板100包括栅极驱动电路112、多条数据线1(图中未示出)和第三补偿结构40。

栅极驱动电路112位于显示区AA的一侧，栅极驱动电路112包括多个移位寄存器子电路1121；至少一组相邻的两个移位寄存器子电路1121之间具有第一间隔50，栅极驱动电路112与显示区AA之间具有第二间隔60。多条数据线1位于显示区AA。多条数据线1中至少有两条数据线1长度不相等，这样，至少两条数据线1的容阻负载不等。第三补偿结构40位于周边区BB，第三补偿结构40用于补偿上述不同数据线1之间的容阻负载差异。如图20所示，第三补偿结构40包括位于第二间隔60内的多个第一电极21和至少一个第二电极22，以及位于第一间隔50内的至少一个第四电极31和至少一个第五电极32。至少一个第二电极22在衬底101上的正投影，与多个第一电极21在衬底101上的正投影交叠，这样至少一个第二电极22和多个第一电极21形成第五补偿电容41。第五补偿电容41可以补偿数据线1所需要的部分容阻负载。至少一个第五电极32在衬底101上的正投影，与至少一个第四电极31在衬底101上的正投影交叠。这样至少一个第五电极32和至少一个第四电极32形成第六补偿电容42，第六补偿电容42也可以补偿数据线1所需要的部分容阻负载。每个第一电极21与一条数据线1电连接，第五补偿电容41可以对数据线1进行容阻负载补偿，以使不同长度的数据线1之间的容阻负载近似相等，以降低显示面板100产生显示不良的风险，每个第四电极31与一个第一电极21电连接，至少一个第五电极32与至少一个第二电极22电连接，这样，第五补偿电容41和第六补偿电容42一起对数据线1进行容阻负载补偿。由于第六补偿电容42位于第一间隔50内，且第六补偿电容42补偿提供数据线1所需要的部分容阻负载，位于第二间隔60内的第五补偿电容41的体积可以做的小一些，第五补偿电容41所占周边区BB的空间也就小一些，进而可以减小显示面板周边区的宽度。

在一些实施例中，显示面板100还包括沿垂直于衬底101且远离衬底101的方向(图4A中由下至上的方向)层叠设置的有源层102、第一栅介质层103、第一栅导电层104、第二栅介质层105、第二栅导电层106、层间介质层107、源漏导电层108、平坦化层109和阳极导电层110。本实施例中的有源层102、第一栅介质层103、第一栅导电层104、第二栅介质层105、第二栅导电层106、层间介质层107、源漏导电层108、平坦化层109和阳极导电层110与上述实施例中的对应膜层材料和结构可以相同或者不同，此处不再赘述。

如图21所示，第一电极21和第四电极31位于第一栅导电层104。第一电极21、第四电极31和第一栅导电层104可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

如图22所示，第二电极22和第五电极32位于第二栅导电层106。第二电极22、第五电极32和第二栅导电层106可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

显示面板100还包括第五连接线150和第六连接线151。第五连接线151位于第一栅导电层104第五连接线的一端与第一电极21电连接，另一端与第四电极31电连接。第六连接线151位于第二栅导电层106，第六连接线151的一端与第二电极22电连接，另一端与第五电极32电连接。

在一些实施例中，显示面板100还包括初始化信号线111、第七连接线153和第八连接线154。

初始化信号总线111位于周边区BB，且至少部分围绕显示区AA设置。初始化信号总线111被配置为对存储电容两端的电压和发光元件的阳极电压进行初始化。

如图23所示，第七连接线153位于源漏导电层108，第七连接线153的一端与栅极驱动电路112电连接，另一端与一行像素电路10电连接。第八连接线154位于源漏导电层108，第八连接线154一端与初始化信号总线111电连接，另一端与一行像素电路10电连接。第七连接线153和第八连接线154在第三补偿结构40上方延伸。

第五补偿电容41位于多个像素电路10和初始化信号总线111之间，且第七连接线153和第八连接线154在第五补偿电容41上方延伸。

显示面板100还包括VDD总线(图中未示出)和多条VDD信号线116。

多条VDD信号线116位于显示区AA，且位于源漏导电层108，每列像素电路10与一条VDD信号线电116连接；且多条VDD信号线116与VDD总线电连接，至少一个第二电极22与多条VDD信号线116电连接。

显示面板100还包括第九连接线155，第九信号线155一端与第八连接线154电连接，另一端与初始化信号总线111电连接。第九连接线155位于第二栅导电层106。且在初始化信号总线111下方延伸。

在一些实施例中，显示区AA的形状近似为圆形。第三补偿结构40包括多个第四电极31，第四电极的31数量小于第一电极21的数量。如图19所示，在显示区AA的边界为圆形的情况下，由显示区AA的两侧向显示区AA中间，数据线1所需要的补偿容阻负载越来越小，由显示区AA的两侧向显示区AA中间，数据线1所连接的第三补偿结构40的体积越来越小。显示区AA的两侧的数据线1连接的第三补偿结构40的体积最大，显示区AA中间的数据线1连接的第三补偿结构40的体积最小。第四电极31，与显示区AA的两侧数据线1电连接的第一电极21电连接，位于两侧的第五补偿电容41和与之连接第六补偿电容42一起对数据线1进行容阻负载补偿，由于与位于两侧的第五补偿电容41对应的六补偿电容42位于第二间隔60内，这样，显示区AA中与位于两侧的第五补偿电容41对应的六补偿电容42可以做的小一些，与位于两侧的第五补偿电容41对应的六补偿电容42在周边区BB所占的空间小一些，进而可以减小显示面板100周边区BB的宽度。

多个第四电极31与显示区AA的中心的连线，与第一方向X的夹角A为30°～50°，即第六补偿电容42的中心与显示区AA的中心的连线，与第一方向X的夹角为30°～50°。经验证，在上述夹角范围内，所需的补偿电容的大小，与栅极驱动电路11和显示区AA之间的间隔的比值最大，即该区域设置补偿电容的难度最大。在上述夹角范围内设置第六补偿电容42有利于降低栅极驱动电路11与显示区AA之间的间隔大小，进而降低周边区BB的宽度。

在一些实施例中，第三补偿结构40包括多个第五电极32，相邻两个第五电极32之间包括至少一个移位寄存器子电路1121，示例性地，相邻的两个第五电极32之间包括一个移位寄存器子电路1121、两个移位寄存器子电路1121或者三个移位寄存器子电路1121，本公开的实施例对此不作限定。位于同一第一间隔50内的第五电极32和至少一个第四电极21，在衬底101上的正投影交叠。

在一些实施例中，至少一个第四电极31与多个第一电极21同层设置。第一电极21和第四电极31可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

至少一个第五电极32与至少一个第二电极22同层设置。第二电极22和第五电极32可以通过一次构图工艺形成，这样可以减少构图次数，能够节省生产成本和提高生产效率。

在一些实施例中，如图24所示，在显示面板100包括第三补偿结构40的情况下，可以将测试单元118设置于绑定区133，或者如图18所示，显示装置1000还包括电路板140，电路板140和绑定区133电连接，测试单元118位于电路板140上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。