像素电路及其驱动方法和显示面板

本申请要求申请日为2023年5月31日、申请号为202310637058.6、发明名称为“像素电路及其驱动方法”的在先申请的优先权。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法和显示面板。

背景技术

随着显示技术的不断发展，人们对显示质量的要求越来越高。

显示面板中通常包括多个像素电路，其中像素电路包括驱动晶体管，驱动晶体管生成驱动信号以驱动发光元件发光显示。然而，现有的显示面板存在显示不均的现象，严重影响了显示质量。

发明内容

本发明实施例提供了一种像素电路及其驱动方法和显示面板，以改善显示质量。

根据本发明的一方面，提供了一种像素电路，包括：驱动模块、信号提供端、补偿模块和耦合模块；

所述补偿模块用于在补偿阶段对所述驱动模块的阈值电压进行补偿；

所述信号提供端在初始化阶段向所述耦合模块提供固定电压，以及在数据写入阶段向所述耦合模块提供数据电压，所述耦合模块用于在所述数据写入阶段将含有所述数据电压信息的电压经所述补偿模块耦合至所述驱动模块的控制端，所述数据写入阶段晚于所述补偿阶段。

根据本发明的另一方面，提供了一种像素电路，包括：驱动模块、信号提供端、补偿模块和耦合模块；

所述补偿模块连接于所述驱动模块的控制端和第一端之间，所述补偿模块用于对所述驱动模块的阈值电压进行补偿；

所述耦合模块连接于所述驱动模块的第一端和所述信号提供端之间，所述信号提供端用于提供固定电压和数据电压，所述耦合模块用于将含有所述数据电压信息的电压经所述补偿模块耦合至所述驱动模块的控制端。

根据本发明的另一方面，提供了一种像素电路，包括：驱动模块、电压写入模块、补偿模块和耦合模块；

所述补偿模块连接于所述驱动模块的控制端和第一端之间，所述补偿模块用于对所述驱动模块的阈值电压进行补偿；

所述耦合模块连接于所述驱动模块的第一端和所述电压写入模块之间，所述电压写入模块用于向所述耦合模块输出固定电压，以及向所述耦合模块输出数据电压，所述耦合模块用于将含有所述数据电压信息的电压经所述补偿模块耦合至所述驱动模块的控制端。

根据本发明的另一方面，提供了一种像素电路，包括：驱动模块、数据写入模块、第一初始化模块、补偿模块和耦合模块；

所述补偿模块连接于所述驱动模块的控制端和第一端之间，所述补偿模块用于对所述驱动模块的阈值电压进行补偿；

所述数据写入模块和所述第一初始化模块连接于第一节点；

所述耦合模块连接于所述驱动模块的第一端和所述第一节点之间，所述第一初始化模块用于将固定电压传输至所述耦合模块，所述耦合模块用于将所述数据写入模块传输的含有所述数据电压信息的电压经所述补偿模块耦合至所述驱动模块的控制端。

根据本发明的另一方面，提供了一种像素电路的驱动方法，包括：

在初始化阶段，向耦合模块提供固定电压；

在补偿阶段，控制补偿模块对驱动模块的阈值电压进行补偿；

在数据写入阶段，向所述耦合模块提供数据电压，并控制所述耦合模块将含有所述数据电压信息的电压经所述补偿模块耦合至所述驱动模块的控制端。

本发明实施例提供的技术方案，通过设置数据写入阶段晚于补偿阶段，对驱动模块的阈值补偿和数据写入不同时进行，在向驱动模块控制端写入数据电压之前就进行阈值补偿，使得补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受数据写入阶段的影响，即使在高刷新频率下，也能使得驱动模块的阈值电压得到完全补偿，从而能够减小不同像素对应的驱动模块特性的差异，进而有利于改善显示亮度的差异，提高显示画质的均一性。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种像素电路的信号流示意图；

图2为本发明实施例提供的另一种像素电路的信号流示意图；

图3为本发明实施例提供的另一种像素电路的信号流示意图；

图4为本发明实施例提供的一种像素电路的结构示意图；

图5为本发明实施例提供的另一种像素电路的结构示意图；

图6为本发明实施例提供的另一种像素电路的结构示意图；

图7为本发明实施例提供的一种像素电路的驱动时序示意图；

图8为本发明实施例提供的另一种像素电路的结构示意图；

图9为本发明实施例提供的另一种像素电路的驱动时序示意图；

图10为本发明实施例提供的另一种像素电路的结构示意图；

图11为本发明实施例提供的另一种像素电路的结构示意图；

图12为本发明实施例提供的另一种像素电路的结构示意图；

图13为本发明实施例提供的另一种像素电路的驱动时序示意图；

图14为本发明实施例提供的另一种像素电路的结构示意图；

图15为本发明实施例提供的另一种像素电路的驱动时序示意图；

图16为本发明实施例提供的另一种像素电路的结构示意图；

图17为本发明实施例提供的另一种像素电路的结构示意图；

图18为本发明实施例提供的另一种像素电路的结构示意图；

图19为本发明实施例提供的另一种像素电路的结构示意图；

图20为本发明实施例提供的另一种像素电路的驱动时序示意图；

图21为本发明实施例提供的另一种像素电路的结构示意图；

图22为本发明实施例提供的另一种像素电路的驱动时序示意图；

图23为本发明实施例提供的另一种像素电路的结构示意图；

图24为本发明实施例提供的另一种像素电路的驱动时序示意图；

图25为本发明实施例提供的另一种像素电路的结构示意图；

图26为本发明实施例提供的另一种像素电路的驱动时序示意图；

图27为本发明实施例提供的另一种像素电路的驱动时序示意图；

图28为本发明实施例提供的一种像素电路的驱动方法的流程图；

图29为本发明实施例提供的另一种像素电路的驱动方法的流程图；

图30为本发明实施例提供的另一种像素电路的驱动方法的流程图；

图31为本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所述，现有的显示面板存在显示质量不佳的问题，经发明人研究发现，出现上述问题的原因在于：像素电路中的驱动晶体管因自身特性的影响，会出现阈值电压漂移的问题，不同像素电路中的驱动晶体管的阈值漂移程度不同，则会导致驱动电流存在差异性，从而造成显示不均的问题，降低显示均一性。现有技术通常采用阈值补偿的方式来减小驱动晶体管的阈值漂移带来的影响。但是现有技术中的阈值补偿时间较短，不能使得驱动晶体管的阈值电压等到完全补偿，或者存在电位耦合导致补偿损失，整体补偿效果较差，依然存在显示亮度均一性较差、残影严重等问题。

针对上述问题，本发明提供一种像素电路。图1为本发明实施例提供的一种像素电路的信号流示意图，其中，图1仅示出了各模块之间的信号流向，并不代表连接关系。参考图1，本发明实施例提供的像素电路包括驱动模块110、信号提供端、补偿模块130和耦合模块140；

补偿模块130用于在补偿阶段对驱动模块110的阈值电压Vth1进行补偿；

信号提供端在初始化阶段向耦合模块140提供固定电压Vcom，以及在数据写入阶段向耦合模块140提供数据电压Vdata，耦合模块140用于在数据写入阶段将含有数据电压Vdata信息的电压经补偿模块130耦合至驱动模块110的控制端，其中，数据写入阶段晚于补偿阶段。

具体地，本实施例提供的像素电路的工作过程至少包括补偿阶段和数据写入阶段。

在补偿阶段，信号提供端向耦合模块140的第一端提供一固定电压Vcom，以使得耦合模块140的第一端的电压恒定。补偿模块130将驱动模块110第一端的电压传输至驱动模块的控制端，驱动模块110产生由其第一端流向第二端的电流，直到驱动模块110的控制端和第二端的压差等于驱动模块110的阈值电压Vth时，驱动模块110被关断。耦合模块140的第二端上存储了与驱动模块110的阈值电压Vth相关联的电压，且补偿模块130将该电压传输至驱动模块110的控制端，使得驱动模块110的控制端的电压为与其阈值电压Vth相关联的电压，实现了对驱动模块110的阈值补偿。

在数据写入阶段，信号提供端向耦合模块140的第一端提供数据电压Vdata，耦合模块140第一端的电压由固定电压Vcom跳变至数据电压Vdata，耦合模块140将含有数据电压Vdata信息的电压经补偿模块130耦合至驱动模块110的控制端，使得驱动模块110的控制端的电压与数据电压Vdata相关联，从而实现数据写入。其中，含有数据电压Vdata信息的电压可以为数据电压Vdata与固定电压Vcom的差值。

在本实施例中，数据写入阶段晚于补偿阶段。也就是说，对驱动模块的阈值补偿和数据写入不同时进行，在向驱动模块控制端写入数据电压之前就进行阈值补偿，使得补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受数据写入阶段的影响，即使在高刷新频率下，也能使得驱动模块的阈值电压得到完全补偿，从而能够减小不同像素对应的驱动模块特性的差异，进而有利于改善显示亮度的差异，提高显示画质的均一性。

进一步地，在本实施例中，数据写入阶段的开始时刻晚于补偿阶段的结束时刻，可以使得数据写入阶段与补偿阶段完全分离开，补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受行时间的限制。

图2为本发明实施例提供的另一种像素电路的信号流示意图，参考图2，在上述技术方案的基础上，可选地，像素电路还包括第二初始化模块180，第二初始化模块180用于在补偿阶段控制驱动模块110的第一端经驱动模块110和第二初始化模块180放电，补偿模块130用于在补偿阶段根据驱动模块110的第一端放电后的电压对驱动模块110的阈值电压Vth进行补偿。

第二初始化模块180在补偿阶段导通，为驱动模块110的放电提供放电路径。具体地，驱动模块110的控制端和第一端连通，驱动模块110第一端经驱动模块110和第二初始化模块180进行放电，直到驱动模块110的控制端和第二端的压差等于驱动模块110的阈值电压Vth时，驱动模块110关断，完成驱动模块110的阈值电压补偿。

继续参考图2，该像素电路还包括发光模块150，第二初始化模块180还用于至少在初始化阶段向发光模块150传输初始化电压Vref，以对发光模块150上残留的电压进行初始化。

图3为本发明实施例提供的另一种像素电路的信号流示意图，参考图3，在上述技术方案的基础上，可选地，像素电路还包括第一发光控制模块161和第二发光控制模块162，第一发光控制模块161用于在初始化阶段和发光阶段将第一电源电压VDD传输至驱动模块110的第一端，并在补偿阶段停止向驱动模块110的第一端传输第一电源电压VDD，以便驱动模块110的第一端存储的电压能够通过驱动模块110和第二初始化模块180进行放电。

第二发光控制模块162用于在补偿阶段将驱动模块110的第一端的电压传输至第二初始化模块180，进行放电；第二发光控制模块162还用于在发光阶段将驱动模块110生成的驱动电流I传输至发光模块150，以驱动发光模块150发光。

在本发明提供的另一可选实施方式中，图4为本发明实施例提供的一种像素电路的结构示意图，参考图4，本实施例提供的像素电路包括驱动模块110、信号提供端、补偿模块130和耦合模块140，补偿模块130连接于驱动模块110的控制端G和第一端D之间，补偿模块130用于对驱动模块110的阈值电压Vth进行补偿；耦合模块140连接于驱动模块110的第一端D和信号提供端之间，信号提供端用于提供固定电压Vcom和数据电压Vdata，耦合模块140用于将含有数据电压Vdata信息的电压经补偿模块130耦合至驱动模块110的控制端G。

以图4所示像素电路为例，该像素电路的工作过程至少包括初始化阶段、补偿阶段、数据写入阶段和发光阶段。

在初始化阶段，控制补偿模块130导通，第一电源电压VDD对驱动模块110的第一端D和控制端G进行初始化，同时，信号提供端向耦合模块140的第一端提供固定电压Vcom，以对耦合模块140第一端进行初始化。

在补偿阶段，控制补偿模块130持续导通，补偿模块130使得驱动模块110的控制端G和第一端D连通，在第一电源电压VDD的作用下，驱动模块110产生由其第一端D流向第二端S的电流，直到驱动模块110的控制端G和第二端S的压差等于驱动模块110的阈值电压Vth时，驱动模块110关断，因此，驱动模块110的控制端G的电压为与其阈值电压Vth相关联的电压，实现了对驱动模块110的阈值补偿。在此过程中，信号提供端依然提供固定电压Vcom。

在数据写入阶段，信号提供端向耦合模块140的第一端提供数据电压Vdata，耦合模块140第一端的电压由固定电压Vcom跳变至数据电压Vdata，耦合模块140将与数据电压Vdata相关联的电压经补偿模块130耦合至驱动模块110的控制端G，使得驱动模块110的控制端G的电压与数据电压Vdata相关联，实现数据写入。

在发光阶段，驱动模块110根据其控制端G的电压生成驱动电流，驱动发光模块150发光。

本发明实施例提供的技术方案，通过在驱动模块的控制端和第一端之间设置补偿模块，在补偿阶段控制补偿模块导通，补偿模块根据驱动模块第一端经驱动模块放电后的电压，对驱动模块的阈值电压进行补偿。并在数据写入阶段，控制信号提供端向耦合模块第一端传输的电压由固定电压跳变至数据电压，通过耦合模块将数据电压经补偿模块耦合至驱动模块的控制端，实现数据电压的写入。在本方案中，由于对驱动模块的阈值补偿和数据写入不同时进行，在向驱动模块控制端写入数据电压之前就进行阈值补偿，使得阈值补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受数据写入阶段的影响，即使在高刷新频率下，也能使得驱动模块的阈值电压得到完全补偿，从而能够减小不同像素对应的驱动模块特性的差异，进而有利于改善显示亮度的差异，提高显示画质的均一性。

继续参考图4，可选地，本实施例提供的像素电路还包括发光控制模块160，发光控制模块160、驱动模块110和发光模块150连接于第一电源电压端和第二电源电压端之间，发光控制模块160可用于在补偿阶段断开驱动模块110的第一端D与第一电源电压端之间的连接，以便驱动模块110的第一端D的电压能够通过驱动模块110进行放电。当然，在其他实施例中，驱动模块110第一端D和第一电源电压端之间可不设置发光控制模块160，可以通过控制第一电源电压端是否接入第一电源电压VDD对驱动模块110第一端D的电压进行控制，可起到同样的效果。

可选地，像素电路还包括第二初始化模块180，第二初始化模块180连接于初始化信号线和发光模块150的第一端之间，用于对发光模块150第一端的电位进行初始化。且在补偿阶段，控制第二初始化模块180导通，为驱动模块110第一端D提供放电路径。

具体地，第二初始化模块180用于在初始化阶段将初始化电压Vref传输至发光模块150的第一端，以对发光模块150第一端的电位进行初始化。其中，初始化电压Vref低于发光模块150的起亮电压，如，初始化电压Vref可以为负压。在补偿阶段，第二初始化模块180和补偿模块130维持导通状态，驱动模块110的控制端G和第一端D连通，驱动模块110第一端D的电压经驱动模块110和第二初始化模块180进行放电，直到驱动模块110的控制端G和第一端D的电压为Vref+Vth时，驱动模块110关断，在完成驱动模块110的阈值电压补偿的同时，还实现了对驱动模块110控制端G的初始化。此外，由于在初始化阶段和补偿阶段，发光模块150第一端的电位一直维持初始化电压Vref，可以防止发光模块150在非发光阶段出现“偷亮”的现象。

在本发明提供的一具体实施方式中，图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，在上述各技术方案的基础上，可选地，本实施例提供的像素电路还包括第一发光控制模块161和第二发光控制模块162，第一发光控制模块161连接于第一电源电压端和驱动模块110的第一端D之间，第二发光控制模块162连接于驱动模块110的第二端S和发光模块150的第一端之间，发光模块150的第二端与第二电源电压端连接；第一发光控制模块161的控制端与第一发光控制信号线连接，第二发光控制模块162的控制端与第二发光控制信号线连接。其中，第一发光控制模块161用于响应第一发光控制信号线上的第一发光控制信号EM1至少在发光阶段导通，以及在补偿阶段和数据写入阶段关断；第二发光控制模块162用于第二发光控制信号线上的第二发光控制信号EM2至少在补偿阶段和发光阶段导通。

可选地，像素电路还包括存储模块170，存储模块170连接于驱动模块110的控制端G和发光模块150的第一端之间，用于存储驱动模块110的控制端G与发光模块150的第一端之间的电压差。

图6为本发明实施例提供的另一种像素电路的结构示意图，具体为图5所示像素电路细化为器件的结构示意图，其中，第二初始化模块180的控制端连接第三扫描线，补偿模块130的控制端连接第三扫描线。参考图6，可选地，驱动模块110包括第一晶体管T1，第一发光控制模161块包括第四晶体管T4，第二发光控制模块162包括第五晶体管T5，发光模块150包括发光二极管D1，第四晶体管T4的栅极连接第一发光控制信号线，第四晶体管T4的第一极连接第一电源电压端，第四晶体管T4的第二极连接第一晶体管T1的第一极，第一晶体管T1的第二极连接第五晶体管T5的第一极，第五晶体管T5的第二极连接发光二极管D1的第一极，发光二极管D1的第二极连接第二电源电压端，第五晶体管T5的栅极连接第二发光控制信号线。

耦合模块140包括第一电容C1，补偿模块130包括第六晶体管T6，第二初始化模块180包括第七晶体管T7；第一电容C1的第一极连接信号提供端，第一电容C1的第二极连接第一晶体管T1的第一极，第六晶体管T6的第一极连接第一晶体管T1的第一极，第六晶体管T6的第二极连接第一晶体管T1的栅极，第六晶体管T6的栅极连接第三扫描线，第七晶体管T7的第一极连接初始化信号线，第七晶体管T7的第二极连接发光二极管D1的第一极，第七晶体管T7的栅极连接第三扫描线。

存储模块170包括第二电容C2，第二电容C2的第一极连接驱动模块110的控制端G，第二电容C2的第二极连接发光模块150的第一端。

图7为本发明实施例提供的一种像素电路的驱动时序示意图，可适用于图6所示像素电路，以图6所示各晶体管均为N型管为例，对本发明实施例提供的像素电路的具体工作过程进行说明。结合图6和图7，本实施例提供的像素电路的工作过程包括初始化阶段t1、补偿阶段t2、数据写入阶段t3和发光阶段t4。

在初始化阶段t1，第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。因此，第四晶体管T4、第六晶体管T6和第七晶体管T7导通。信号提供端向第一电容C1的第一极提供固定电压Vcom，第一电源电压VDD经第四晶体管T4传输至D点，并经第六晶体管T6传输至G点，初始化电压Vref经第七晶体管T7传输至第二电容C2的第二极，因此，第一电容C1的第一极的电压为Vcom，第二极的电压为VDD，第二电容C2的第一极的电压为VDD，第二极的电压为Vref，第一晶体管T1的第一极和栅极的电压均为VDD，实现对第一电容C1、第二电容C2以及发光二极管D1的初始化。

在补偿阶段t2，第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一晶体管T1的栅极和第一极短接形成二极管结构，D点与第七晶体管T7之间形成放电路径，D点的电压下降至Vref+Vth1时，第一晶体管T1关断，其中Vth1为第一晶体管T1的阈值电压(也即驱动模块110的阈值电压Vth)。此时，第一晶体管T1的栅极(G点)的电压同样为Vref+Vth1，在实现阈值补偿的同时，还能够将初始化电压Vref传输至第一晶体管T1的栅极，实现对第一晶体管T1栅极的初始化。并且在补偿阶段t2，发光二极管D1的第一极的电压维持在初始化电压Vref，防止发光二极管D1发光。第二电容C2存储第一晶体管T1的栅极电压。

在数据写入阶段t3，第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第六晶体管T6和第七晶体管T7导通。信号提供端向第一电容C1的第一极提供数据电压Vdata，第一电容C1的第一极的电压由固定电压Vcom跳变至数据电压Vdata，第一电容C1的第一极的电压变化量为Vdata-Vcom，由于第六晶体管T6处于导通状态，因此，在第一电容C1的耦合作用下，第一晶体管T1的栅极电压变为Vref+Vth+c1(Vdata-Vcom)/(c1+c2+cgs)，并存储在第二电容C2上，第二电容C2的第二极的电压在第七晶体管T7的保持作用下维持初始化电压Vref，第二电容C2两端的电压差为在Vth1+c1(Vdata-Vcom)/(c1+c2+cgs)。

其中，当第三扫描信号S3由导通电平跳变至关断电平时，会对第一晶体管T1的栅极产生耦合作用，拉低第一晶体管T1的栅极电压，对第一晶体管T1的栅极保持低电位起到促进作用，不会造成阈值补偿的损失，消除了现有技术中因电位耦合造成驱动晶体管栅极电压损失的问题。

在发光阶段t4，第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，因第六晶体管T6为关断状态，因此第一晶体管T1的栅极电压不会变化，第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。其中，驱动电流I可以表示为：

其中，μ为第一晶体管T1的电子迁移率，Cox为第一晶体管T1单位面积的沟道电容，W/L为第一晶体管T1的宽长比，Vth1为第一晶体管T1的阈值电压，c1为第一电容C1的电容值，c2为第二电容C2的电容值，cgs为第一晶体管T1栅极与第二极之间的寄生电容的容值。

根据驱动电流I的公式可知，驱动电流I与第一电源电压VDD、第二电源电压VSS、第一晶体管T1的阈值电压Vth1均无关，因此，本实施例提供的像素电路能够补偿第一晶体管T1的阈值电压、第一电源电压VDD和第二电源电压VSS的压降(IR drop)等引起的显示不均的问题，有利于提高显示质量。且由于数据写入阶段t3的开始时刻晚于补偿阶段t2的结束时刻，因此可以使得数据写入阶段t3与补偿阶段t2完全分离开，补偿阶段t2与数据写入阶段t3之间互不影响，从而使得阈值补偿的时间不受行时间的限制，有利于提高补偿效果。

可选地，显示面板在进行显示时，可以以低刷新率进行显示，也可以以高刷新率进行显示。其中，低刷新频率是在高刷新频率的基础上跳帧实现的。一显示周期包括写入帧和保持帧，例如刷新频率为120Hz时，120个数据帧均为写入帧，在每个写入帧均进行数据的写入；在刷新频率为1Hz时，在120Hz的基础上，将一个数据帧作为写入帧，其他数据帧作为保持帧，只有在写入帧进行数据的写入，在保持帧不进行数据的写入，以使得像素电路能够适用于低频驱动。

图8为本发明实施例提供的另一种像素电路的结构示意图，与图6所示像素电路的区别在于第六晶体管T6的栅极所连接的信号线不同。参考图8，第六晶体管T6的栅极连接第一扫描线，以接收第一扫描线输出的第一扫描信号S1。通过配置第六晶体管T6和第七晶体管T7连接不同的信号线，可以使得该像素电路工作在低频条件下，且能够实现发光二极管D1第一极的高频复位，有利于改善低频闪烁的现象。

图9为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图8所示像素电路，结合图8和图9，本实施例提供的像素电路的工作过程包括：

在写入帧，在初始化阶段t 1，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。与图7所示驱动时序在初始化阶段t1的工作过程相同。

在补偿阶段t2，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第五晶体管T5、第六晶体管T6和第七晶体管T7导通。与图7所示驱动时序在补偿阶段t2的工作过程相同。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。与图7所示驱动时序在数据写入阶段t3的工作过程相同。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。与图7所示驱动时序在发光阶段t4的工作过程相同。

在保持帧内，第一扫描信号S1维持关断电平，第六晶体管T6一直处于关断状态。在保持帧的初始化阶段t5，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。因此，第四晶体管T4和第七晶体管T7导通。第一电源电压VDD经第四晶体管T4传输至D点，初始化电压Vref经第七晶体管T7传输至第二电容C2的第二极和发光二极管D1的第一极，实现对发光二极管D1的第一极的初始化。在此过程中，信号提供端可以向第一电容C1的第一极提供固定电压Vcom。

在保持帧的发光阶段t6，与写入帧的发光阶段t4的工作过程相同。

本实施例提供的像素电路同样具备上述任意实施例所描述的有益效果。

在本发明提供的另一实施方式中，信号提供端提供的固定电压Vcom和数据电压Vdata可以由具体模块和/或电源线提供。图10为本发明实施例提供的另一种像素电路的结构示意图，参考图10，本实施例提供的像素电路包括驱动模块110、电压写入模块120、补偿模块130和耦合模块140，补偿模块130连接于驱动模块110的控制端G和第一端D之间，补偿模块130用于对驱动模块110的阈值电压Vth进行补偿，耦合模块140连接于驱动模块110的第一端D和电压写入模块120之间，电压写入模块120用于向耦合模块140输出固定电压Vcom，以及向耦合模块140输出数据电压Vdata，耦合模块140用于将含有数据电压Vdata信息的电压经补偿模块130耦合至驱动模块110的控制端G。

具体地，驱动模块110和发光模块150连接于第一电源电压端和第二电源电压端之间，驱动模块110用于在发光阶段驱动发光模块150发光。其中，第一电源电压端用于接入第一电源电压VDD，第二电源电压端用于接入第二电源电压VSS，其中，第一电源电压VDD可以为正电压，第二电源电压VSS可以为负电压。

以图10所示像素电路为例，该像素电路的工作过程至少包括初始化阶段、补偿阶段、数据写入阶段和发光阶段。

在初始化阶段，控制补偿模块130导通，第一电源电压VDD对驱动模块110的第一端D和控制端G进行初始化，同时，电压写入模块120将固定电压Vcom传输至耦合模块140的第一端，以对耦合模块140第一端进行初始化。其中，第一电源电压VDD为可以使得驱动模块110导通的电压。

在补偿阶段，控制补偿模块130持续导通，补偿模块130使得驱动模块110的控制端G和第一端D连通，在第一电源电压VDD的作用下，驱动模块110产生由其第一端D流向第二端S的电流，直到驱动模块110的控制端G和第二端S的压差等于驱动模块110的阈值电压Vth时，驱动模块110关断，因此，驱动模块110的控制端G的电压为与其阈值电压Vth相关联的电压，实现了对驱动模块110的阈值补偿。在此过程中，电压写入模块120依然传输固定电压Vcom。

在数据写入阶段，控制电压写入模块120将数据电压Vdata传输至耦合模块140的第一端，耦合模块140第一端的电压由固定电压Vcom跳变至数据电压Vdata，耦合模块将与数据电压Vdata相关联的电压经补偿模块130耦合至驱动模块110的控制端G，使得驱动模块110的控制端G的电压与数据电压Vdata相关联。

在发光阶段，驱动模块110根据其控制端G的电压生成驱动电流，驱动发光模块150发光。

本发明实施例提供的技术方案，通过在驱动模块的控制端和第一端之间设置补偿模块，在补偿阶段控制补偿模块导通，第一电源电压端的第一电源电压传输至驱动模块的控制端，使得驱动模块导通，补偿模块根据驱动模块第一端的电压对驱动模块的阈值电压进行补偿。并在数据写入阶段，控制耦合模块第一端由固定电压跳变至数据电压，通过耦合模块将数据电压耦合至驱动模块的控制端，实现数据电压的写入。在本方案中，由于对驱动模块的阈值补偿和数据写入不同时进行，在向驱动模块控制端写入数据电压之前就进行阈值补偿，使得阈值补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受数据写入阶段的影响，即使在高刷新频率下，也能使得驱动模块的阈值电压得到完全补偿，从而能够减小不同像素对应的驱动模块特性的差异，进而有利于改善显示亮度的差异，提高显示画质的均一性。

可选地，继续参考图10，本实施例提供的像素电路还包括第二初始化模块180，第二初始化模块180与发光模块150的第一端连接，用于对发光模块150第一端的电位进行初始化。且在补偿阶段，控制第二初始化模块180导通，以使得驱动模块110第一端D的电压经驱动模块110和第二初始化模块180进行放电，实现对驱动模块110的阈值补偿。

可选地，继续参考图10，本实施例提供的像素电路还包括发光控制模块160，发光控制模块160、驱动模块110和发光模块150连接于第一电源电压端和第二电源电压端之间，发光控制模块160可用于在补偿阶段断开驱动模块110的第一端D与第一电源电压端之间的连接，以便驱动模块110的第一端D的电压能够通过驱动模块110和第二初始化模块180进行放电。当然，在其他实施例中，驱动模块110第一端D和第一电源电压端之间可不设置发光控制模块160，可以通过控制第一电源电压端是否接入第一电源电压对驱动模块110第一端D的电压进行控制，可起到同样的效果。

图11为本发明实施例提供的另一种像素电路的结构示意图，参考图11，可选地，在上述各技术方案的基础上，可选地，本实施例提供的像素电路还包括第一发光控制模块161和第二发光控制模块162，第一发光控制模块161连接于第一电源电压端和驱动模块110的第一端D之间，第二发光控制模块162连接于驱动模块110的第二端S和发光模块150的第一端之间，发光模块150的第二端与第二电源电压端连接；第一发光控制模块161的控制端与第一发光控制信号线连接，第二发光控制模块162的控制端与第二发光控制信号线连接。其中，第一发光控制模块161用于响应第一发光控制信号线上的第一发光控制信号EM1至少在发光阶段导通，以及在补偿阶段和数据写入阶段关断；第二发光控制模块162用于第二发光控制信号线上的第二发光控制信号EM2至少在补偿阶段和发光阶段导通。

继续参考图11，电压写入模块120的控制端连接第一扫描线，电压写入模块120的第一端连接数据线DATA，电压写入模块120的第二端连接耦合模块140的第一端，耦合模块140的第二端连接驱动模块110的第一端D；数据线DATA用于至少在补偿阶段传输固定电压Vcom，以及在数据写入阶段传输数据电压Vdata。示例性地，在初始化阶段，电压写入模块120响应第一扫描线上传输的第一扫描信号S1导通，将数据线DATA上传输的固定电压Vcom输出至耦合模块140的第一端，同时第一电源电压VDD传输至耦合模块140的第二端(即驱动模块110的第一端D)，以保持耦合模块140两端电压稳定。在初始化阶段，第一电源电压VDD还经导通的补偿模块130传输至驱动模块110的控制端，使得驱动模块110导通，以便于在补偿阶段对驱动模块110的阈值电压进行补偿。

在补偿阶段，数据线DATA仍传输固定电压Vcom，补偿模块130根据驱动模块110第一端D放电后的电压对驱动模块110的阈值电压Vth进行补偿。

在数据写入阶段，数据线DATA上传输的电压变为数据电压Vdata，电压写入模块120响应第一扫描线上传输的第一扫描信号S1维持导通，将数据线DATA上传输的数据电压Vdata输出至耦合模块140的第一端，耦合模块140第一端的电压发生跳变，在耦合模块140的耦合作用下，数据电压Vdata与固定电压Vcom的差值被耦合至驱动模块110的控制端G，实现数据电压Vdata写入至驱动模块110的控制端G。

在本实施中，通过复用数据线DATA分时传输固定电压Vcom和数据电压Vdata，能够在数据写入阶段将数据电压Vdata写入至驱动模块110的控制端G，有利于节省信号线的数量，以实现高PPI。

可选地，继续参考图11，像素电路还包括存储模块170，存储模块170连接于驱动模块110的控制端G和发光模块150的第一端之间；第二发光控制模块162还用于响应第二发光控制信号EM2在数据写入阶段关断，以提高驱动模块110的充电效率，其具体工作原理将在后续实施例中详细说明。

在本实施例提供的一种可选实施方式中，补偿模块130的控制端和第二初始化模块180的控制端可连接同一扫描线。图12为本发明实施例提供的另一种像素电路的结构示意图，具体为图11所示像素电路细化为器件的结构示意图，参考图12，可选地，驱动模块110包括第一晶体管T1，第一晶体管T1的第一极为驱动模块110的第一端D，第一晶体管T1的第二极为驱动模块110的第二端S，第一晶体管T1的栅极为驱动模块110的控制端G，数据写入模块120包括第二晶体管T2，耦合模块140包括第一电容C1，第二晶体管T2的栅极连接第一扫描线，第二晶体管T2的第一极连接数据线DATA，第二晶体管T2的第二极连接第一电容C1的第一极，第一电容C1的第二极连接第一晶体管T1的第一极。

第一发光控制模块161包括第四晶体管T4，第二发光控制模块162包括第五晶体管T5，发光模块150包括发光二极管D1；第四晶体管T4的栅极连接第一发光控制信号线，第四晶体管T4的第一极连接第一电源电压端，第四晶体管T4的第二极连接驱动模块110的第一端D，驱动模块110的第二端连接第五晶体管T5的第一极，第五晶体管T5的第二极连接发光二极管D1的第一极，发光二极管D1的第二极连接第二电源电压端，第五晶体管T5的栅极连接第二发光控制信号线。

存储模块170包括第二电容C2，第二电容C2的第一极连接驱动模块110的控制端G，第二电容C2的第二极连接发光模块150的第一端。

可选地，补偿模块130的控制端连接第三扫描线，补偿模块130所包括的第六晶体管T6响应第三扫描线上传输的第三扫描信号S3在初始化阶段、补偿阶段和数据写入阶段保持导通。

第二初始化模块180的控制端同样可以连接第三扫描线，可与补偿模块130同时导通。第二初始化模块180的第一端连接初始化信号线，初始化信号线用于传输初始化电压Vref，第二初始化模块180的第二端连接发光模块150的第一端，第二初始化模块180用于在初始化阶段将初始化信号线上的初始化电压Vref传输至发光模块150的第一端；第二初始化模块180包括第七晶体管T7，第六晶体管T6的栅极和第七晶体管T7的栅极均连接第三扫描线，第六晶体管T6的第一极连接驱动模块110的第一端D，第六晶体管T6的第二极连接驱动模块110的控制端G，第七晶体管T7的第一极连接初始化信号线，第七晶体管T7的第二极连接发光模块150的第一端。

图13为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图12所示像素电路，以图12所示各晶体管均为N型管为例，对本发明实施例提供的像素电路的具体工作过程进行说明。结合图12和图13，本实施例提供的像素电路的工作过程包括初始化阶段t 1、补偿阶段t2、数据写入阶段t3和发光阶段t4。

在初始化阶段t1，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第四晶体管T4、第六晶体管T6和第七晶体管T7导通。数据线DATA上传输的固定电压Vcom经第二晶体管T2传输至第一电容C1的第一极，第一电源电压VDD经第四晶体管T4传输至D点，并经第六晶体管T6传输至G点，初始化电压Vref经第七晶体管T7传输至第二电容C2的第二极，因此，第一电容C1的第一极的电压为Vcom，第二极的电压为VDD，第二电容C2的第一极的电压为VDD，第二极的电压为Vref，第一晶体管T1的第一极和栅极的电压均为VDD，第一晶体管T1导通。

在补偿阶段t2，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一晶体管T1的栅极和第一极短接形成二极管结构，D点与第七晶体管T7之间形成放电路径，D点的电压下降至Vref+Vth1时，第一晶体管T1关断，其中Vth1为第一晶体管T1的阈值电压。此时，第一晶体管T1的栅极(G点)的电压同样为Vref+Vth1，在实现阈值补偿的同时，还能够将初始化电压Vref传输至第一晶体管T1的栅极，实现对第一晶体管T1栅极的初始化。并且在补偿阶段t2，发光二极管D1的第一极的电压维持在初始化电压Vref，防止发光二极管D1发光。第二电容C2存储第一晶体管T1的栅极电压。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第六晶体管T6和第七晶体管T7导通。数据线DATA上的数据电压Vdata经第二晶体管T2传输至第一电容C1的第一极，第一电容C1的第一极的电压由固定电压Vcom跳变至数据电压Vdata，第一电容C1的第一极的电压变化量为Vdata-Vcom，由于第六晶体管T6处于导通状态，因此，在第一电容C1的耦合作用下，第一晶体管T1的栅极电压变为Vref+Vth1+c1(Vdata-Vcom)/(c1+c2+cgs)，并存储在第二电容C2上，第二电容C2的第二极的电压在第七晶体管T7的保持作用下维持初始化电压Vref，第二电容C2两端的电压差为在Vth1+c1(Vdata-Vcom)/(c1+c2+cgs)。其中，c1为第一电容C1的电容值，c2为第二电容C2的电容值，cgs为第一晶体管T1栅极与第二极之间的寄生电容的容值。

此外，在数据写入阶段t3，由于第二发光控制模块162包括的第五晶体管T5处于关断状态，因此，第一电容C1和第二电容C2为串联结构，有利于提高第一晶体管T1在数据写入阶段的充电效率，以保证该像素电路在高频下的显示质量。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，因第六晶体管T6保持关断状态，因此第一晶体管T1的栅极电压不会变化，第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。其中，驱动电流I可以表示为：

其中，μ为第一晶体管T1的电子迁移率，Cox为第一晶体管T1单位面积的沟道电容，W/L为第一晶体管T1的宽长比，Vth1为第一晶体管T1的阈值电压。

根据驱动电流I的公式可知，驱动电流I与第一电源电压VDD、第二电源电压VSS、第一晶体管T1的阈值电压Vth1均无关，因此，本实施例提供的像素电路能够补偿第一晶体管T1的阈值电压Vth1、第一电源电压VDD和第二电源电压VSS的压降(IR drop)等引起的显示不均的问题，有利于提高显示质量。

图14为本发明实施例提供的另一种像素电路的结构示意图，补偿模块130的控制端和电压写入模块120的控制端可以连接同一条第一扫描线，第二初始化模块180的控制端连接第三扫描线，以满足像素电路在低频驱动下的显示效果。

图15为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图14所示像素电路，参考图14和图15，在写入帧，图15所示驱动时序与图13所示驱动时序相同，不再赘述。

在保持帧，第一扫描信号S1维持关断电平，第二晶体管T2和第六晶体管T6一直处于关断状态。在保持帧的初始化阶段t5，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。因此，第四晶体管T4和第七晶体管T7导通。第一电源电压VDD经第四晶体管T4传输至D点，初始化电压Vref经第七晶体管T7传输至第二电容C2的第二极和发光二极管D1的第一极，实现对发光二极管D1的第一极的高频复位，有利于改善发光二极管D1的闪烁现象。

在保持帧的发光阶段t6，与写入帧的发光阶段t4的工作过程相同。

本实施例提供的像素电路同样具备上述任意实施例所描述的有益效果。

在本发明提供的又一种可选实施方式中，数据电压Vdata与固定电压Vcom可采用不同的信号线进行传输，防止二者之间产生干扰。图16为本发明实施例提供的另一种像素电路的结构示意图，参考图16，本实施例提供的像素电路包括驱动模块110、数据写入模块121、第一初始化模块122、补偿模块130和耦合模块140，补偿模块130连接于驱动模块110的控制端G和第一端D之间，补偿模块130用于对驱动模块110的阈值电压Vth进行补偿；数据写入模块121和第一初始化模块122连接于第一节点N1；耦合模块140连接于驱动模块110的第一端D和第一节点N1之间，第一初始化模块122用于将固定电压Vcom传输至耦合模块140，耦合模块140用于将数据写入模块121传输的含有数据电压Vdata信息的电压经补偿模块130耦合至驱动模块110的控制端G。

其中，第一初始化模块122的第一端接入固定电压Vcom，第一初始化模块122的第二端连接耦合模块140的第一端，耦合模块140的第二端连接驱动模块110的第一端，耦合模块140的第一端还与数据写入模块121的第二端连接，数据写入模块121的第一端连接数据线DATA，数据写入模块121的控制端连接第一扫描线，第一初始化模块122的控制端连接第二扫描线，第一初始化模块122用于在初始化阶段将固定电压Vcom传输至耦合模块140的第一端；补偿模块130还用于在初始化阶段将第一电源电压端的第一电源电压VDD传输至驱动模块110的控制端G。其中，第一扫描线用于传输第一扫描信号S1，第二扫描线用于传输第二扫描信号S2。这里，固定电压Vcom可以由电源线提供，数据线DATA仅用于传输数据电压Vdata，且至少在数据写入阶段传输数据电压Vdata。

图17为本发明实施例提供的另一种像素电路的结构示意图，参考图17，在上述技术方案的基础上，可选地，第一电源电压端接入的第一电源电压VDD与固定电压Vcom相同。也即，第一初始化单元122的第一端与第一电源电压端连接，第一电源电压VDD复用为固定电压Vcom，能够节省电源线的数量。

图18为本发明实施例提供的另一种像素电路的结构示意图，参考图18，在上述技术方案的基础上，可选地，本实施例提供的像素电路还包括第一发光控制模块161和第二发光控制模块162，第一发光控制模块161连接于第一电源电压端和驱动模块110的第一端D之间，第二发光控制模块162连接于驱动模块110的第二端S和发光模块150的第一端之间，发光模块150的第二端与第二电源电压端连接；第一发光控制模块161的控制端与第一发光控制信号线连接，第二发光控制模块162的控制端与第二发光控制信号线连接。其中，第一发光控制模块161用于响应第一发光控制信号线上的第一发光控制信号EM1至少在发光阶段导通，以及在补偿阶段和数据写入阶段关断；第二发光控制模块162用于第二发光控制信号线上的第二发光控制信号EM2至少在补偿阶段和发光阶段导通。

具体地，在初始化阶段，第一初始化模块122响应第二扫描信号S2导通，数据写入模块121响应第一扫描信号S1关断，固定电压Vcom经第一初始化模块122传输至耦合模块140的第一端。第一发光控制模块161响应第一发光控制信号EM1导通，第二发光控制模块162响应第二发光控制信号EM2关断，第一电源电压VDD经第一发光控制模块161传输至驱动模块110的第一端D，实现对耦合模块140的初始化。同时控制补偿模块130导通，使得驱动模块110的控制端G和第一端D连通，驱动模块110的控制端G和第一端D具有相同的电压，驱动模块110导通。同时，还可以控制第二初始化模块180导通，将初始化电压Vref传输至发光模块150的第一端，对发光模块150的第一端进行初始化。

在补偿阶段，第一初始化模块122和补偿模块130保持导通，数据写入模块121响应第一扫描信号S1关断，第一发光控制模块161响应第一发光控制信号EM1关断，第二发光控制模块162响应第二发光控制信号EM2导通，驱动模块110的第一端D与第二初始化模块180之间形成放电路径，驱动模块110的第一端D的电压下降至Vref+Vth时，驱动模块110关断，其中Vth为驱动模块110的阈值电压。此时，驱动模块110的控制端G的电压同样为Vref+Vth，在实现阈值补偿的同时，还能够将初始化电压Vref传输至驱动模块110的控制端，实现对驱动模块110的控制端的初始化。在本实施例中，无需单独设置对驱动模块110控制端G进行初始化的模块，有利于减少像素电路中晶体管的数量。

在数据写入阶段，第一初始化模块122响应第二扫描信号S2关断，数据写入模块121响应第一扫描信号S1导通，第一发光控制模块161和第二发光控制模块162均响应对应的发光控制信号关断，补偿模块130保持导通。数据写入模块121将数据线DATA上传输的数据电压Vdata输出至耦合模块140的第一端，耦合模块140第一端的电压由固定电压Vcom跳变至数据电压Vdata，耦合模块140将与数据电压Vdata相关联的电压经补偿模块130耦合至驱动模块110的控制端G，使得驱动模块110的控制端G的电压与数据电压Vdata相关联。

在发光阶段，第一发光控制模块161和第二发光控制模块162均响应对应的发光控制信号导通，驱动模块110根据其控制端G的电压生成驱动电流，驱动发光模块150发光。

图19为本发明实施例提供的另一种像素电路的结构示意图，具体为图18所示像素电路细化为器件的结构示意图，参考图19，在上述技术方案的基础上，可选地，驱动模块110包括第一晶体管T1，第一晶体管T1的第一极为驱动模块110的第一端D，第一晶体管T1的第二极为驱动模块110的第二端S，第一晶体管T1的栅极为驱动模块110的控制端G，数据写入模块121包括第二晶体管T2，耦合模块140包括第一电容C1，第二晶体管T2的栅极连接第一扫描线，第二晶体管T2的第一极连接数据线DATA，第二晶体管T2的第二极连接第一电容C1的第一极，第一电容C1的第二极连接第一晶体管T1的第一极。

第一初始化模块122包括第三晶体管T3，第三晶体管T3的栅极连接第二扫描线，第三晶体管T3的第一极接入固定电压Vcom，第三晶体管T3的第二极连接耦合模块140的第一端(即连接第一电容C1的第一极)。

第一发光控制模块161包括第四晶体管T4，第二发光控制模块162包括第五晶体管T5，发光模块150包括发光二极管D1；第四晶体管T4的栅极连接第一发光控制信号线，第四晶体管T4的第一极连接第一电源电压端，第四晶体管T4的第二极连接驱动模块110的第一端D，驱动模块110的第二端连接第五晶体管T5的第一极，第五晶体管T5的第二极连接发光二极管D1的第一极，发光二极管D1的第二极连接第二电源电压端，第五晶体管T5的栅极连接第二发光控制信号线。

可选地，像素电路还包括存储模块170，存储模块170连接于驱动模块110的控制端G和发光模块150的第一端之间；第二发光控制模块162还用于响应第二发光控制信号EM2在数据写入阶段关断。

其中，存储模块170包括第二电容C2，第二电容C2的第一极连接驱动模块110的控制端G，第二电容C2的第二极连接发光模块150的第一端。

图20为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图19所示像素电路，以图19所示各晶体管均为N型管为例，对本发明实施例提供的像素电路的具体工作过程进行说明。结合图19和图20，本实施例提供的像素电路的工作过程包括初始化阶段t 1、补偿阶段t2、数据写入阶段t3和发光阶段t4。

在初始化阶段t1，第一扫描信号S1为关断电平，如低电平；第二扫描信号S2为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为关断电平，如低电平。因此，第三晶体管T3、第四晶体管T4、第六晶体管T6和第七晶体管T7导通。固定电压Vcom经第三晶体管T3传输至第一电容C1的第一极，第一电源电压VDD经第四晶体管T4传输至D点，并经第六晶体管T6传输至G点，初始化电压Vref经第七晶体管T7传输至第二电容C2的第二极，因此，第一电容C1的第一极的电压为Vcom，第二极的电压为VDD，第二电容C2的第一极的电压为VDD，第二极的电压为Vref，第一晶体管T1的第一极和栅极的电压均为VDD，第一晶体管T1导通。

在补偿阶段t2，第一扫描信号S1为关断电平，如低电平；第二扫描信号S2为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第五晶体管T5、第六晶体管T6和第七晶体管T7导通。第一晶体管T1的栅极和第一极短接形成二极管结构，D点与第七晶体管T7之间形成放电路径，D点的电压下降至Vref+Vth1时，第一晶体管T1关断，其中Vth1为第一晶体管T1的阈值电压。此时，第一晶体管T1的栅极(G点)的电压同样为Vref+Vth，在实现阈值补偿的同时，还能够将初始化电压Vref传输至第一晶体管T1的栅极，实现对第一晶体管T1栅极的初始化。并且在补偿阶段t2，发光二极管D1的第一极的电压维持在初始化电压Vref，防止发光二极管D1发光。第二电容C2存储第一晶体管T1的栅极电压。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第二扫描信号S2为关断电平，如低电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第六晶体管T6和第七晶体管T7导通。数据线DATA上的数据电压Vdata经第二晶体管T2传输至第一电容C1的第一极，第一电容C1的第一极的电压由固定电压Vcom跳变至数据电压Vdata，第一电容C1的第一极的电压变化量为Vdata-Vcom，由于第六晶体管T6处于导通状态，因此，在第一电容C1的耦合作用下，第一晶体管T1的栅极电压变为Vref+Vth+c1(Vdata-Vcom)/(c1+c2+cgs)，并存储在第二电容C2上，第二电容C2的第二极的电压在第七晶体管T7的保持作用下维持初始化电压Vref，第二电容C2两端的电压差为在Vth+c1(Vdata-Vcom)/(c1+c2+cgs)。

其中，当第三扫描信号S3由导通电平跳变至关断电平时，会对第一晶体管T1的栅极产生耦合作用，拉低第一晶体管T1的栅极电压，对第一晶体管T1的栅极保持低电位起到促进作用，不会造成阈值补偿的损失，消除了现有技术中因电位耦合造成驱动晶体管栅极电压损失的问题。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第二扫描信号S2为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，因第六晶体管T6保持关断状态，因此第一晶体管T1的栅极电压不会变化，第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。其中，驱动电流I可以表示为：

其中，μ为第一晶体管T1的电子迁移率，Cox为第一晶体管T1单位面积的沟道电容，W/L为第一晶体管T1的宽长比，Vth1为第一晶体管T1的阈值电压，c1为第一电容C1的电容值，c2为第二电容C2的电容值，cgs为第一晶体管T1栅极与第二极之间的寄生电容的容值。

根据驱动电流I的公式可知，驱动电流I与第一电源电压VDD、第二电源电压VSS、第一晶体管T1的阈值电压Vth1均无关，因此，本实施例提供的像素电路能够补偿第一晶体管T1的阈值电压Vth1、第一电源电压VDD和第二电源电压VSS的压降(IR drop)等引起的显示不均的问题，有利于提高显示质量。

作为本发明实施例提供的另一种可选实施方式，第二发光控制信号线可以复用为第一初始化模块122的控制端连接的第二扫描线，以节省信号线的数量，实现高PPI。图21为本发明实施例提供的另一种像素电路的结构示意图，参考图21，第三晶体管T3的栅极和第五晶体管T5的栅极均接入第二发光控制信号EM2，可使得初始化阶段与发光阶段重合，以增大阈值补偿时间，保证第一晶体管T1能够得到完全补偿。图22为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图21所示像素电路，参考图21和图22，该像素电路的工作过程包括补偿阶段t2、数据写入阶段t3和发光阶段t4。

在初始阶段t0，发光二极管D1处于发光状态，第一电容C1的第一极的电压为固定电压Vcom，第二极的电压为第一电源电压VDD。

补偿阶段t2和数据写入阶段t3与图19所示像素电路的工作过程相同，这里不再赘述。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。同时，第三晶体管T3将固定电压Vcom传输至第一电容C1的第一端，实现第一电容C1的初始化。

在本实施例中，当显示面板以低刷新率进行显示时，由于保持帧不进行数据写入和阈值补偿操作，因此第七晶体管T7和第六晶体管T6在保持帧内处于关断状态，无法实现对发光二极管D1第一极的复位，发光阶段容易出现闪烁的现象。为了解决上述问题，以使得像素电路能够适用于低频驱动，可通过其他模块对发光二极管D1的第一极进行单独复位，或者改变第七晶体管T7的栅极接入的扫描信号。

图23为本发明实施例提供的另一种像素电路的结构示意图，参考图23，在上述技术方案的基础上，可选地，第二初始化模块180的控制端连接第五扫描线，也即，第七晶体管T7的栅极与第五扫描线连接，以接入第五扫描线传输的第五扫描信号。其中，第五扫描信号S5与第三扫描信号S3不同。图24为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图23所示像素电路。参考图23和图24，该像素电路的工作过程包括：

在写入帧内，在初始化阶段t1，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第五扫描信号S5为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第七晶体管T7导通。初始化电压Vref经第七晶体管T7传输至发光二极管D1的第一极，对发光二极管D1的第一极进行初始化。

在补偿阶段t2，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为导通电平，如高电平；第五扫描信号S5为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第五晶体管T5、第六晶体管T6和第七晶体管T7导通。其中，补偿阶段t2可参考对图19所示像素电路的工作过程的相关描述，这里不再赘述。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第五扫描信号S5为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第六晶体管T6、第七晶体管T7导通。在向第一晶体管T1的栅极写入数据电压Vdata的同时，通过第七晶体管T7对发光二极管D1的第一极进行初始化。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第五扫描信号S5为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。同时，第三晶体管T3将固定电压Vcom传输至第一电容C1的第一端，实现第一电容C1的初始化。

在保持帧的初始化阶段t5，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第五扫描信号S5为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第七晶体管T7导通。初始化电压Vref经第七晶体管T7传输至发光二极管D1的第一极，对发光二极管D1的第一极进行初始化。

在保持帧的发光阶段t6，与写入帧的发光阶段t4的工作过程相同。

本方案能够在保持帧内对发光二极管D1第一极进行高频复位，有利于改善发光阶段容易出现闪烁的问题。

图25为本发明实施例提供的另一种像素电路的结构示意图，参考图25，在补偿模块130的控制端和第二初始化模块180的控制端连接同一扫描线的情况下，可选地，像素电路还包括第三初始化模块190，第三初始化模块190的控制端连接第四扫描线，第三初始化模块190的第一端连接初始化信号线，第三初始化模块190的第二端连接发光模块150的第一端，第三初始化模块190用于在一显示周期内的写入帧内将初始化电压Vref传输至发光模块150的第一端，以及在同一显示周期内的保持帧内将初始化电压Vref传输至发光模块150的第一端。

其中，第三初始化模块190包括第八晶体管T8，第八晶体管T8的栅极连接第四扫描线，第八晶体管T8的第一极连接初始化信号线，第八晶体管T8的第二极连接发光模块150的第一端。

图26为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图25所示的像素电路。参考图25和图26，其中，写入,包括初始化阶段t1、补偿阶段t2、数据写入阶段t3和发光阶段t4，保持帧包括初始化阶段t5和发光阶段t6。

在写入帧内，在初始化阶段t1，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第四扫描信号S4为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第八晶体管T8导通。初始化电压Vref经第八晶体管T8传输至发光二极管D1的第一极，对发光二极管D1的第一极进行初始化。

在补偿阶段t2，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为导通电平，如高电平；第四扫描信号S4为关断电平，如低电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第五晶体管T5、第六晶体管T6和第七晶体管T7导通。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第四扫描信号S4为关断电平，如低电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第六晶体管T6、第七晶体管T7导通。

其中，补偿阶段t2和数据写入阶段t3可参考对图19所示像素电路的工作过程的相关描述，这里不再赘述。

在发光阶段t4，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第四扫描信号S4为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，第一晶体管T1根据其栅极和D点的电压生成驱动电流I，驱动发光二极管D1发光。同时，第三晶体管T3将固定电压Vcom传输至第一电容C1的第一端，实现第一电容C1的初始化。

在保持帧的初始化阶段t5，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第四扫描信号S4为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第八晶体管T8导通。初始化电压Vref经第八晶体管T8传输至发光二极管D1的第一极，对发光二极管D1的第一极进行初始化。

在保持帧的发光阶段t6，第一扫描信号S1为关断电平，如低电平；第三扫描信号S3为关断电平，如低电平；第四扫描信号S4为关断电平，如低电平；第一发光控制信号EM1为导通电平，如高电平；第二发光控制信号EM2为导通电平，如高电平。因此，第三晶体管T3、第四晶体管T4和第五晶体管T5导通。第一电源电压VDD经第四晶体管T4传输至D点，第一晶体管T1驱动发光二极管D1再次发光。同时，第三晶体管T3将固定电压Vcom传输至第一电容C1的第一端，实现第一电容C1的初始化。

可选地，继续参考图25，第八晶体管T8的栅极也可以接入第一扫描信号S1，与第二晶体管T2的栅极共用同一条第一扫描线。图27为本发明实施例提供的另一种像素电路的驱动时序示意图，可适用于图25所示像素电路，其中，第一扫描线复用为第四扫描线。

其中，在写入帧内，在初始化阶段t1，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为关断电平，如低电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2和第八晶体管T8导通。初始化电压Vref经第八晶体管T8传输至发光二极管D1的第一极，对发光二极管D1的第一极进行初始化。由于第六晶体管T6关断，因此，即使第二晶体管T2导通，也不会影响第一晶体管T1的栅极电位。

在数据写入阶段t3，第一扫描信号S1为导通电平，如高电平；第三扫描信号S3为导通电平，如高电平；第一发光控制信号EM1为关断电平，如低电平；第二发光控制信号EM2为关断电平，如低电平。因此，第二晶体管T2、第六晶体管T6、第七晶体管T7和第八晶体管T8导通。在向第一晶体管T1的栅极写入数据电压Vdata的同时，通过第八晶体管T8对发光二极管D1的第一极进行初始化。

其他各阶段的工作过程可参考对图26所示驱动时序的相关描述，不再赘述。本实施例提供的像素电路同样具备上述任意实施例所描述的有益效果。

经发明人实验验证，数据电压Vdata在1-7V的范围内，上述任意实施例所提供的像素电路，均能涵盖0-255灰阶对应的驱动电流，有利于灰阶的展开。

本发明实施例还提供了一种像素电路的驱动方法，可用于驱动本发明任意实施例所提供的像素电路。图28为本发明实施例提供的一种像素电路的驱动方法的流程图，参考图28，该像素电路的驱动方法包括：

S110、在初始化阶段，向耦合模块提供固定电压。

S120、在补偿阶段，控制补偿模块对驱动模块的阈值电压进行补偿。

S130、在数据写入阶段，向耦合模块提供数据电压，并控制耦合模块将含有数据电压信息的电压经补偿模块耦合至驱动模块的控制端。

本发明实施例提供的像素电路的驱动方法，通过在补偿阶段控制补偿模块根据驱动模块第一端经驱动模块放电后的电压，对驱动模块的阈值电压进行补偿。并在数据写入阶段，控制信号提供端向耦合模块第一端传输的电压由固定电压跳变至数据电压，通过耦合模块将数据电压经补偿模块耦合至驱动模块的控制端，实现数据电压的写入。在本方案中，由于对驱动模块的阈值补偿和数据写入不同时进行，在向驱动模块控制端写入数据电压之前就进行阈值补偿，使得阈值补偿阶段与数据写入阶段之间互不影响，从而使得阈值补偿的时间不受数据写入阶段的影响，即使在高刷新频率下，也能使得驱动模块的阈值电压得到完全补偿，从而能够减小不同像素对应的驱动模块特性的差异，进而有利于改善显示亮度的差异，提高显示画质的均一性。

可选地，结合图19，像素电路还包括第二初始化模块180和发光模块150，驱动方法还包括：至少在补偿阶段，控制第二初始化模块180将初始化电压Vref传输至发光模块150的第一端。

可选地，像素电路还包括数据写入模块121和第一初始化模块122。图29为本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图28和图29，步骤S110具体包括：

S1101、在初始化阶段，控制第一初始化模块向耦合模块的第一端提供固定电压，控制第二初始化模块将第二初始化电压传输至发光模块的第一端，以及控制补偿模块将驱动模块第一端的电位传输至驱动模块的控制端。

步骤S120具体包括：

S1201、在补偿阶段，控制补偿模块根据驱动模块的第一端经驱动模块和第二初始化模块放电后的电压，对驱动模块的阈值电压进行补偿，控制第一初始化模块继续向耦合模块的第一端传输固定电压。

具体地，控制驱动模块的第一端经驱动模块、第二发光控制模块和第二初始化模块放电，直至驱动模块关断，补偿模块将驱动模块第一端放电后的电压传输至驱动模块的控制端，以实现对驱动模块的阈值电压的补偿。

步骤S130、具体包括：

S1301、在数据写入阶段，控制数据写入模块向耦合模块的第一端提供数据电压，并控制耦合模块将含有数据电压信息的电压经补偿模块耦合至驱动模块的控制端，以及控制第二初始化模块将初始化电压传输至发光模块的第一端。

图30为本发明实施例提供的另一种像素电路的驱动方法的流程图，参考图30，在步骤S130之后，还包括：

S140、在发光阶段，控制驱动模块根据自身控制端的电压驱动发光模块发光。

本实施例提供的像素电路的驱动方法可用于驱动上述任意实施例所提供的像素电路，因此，该像素电路的驱动方法同样具备上述任意实施例所描述的有益效果。

本发明实施例还提供了一种显示面板，包括上述实施例提供的像素电路，因此该显示面板同样具备上述任意实施例所描述的有益效果。图31为本发明实施例提供的一种显示面板的结构示意图，在本实施例中，该显示面板200可以应用到手机，也可以应用到任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。