一种用于滤波器的浮点数据处理系统

技术领域

本发明涉及数据处理技术领域，特别是涉及一种用于滤波器的浮点数据处理系统。

背景技术

在信号处理场景下，滤波器的输出数据通常可以采用多个输入数据与其所对应滤波器系数的乘积之和来表示，例如FIR滤波器等，因此，用于滤波器的数据处理过程可以通过乘加方式在处理器中实现。

但是，在浮点数使用乘法器进行运算时，需要在运算过程中对尾数部分进行规格化处理，而规格化处理将会消耗较大的运算资源，而在滤波器的数据处理场景下，需要进行多次乘法计算，也相应需要多次规格化处理，进而导致滤波器的数据处理效率较低。

因此，如何在滤波器的数据处理场景下，提高浮点数据处理的效率成为了亟待解决的问题。

发明内容

针对上述技术问题，本发明采用的技术方案为：

一种用于滤波器的浮点数据处理系统，所述系统包括：数据库、处理器和存储有计算机程序的存储器，其中，所述数据库包括滤波器输入向量A=[a

S101，根据a

S102，令待求和数据的数量P=K，由所有尾数M

S103，在临时集合Q中，由q

S1031，若3c-1>P，将q

S1032，若3c-1=P，将q

S104，根据q

S105，根据Exp

S106，将G

S107，更新待求和数据的数量P=2C，由所有R

S108，返回执行S103步骤至S107步骤，直至P=4，得到包含4个待求和数据的临时集合Q。

S109，对所述4个待求和数据进行移位处理后，使用所述第一加法器进行求和，得到参考尾数及其对应的参考阶数。

S110，根据所述参考尾数和参考阶数，进行规格化处理，得到标准尾数和标准阶数，由所述标准尾数和标准阶数确定所述滤波器的输出结果。

本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种用于滤波器的浮点数据处理系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：

本发明提供一种用于滤波器的浮点数据处理系统，所述系统包括：数据库、处理器和存储有计算机程序的存储器，其中，数据库包括滤波器输入向量A=[a

可知，以3:2加法器多层计算的方式实现各个乘积的尾数部分相加，能够有效利用3:2加法器的硬件优势，提高了计算效率，优化了硬件面积，同时，将3:2加法器的输入尾数构建为子集合，仅对子集合内的尾数进行移位处理，也即使用未规格化的尾数进行加法运算，仅在多层计算的结果处进行规格化处理，既得到规格化输出结果，又避免了大量的运算消耗，在滤波器的数据处理场景下，有效提高了浮点数据处理的效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种用于滤波器的浮点数据处理系统中计算机程序被处理器执行时的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本实施例提供一种用于滤波器的浮点数据处理系统，其特征在于，所述系统包括：数据库、处理器和存储有计算机程序的存储器，其中，所述数据库包括滤波器输入向量A=[a

S101，根据a

S102，令待求和数据的数量P=K，由所有尾数M

S103，在临时集合Q中，由q

S1031，若3c-1>P，将q

S1032，若3c-1=P，将q

S104，根据q

S105，根据Exp

S106，将G

S107，更新待求和数据的数量P=2C，由所有R

S108，返回执行S103步骤至S107步骤，直至P=4，得到包含4个待求和数据的临时集合Q。

S109，对所述4个待求和数据进行移位处理后，使用所述第一加法器进行求和，得到参考尾数及其对应的参考阶数。

S110，根据所述参考尾数和参考阶数，进行规格化处理，得到标准尾数和标准阶数，由所述标准尾数和标准阶数确定所述滤波器的输出结果。

其中，滤波器的输出数据y可以表示为y=∑

在一实施方式中，由于滤波器系数可以由硬件预先配置，因此b

具体地，3:2加法器，或称3:2压缩器，为整数加法单元，能够将3个输入数据相加转换为2个输出数据相加的形式，3:2加法器为硬件优化后的加法基本单元，属于现有技术，在此不具体描述其实现原理，本实施例仅利用3:2加法器经过硬件优化的特性，以起到提高计算效率，精简硬件面积的效果。

在本实施例中，若待求和数据的数量P mod 3≠0，则使用补零方式构成C个第一临时子集合。

在一实施方式中，还可以采用待求和数据保留的方式，此时，在临时集合Q中，由q

在一实施方式中，在S1031步骤中，若3c-1>P，则可以采用待求和数据保留的方式对q

可选的是，a

以EA

可选的是，a

以MA

其中，尾数相乘、阶数相加为浮点数乘法的处理方式。

可选的是，a

本实施例中以32位浮点数为例，需要说明的是，实施者可以根据实际情况确定浮点数位宽。

可选的是，a

其中，由于本实施例在浮点数乘法计算后不进行规格化处理，因此尾数M

可选的是，步骤S105还包括以下步骤：

S1051，根据Exp

S1052，根据q

S1053，由q

其中，对q

可选的是，步骤S109还包括：

S1091，确定所述4个待求和数据分别对应的阶数中的最大值为所述参考阶数。

S1092，根据所述参考阶数和所述4个待求和数据分别对应的阶数，对所述4个待求和数据进行移位处理，得到所述4个待求和数据分别对应的移位处理结果。

S1093，使用所述第一加法器对所述4个待求和数据分别对应的移位处理结果进行求和，得到参考尾数。

在一实施方式中，可以由4个待求和数据中前3个待求和数据先经过3:2加法器计算，得到2个第一计算结果，再将得到的2个第一计算结果与第4个待求和数据再次经过3:2加法器计算，得到2个第二计算结果，最后使用第一加法器将2个第二计算结果相加，得到参考尾数，其中，每次加法运算均需要阶数对齐操作，也即移位处理过程，从而能够以较低位宽的加法器实现滤波器数据处理。

可选的是，所述规格化处理包括前导零检测。

其中，前导零检测由于存在多次判断，因此在硬件实现，会较为消耗硬件资源，也即会降低计算效率，本实施例中，仅在最终得到滤波器的输出结果时进行规格化处理，从而避免了大量的运算消耗，又得到了规格化的输出结果。

本实施例以3:2加法器多层计算的方式实现各个乘积的尾数部分相加，能够有效利用3:2加法器的硬件优势，提高了计算效率，优化了硬件面积，同时，将3:2加法器的输入尾数构建为子集合，仅对子集合内的尾数进行移位处理，也即使用未规格化的尾数进行加法运算，仅在多层计算的结果处进行规格化处理，既得到规格化输出结果，又避免了大量的运算消耗，在滤波器的数据处理场景下，有效提高了浮点数据处理的效率。

虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。