在半导体基板的顶表面和底表面上的选择性碳沉积

相关申请的交叉引用

本申请案主张2021年6月28日提交的美国申请第17/359,947号的优先权。该申请的公开内容出于所有目的以引用方式全文并入本文中。

技术领域

本技术关于半导体系统、处理和设备。更具体而言，本技术关于用于碳膜的选择性沉积的处理和结构。

背景技术

通过在基板表面上产生复杂图案化的材料层的处理，使得集成电路成为可能。在基板上产生经图案化的材料需要形成和移除暴露材料的受控方法。材料特性可影响组件如何操作，并且也可影响膜如何相对于彼此被移除。等离子体增强沉积可产生具有某些特性的膜。所形成的许多膜需要额外的处理以调整或增强膜的材料特性，以便提供适当性质。

因此，需要可用以产生高质量组件和结构的改进的系统和方法。通过本技术解决了这些和其他需要。

发明内容

本技术的实施例包括半导体处理方法，其包括将基板提供至反应腔室，其中基板包括具有顶表面和底表面的基板沟槽。方法也包括使沉积气体流至反应腔室的等离子体激发区域中，其中沉积气体包括含碳气体和含氮气体。由沉积气体产生具有小于或约为4eV的电子温度的沉积等离子体。方法进一步包括在基板沟槽的顶表面和底表面上沉积含碳层，其中所沉积的含碳层具有大于或约为3:1的顶表面对底表面厚度比率。

在附加实施例中，沉积气体不含氩。在进一步实施例中，沉积气体不含氦。在仍进一步实施例中，方法进一步包括在含碳层的沉积之前将基板加热至大于或约为100℃的温度。在又附加实施例中，方法也包括在基板沟槽的底表面中蚀刻穿过含碳层的至少一部分，其中含碳层仍覆盖基板沟槽的顶表面。在更多实施例中，方法仍然还包括在基板沟槽的底表面中蚀刻含碳层的至少一个部分后从基板移除含碳层。在仍更多实施例中，含碳气体包括甲烷。在又更多实施例中，含氮气体包括分子氮(N

本技术的实施例也包括半导体处理方法，包括将基板提供至反应腔室，其中基板包括第一沟槽和第二沟槽，第一沟槽具有大于或约为2:1的第一深宽比，第二沟槽具有小于或约为1:2的第二深宽比。第一沟槽和第二沟槽中的每一者也具有顶表面和底表面。方法进一步包括将基板加热至大于或约为100℃的温度。方法也包括使沉积气体流至反应腔室的等离子体激发区域中，其中沉积气体包括含碳气体和含氮气体。沉积等离子体由沉积气体产生。方法仍进一步包括在经加热基板上沉积含碳层，其中所沉积的含碳层在第一沟槽和第二沟槽两者中具有大于或约为3:1的顶表面对底表面厚度比率。

在附加实施例中，方法也可包括在第一基板沟槽和第二基板沟槽的底表面中蚀刻穿过含碳层的至少一部分，其中含碳层仍覆盖第一基板沟槽和第二基板沟槽的顶表面。在进一步实施例中，方法可附加包括在第一基板沟槽和第二基板沟槽的底表面中蚀刻含碳层的至少一部分后从基板移除含碳层。在仍进一步实施例中，沉积等离子体由小于或约为4eV的电子温度表征。在又附加实施例中，第一基板沟槽由小于或约为50nm的第一底部宽度表征，并且第二基板沟槽由大于或约为100nm的第二底部宽度表征。在更多实施例中，含碳层的由大于或约为5nm的顶表面厚度和小于或约为1.6nm的底表面厚度表征。在仍更多实施例中，含碳层包括固体碳。

本技术的实施例进一步包括半导体结构，其包括形成在至少一种半导体材料中的第一沟槽和第二沟槽。第一沟槽和第二沟槽具有顶表面和底表面，其中第一沟槽由大于或约为2:1的第一深宽比表征，并且第二沟槽由小于或约为1:2的第二深宽比表征。半导体结构也可包括介电层，其与至少一种半导体材料接触，其中介电层形成第一沟槽和第二沟槽的顶表面和底表面。半导体结构可仍然还包括含碳层，其与第一沟槽和第二沟槽的顶表面和底表面上的介电层接触。含碳层由在第一沟槽和第二沟槽中的大于或约为3:1的顶表面对底表面厚度比率表征。

在附加实施例中，介电层可包括氮化硅。在进一步实施例中，含碳层可包括固体碳。在仍进一步实施例中，介电层由大于或约为5nm的底表面厚度表征。在又附加实施例中，含碳层由大于或约为5nm的顶表面厚度以及小于或约为1.6nm的底表面厚度表征。在更多实施例中，半导体结构包括接触区域，其定位在第一沟槽的底表面中的含碳层和介电层下方。

此种技术相对于常规方法和结构提供了若干益处，以提供薄的、易于移除的屏蔽层，当在底表面中蚀刻开口时，该屏蔽层保护半导体沟槽的顶表面和侧壁表面。本方法的实施例包括使用沉积气体，该沉积气体具有选择性，在沟槽顶表面上比在沟槽底表面上更多地沉积含碳层。顶表面上的含碳层的较大厚度准许在蚀刻处理已在底表面中形成穿过层的孔后未破损地覆盖顶表面上的层。这准许在底表面中形成开口(诸如，接触孔和通孔)而同时沟槽的顶表面和侧壁表面保持未被蚀刻。本方法的实施例也包括将基板沟槽的底表面加热至一温度，该温度会相对于顶表面而言减慢含碳层在底表面上的沉积。这些实施例也选择性地在沟槽顶表面上比在沟槽底表面上更多地沉积含碳层。结合以下描述和随附附图更详细地描述这些和其他实施例，连同其许多优势和特征。

附图说明

可参考本说明书的其余部分和附图实现对所公开技术的本质和优点的进一步理解。

图1示出根据本技术的一些实施例的示例性处理系统的示意性俯视平面图。

图2示出根据本技术的一些实施例的示例性处理系统的示意性横截面图。

图3示出根据本技术的一些实施例的半导体处理方法中的所选操作。

图4示出根据本技术的实施例的包括沟槽结构的半导体结构的横截面图。

图5示出根据本技术的实施例的包括附加沟槽结构的半导体结构的横截面图。

图6A示出根据本技术的实施例的在形成保护层前的半导体结构的横截面图。

图6B示出根据本技术的实施例的在形成保护层后的半导体结构的横截面图。

图6C示出根据本技术的实施例的在蚀刻操作和移除保护层后的半导体结构的横截面图。

包括若干附图作为示意图。应理解，附图是出于说明性目的，并且除非明确说明是按比例，否则不应被视为按比例。另外，作为示意图，提供附图以帮助理解，并且与现实表示相比较而言可能并未包括所有方面或信息，并且可出于说明目的而包括夸示的材料。

在随附附图中，类似部件和/或特征可具有相同的附图标记。另外，可通过在附图标记后跟字母来区分相同类型的各种部件，该字母区分类似的部件。如果说明书中仅使用第一附图标记，则该描述适用于具有相同的第一附图标记的类似部件中的任一者，而与字母无关。

具体实施方式

在许多半导体结构中发现的特征为自半导体组件层延伸至金属化层的导电接触件。在许多情形下，通过在介电材料中干式蚀刻开口并用导电材料(诸如，铝、铜或钨)填充该开口来制造这些接触件。在大多数这些情形中，制造操作也包括沉积屏蔽层以在蚀刻操作期间保护半导体组件的不被蚀刻部分。随着半导体组件大小持续缩减并且相邻组件之间的距离也缩减，蚀刻操作在不会无意中蚀刻一些组件的情况下形成开口变得更加困难。

用于在蚀刻操作期间保护半导体组件以形成接触件的一种方法为用保护材料(诸如，碳)的层来覆盖组件结构。当蚀刻处理在底表面中蚀刻随后将被填充有导电材料的开口时，保护层会防止组件结构的顶表面和侧壁表面被蚀刻。随着半导体组件结构变得更小，保护层变得更薄。不幸的是，由能易于移除的材料(诸如，碳)制成的保护层已变得如此薄(例如，小于10nm)以致于蚀刻处理时常会穿透半导体组件中的沟槽的顶表面和底表面上的层。蚀刻处理不具有蚀刻沟槽的底表面中的开口而不穿透沉积于顶表面上的保护层并且不损坏半导体组件的空间或时间精度。

本技术的实施例解决了在蚀刻沟槽的底表面期间对半导体组件沟槽的顶表面上的保护层的击穿以及其他问题。本技术的实施例包括在沟槽的顶表面上将由碳制成的保护层沉积至比在沟槽的底表面上更大的厚度的方法。沟槽的顶表面上的所沉积的含碳层的较大厚度会减小蚀刻操作穿透顶表面上的含碳层的机会。穿过沟槽的底表面上的含碳层并时常蚀刻穿过一个或更多个额外层形成开口的蚀刻操作使组件的顶表面不被蚀刻。

本技术的实施例包括等离子体沉积气体，其增加含碳层的等离子体辅助沉积相对于沟槽底表面而言对沟槽的顶表面的选择性。在实施例中，沉积气体包括诸如甲烷的含碳气体。在附加实施例中，沉积气体包括诸如分子氮的含氮气体。在又附加实施例中，沉积气体不含氩和其他惰性元素以及分子量高于分子氮的化合物。在进一步的实施例中，沉积气体不含氦和会显著增大沉积等离子体的温度的原子/分子量比较低的其他气体。

已观察到等离子体温度、等离子体中气体的质量与碳沉积速率在沟槽的顶表面和底表面处的差别之间的复杂关系。对于具有较高分子量的等离子体气体(如氮和氩)，气体的分子量的增加与沉积速率在沟槽底表面处相对于顶表面而言增加相关。据信，这是由沉积分子(例如，甲烷)被较重载体物质携载至沟槽的底表面的速率增加所导致。然而，在氦的情形下会发生交替的挑战，其中含碳保护层在沟槽的顶表面和底表面处的所观察到的沉积速率更接近于一起而非离得更远。尽管具有比氮或氩明显更低的原子量，但由含氦等离子体产生的等离子体温度明显更高于含氮或氩的等离子体。与底表面相比较而言，已升高的等离子体温度对沟槽顶表面处的含碳层的沉积速率影响更大，这导致沿沟槽顶表面的沉积降低。

虽然不希望受特定理论的束缚，但由于较高的黏附系数，碳膜优先地或更大程度地沉积在较冷表面上。氦等离子体会产生高温电子，升高等离子体温度，以及升高沟槽的顶表面处的温度。升高的温度会相对于底表面降低含碳层在沟槽的顶表面处的沉积速率。在氦的情形下，由于含碳沉积分子的较低运输速率，沟槽顶表面处的降低的沉积速率足够大以赶超底表面处沉积速率的减小。因此，含有氦作为主要载体物质的沉积等离子体形成含碳层，其中顶表面和底表面的厚度比由较低等离子体温度表征的含氮沉积等离子体更接近。另一方面，含有氩作为主要载体物质的沉积等离子体产生含碳层，其中顶表面和底表面的厚度更接近，与含氦沉积等离子体类似。在这些含氩沉积等离子体中，由于较重的氩物质的运输速率增加而导致的底表面处的较高沉积速率赶超了由于较低等离子体温度而导致的顶表面处的有利沉积条件。

已进一步观察到，沟槽的顶表面和底表面之间的含碳层的沉积速率的差别可能在基板温度和沟槽宽度的整个范围内发生。因此，可与处于小于或约为100℃的温度的基板以及处于大于或约为100℃的温度的基板一起使用本技术的实施例。另外，本技术的实施例可用于在具有小于或约为50nm的宽度的沟槽以及具有大于或约为100nm的宽度的沟槽的顶表面和底表面上沉积具有不同厚度的含碳层。在其他实施例中，所沉积的含碳层可沉积在具有多个不同宽度的沟槽的基板上，其中该层在沟槽中的每一者的顶表面上比在底表面上具有更大的厚度。

尽管其余公开内容将例行地标识利用本技术的特定沉积和蚀刻处理，但将容易地理解，系统和方法同样适用于可用在所描述腔室中的多种其他处理和半导体结构。因此，本技术不应被视为限于仅与所描述的系统、方法和腔室一起使用。在描述根据本发明技术的一些实施例的系统和方法或示例性处理序列的操作之前，本公开案将论述可与本发明技术一起使用的可能系统和腔室。应理解，本技术并不限于所描述的设备，并且所论述的处理可在任何数目个处理腔室和系统中执行。

图1示出根据实施例的沉积、蚀刻、烘烤和/或固化腔室的处理系统10的一个实施例的俯视平面图。图1中所描绘的工具或处理系统10可含有多个处理腔室24a～24d、移送腔室20、服务腔室26、整合式计量腔室28，和一对装载锁定腔室16a～16b。处理腔室可包括任何数量的结构或部件，以及任何数量的处理腔室或处理腔室的任何组合。

为了在腔室之间运输基板，移送腔室20可含有机器人运输机构22。运输机构22可具有一对基板运输叶片22a，其分别附接至可延伸臂22b的远端。叶片22a可用于将各个基板携载至处理腔室以及从处理腔室携载各个基板。在操作中，基板运输叶片中的一者(诸如，运输机构22的叶片22a)可从装载锁定腔室(诸如，腔室16a～腔室16b)中的一者撷取基板W，并将基板W携载至第一处理阶段，例如，如以下描述的在腔室24a～24d中的处理处理。可包括腔室以执行所描述技术中的各个操作或组合操作。举例而言，虽然一个或更多个腔室可经配置以执行沉积或蚀刻操作，但一个或更多个其他腔室可经配置以执行所描述的预处理操作和/或一个或更多个后处理操作。本技术涵盖任何数量的配置，其也可执行通常在半导体处理中执行的任何数量的附加制造操作。

如果腔室被占用，则机器人可等待直至处理完成为止，并且然后通过一个叶片22a从腔室移除经处理基板并且可通过第二叶片插入新基板。一旦基板经处理，该基板可接着被移动至第二处理阶段。对于每次移动，运输机构22通常可使一个叶片携载基板并且一个叶片空置以执行基板交换。运输机构22可在每一腔室处等待直至交换可完成为止。

一旦处理在处理腔室内完成，运输机构22便可从最后处理腔室移动基板W并将基板W运输至装载锁定腔室16a～装载锁定腔室16b内的匣。从装载锁定腔室16a～装载锁定腔室16b，基板可移动至工厂接口12中。工厂接口12大体可操作以在处于大气压清洁环境中的舱装载器14a～舱装载器14d与装载锁定腔室16a～装载锁定腔室16b之间移送基板。可大体经由空气过滤处理(诸如，HEPA过滤)来提供工厂接口12中的清洁环境。工厂接口12也可包括基板定向器/对准器，其可用于在处理之前恰当地对准基板。至少一个基板机器人(诸如，机器人18a～机器人18b)可定位在工厂接口12中，以在工厂接口12内的各种定位/位置之间运输基板以及将基板运输至与工厂接口12内的各种定位/位置连通的其他位置。机器人18a～机器人18b可经配置以沿工厂接口12内的轨道系统从工厂接口12的第一端部行进至工厂接口12的第二端部。

处理系统10可进一步包括整合式计量腔室28以提供控制信号，该控制信号可提供对于正在处理腔室中执行的处理中的任一者的自适应控制。整合式计量腔室28可包括多种计量组件中的任一者以测量各种膜性质，诸如，厚度、粗糙度、成分，并且计量组件可进一步能够以自动化方式表征光栅参数，诸如，临界尺寸、侧壁角度和在真空下的特征高度。

处理腔室24a～处理腔室24d中的每一者可经配置以执行半导体结构的制造中的一个或更多个处理步骤，并且可在多腔室处理系统10上使用任何数量的处理腔室和处理腔室的组合。举例而言，处理腔室中的任一者可经配置以执行一定数量的基板处理操作，包括任何数量的沉积处理(包括循环层沉积、原子层沉积、化学气相沉积、物理气相沉积)以及其他操作，包括蚀刻、预清洁、预处理、后处理、退火、等离子体处理、除气、定向和其他基板处理。可在腔室中的任一者中或在腔室的任何组合中执行的一些特定处理可以是金属沉积、表面清洁和准备、热退火(诸如，快速热处理)和等离子体处理。本领域技术人员将容易地了解，任何其他处理可类似地在并入至多腔室处理系统10中的特定腔室中执行，包括以下描述的任何处理。

图2示出示例性处理腔室100的示意性横截面图，其适合于图案化设置在处理腔室100中的基板302上的材料层。示例性处理腔室100适合于执行图案化处理，但应理解，本技术的方面可在任何数量的腔室中执行，并且根据本技术的基板支撑件可被包括在蚀刻腔室、沉积腔室、处理腔室或任何其他处理腔室中。等离子体处理腔室100可包括限定可在其中处理基板的腔室容积101的腔室主体105。腔室主体105可具有与地面126耦接的侧壁112和底部118。侧壁112可具有衬垫115，该衬垫115用于保护侧壁112并延长等离子体处理腔室100的维护循环之间的时间。腔室主体105和等离子体处理腔室100的相关部件的尺寸不受限制，并且大体可成比例地大于要在其中处理的基板302的大小。基板大小的示例包括200mm直径、250mm直径、300mm直径和450mm直径以及其他，也诸如，显示器或太阳能电池基板。

腔室主体105可支撑腔室盖组件110以封闭腔室容积101。腔室主体105可由铝或其他适当材料制造。基板出入端口113可形成为穿过腔室主体105的侧壁112，以便于将基板302移送进出等离子体处理腔室100。出入端口113可与移送腔室和/或基板处理系统的其他腔室(如先前所描述)耦接。泵送端口145可形成为穿过腔室主体105的侧壁112并连接至腔室容积101。泵送装置可经由泵送端口145耦接至腔室容积101，以抽空并控制处理容积内的压力。泵送装置可包括一个或更多个泵和节流阀。

气体面板160可通过气体管线167与腔室主体105耦接，以将处理气体供应至腔室容积101中。气体面板160可包括一个或更多个处理气源161、162、163、164，并且可附加地包括惰性气体、非反应性气体和反应性气体，这些气体可用于任何数量的处理。可通过气体面板160提供的处理气体的示例包括但不限于包括含烃气体，包括甲烷、六氟化硫、氯化硅、四氟化碳、溴化氢、含烃气体、氩气、氯气、氮气、氦气或氧气，以及任何数量的附加材料。另外，处理气体可包括含氮、氯、氟、氧和氢的气体，诸如，BCl

阀166可控制来自源161、162、163、164的处理气体从气体面板160的流动，并且可受控制器165管理。从气体面板160供应至腔室主体105的气体的流动可包括来自一个或更多个源的气体的组合。盖组件110可包括喷嘴114。喷嘴114可以是用于将处理气体从气体面板160的源161、162、164、163引入至腔室容积101中的一个或更多个端口。在将处理气体引入至等离子体处理腔室100中后，气体可被激发以形成等离子体。可将天线148(诸如，一个或更多个电感器线圈)设置成与等离子体处理腔室100相邻。天线电源供应器142可经由匹配电路141向天线148供电，以将能量(诸如RF能量)电感耦合至处理气体，以便在等离子体处理腔室100的腔室容积101中维持由处理气体形成的等离子体。替代地，或除了天线电源供应器142以外，可使用在基板302下方和/或在基板302上方的处理电极将RF功率电容耦合至处理气体以维持腔室容积101内的等离子体。电源供应器142的操作可受控制器(诸如控制器165)控制，该控制器也控制等离子体处理腔室100中的其他部件的操作。

可将基板支撑基座135设置在腔室容积101中以在处理期间支撑基板302。基板支撑基座135可包括静电夹盘122，用于在处理期间固持基板302。静电夹盘(“ESC”)122可使用静电吸力将基板302固持到基板支撑基座135。可通过与匹配电路124整合在一起的RF电源供应器125对ESC 122供电。ESC 122可包括内嵌在介电主体内的电极121。电极121可与RF电源供应器125耦接并且可提供偏压，该偏压将由腔室容积101中的处理气体所形成的等离子体离子吸引至位于基座上的ESC 122和基板302。在基板302的处理期间，RF电源供应器125可循环接通和关闭，或呈脉冲式。ESC 122可具有绝缘体128，用于使ESC 122的侧壁对等离子体的吸引减少的目的，以便延长ESC 122的维护寿命周期。附加地，基板支撑基座135可具有阴极衬垫136，其用以保护基板支撑基座135的侧壁免受等离子体气体影响，并延长等离子体处理腔室100的维护之间的时间。

电极121可与电源150耦接。电源150可向电极121提供约200伏特至约2000伏特的夹持电压。电源150也可包括系统控制器，用于通过将DC电流引导至电极121来控制电极121的操作以便夹持基板302和解除夹持基板302持。ESC 122可包括设置在基座内并连接至电源的加热器，用于加热基板，而支撑ESC 122的冷却基底129可包括用于使热传递流体循环的导管以维持ESC 122和设置于其上的基板302的温度。ESC 122可经配置以在基板302上制造的组件的热预算所需的温度范围中执行。举例而言，取决于正在执行的处理，ESC 122可经配置以将基板302维持在约-150℃或更低至约500℃或更高的温度。

可提供冷却基底129以辅助控制基板302的温度。为了减少处理偏移和时间，在基板302处于清洁腔室中的整个时间内，可通过冷却基底129来使基板302的温度维持大体上恒定。在一些实施例中，可在整个后续清洁处理中将基板302的温度维持在约-150℃与约500℃之间的温度，但可利用任何温度。可在ESC 122上并且沿着基板支撑基座135的周边设置盖环130。盖环130可经配置以将蚀刻气体限制在基板302的已暴露顶表面的期望部分，而同时将基板支撑基座135的顶表面与等离子体处理腔室100内部的等离子体环境屏蔽开。升举销可选择性地经由基板支撑基座135平移以将基板302升举至基板支撑基座135上方，以便于通过移送机器人或如先前所描述的其他适当移送机构来接取基板302。

可利用控制器165来控制处理序列，调节从气体面板160至等离子体处理腔室100的气流，以及其他处理参数。当由CPU执行时，软件程序将该CPU变换为可控制等离子体处理腔室100的专用计算机(诸如，控制器)，以使得根据本公开来执行处理。也可通过可与等离子体处理腔室100相关联的第二控制器来存储和/或执行软件常用程序。

腔室100以及处理腔室和系统的其他实施例可用于根据本技术的实施例产生半导体结构。图3示出根据本技术的一些实施例的制作半导体结构的方法300中的示例性操作。举例而言，方法300可在一个或更多个处理腔室(诸如，腔室100)中执行。方法300可以或可以不在方法起始之前包括一个或更多个操作，包括前端处理、沉积、蚀刻、研磨、清洁或可在所描述操作之前执行的任何其他操作。举例而言，可在起始方法300之前执行用以形成包括具有顶表面和底表面以及侧壁表面的一个或更多个沟槽的半导体结构的操作。方法可包括诸多可选操作，其可以与或可以不与根据本技术的方法的一些实施例特定相关联。

图3示出根据本技术的实施例的在方法300中的示例性操作，方法300保护半导体结构中的沟槽的顶表面而同时在那些沟槽的底表面中蚀刻开口。方法300描述用于形成在图4、图5和图6A至图6C中以简化示意图形式示出的半导体组件400、500和600的实施例的操作，将结合方法300的操作来描述对这些实施例的说明。这些半导体组件400、500和600可包括半导体逻辑组件(诸如，CPU和GPU)、存储器组件(诸如，DRAM)和显示组件(诸如，LED)，以及其他种类的半导体组件。应理解，图4、图5、图6A至图6C仅示出具有有限细节的局部示意图，并且在一些实施例中，基板可包含具有如附图中所示出的方面的任何数量的半导体部分，以及可仍受益于本发明技术的方面中的任一者的替代结构方面。

方法300包括在操作305处提供基板。在实施例中，基板可包括由硅、氧化硅、锗、砷化镓或氮化铝以及其他基板材料制成的晶片。在其他实施例中，基板可包括如分别在图4、图5和图6A至图6C中所示的形成在基板402上的结构405、形成在基板502上的结构505和形成在基板602上的结构605的半导体组件结构。在图4中所示的实施例中，结构405中的每一者可包括基底结构407和定位在基底结构上的一个或更多个层409。在附加实施例中，该一个或更多个层409可延伸至基底结构407的侧壁并且跨相邻基底结构之间的沟槽的底表面。在又进一步实施例中，一个或更多个层409中的每一者可包括衬垫层或间隔物层，以及其他类型的层。在图5中所示的实施例中，结构505中的每一者可包括基底结构507和定位在基底结构上的一个或更多个层509。在附加实施例中，该一个或更多个层509可延伸至基底结构507的侧壁并且跨相邻基底结构之间的沟槽的底表面。在又进一步实施例中，一个或更多个层509中的每一者可包括衬垫层或间隔物层，以及其他类型的层。在图6A至图6C中所示的实施例中，结构605中的每一者可包括基底结构607和定位在基底结构上的一个或更多个层609。在附加实施例中，该一个或更多个层609可延伸至基底结构607的侧壁并且跨相邻基底结构之间的沟槽的底表面。在又进一步实施例中，一个或更多个层609中的每一者可包括衬垫层或间隔物层，以及其他类型的层。

在实施例中，基底结构407、基底结构507和基底结构607可包括半导体材料或介电材料中的至少一者。在实施例中，半导体材料可包括硅、碳化硅、锗、砷化镓、氮化镓、磷化镓和硫化镉以及其他半导体材料。在更多实施例中，介电材料可包括氧化硅、硅碳氧化物、氮化硅、氧氮化硅、二氧化钛、氧化铝和氧化锌以及其他介电材料。在更多实施例中，一个或更多个层409、一个或更多个层509和一个或更多个层609可包括一种或更多种半导体材料或介电材料。

在实施例中，结构405和605包括一个或更多个沟槽410和610，一个或更多个沟槽410和610包括顶表面412和612以及底表面414和614。沟槽410和610可由将沟槽高度与沟槽底部的宽度进行比较的深宽比表征。在进一步实施例中，沟槽410和610可具有如下的深宽比：大于或约为2:1、大于或约为2.5:1、大于或约为3:1、大于或约为3.5:1、大于或约为4:1、大于或约为4.5:1、大于或约为5:1、大于或约为5.5:1、大于或约为6:1、大于或约为6.5:1、大于或约为7:1、大于或约为7.5:1、大于或约为8:1、大于或约为8.5:1、大于或约为9:1、大于或约为9.5:1、大于或约为10:1或更大。在仍进一步实施例中，沟槽底部的宽度可小于或约为50nm、小于或约为45nm、小于或约为40nm、小于或约为35nm、小于或约为30nm、小于或约为25nm、小于或约为20nm、小于或约为15nm、小于或约为10nm或更小。

在附加实施例中，结构505也可包括具有顶表面512和底表面514的一个或更多个沟槽510。对比于结构505中的沟槽510而言，沟槽510可由较低的深宽比和较宽的沟槽底部表征。在实施例中，沟槽510可由以下深宽比表征：小于或约为1:1、小于或约为1:2、小于或约为1:5、小于或约为1:10、小于或约为1:20、小于或约为1:50、小于或约为1:80、小于或约为1:100或更小的深宽比。在进一步实施例中，沟槽510可具有大于或约为100nm、大于或约为110nm、大于或约为120nm、大于或约为130nm、大于或约为140nm、大于或约为150nm、大于或约为160nm、大于或约为170nm、大于或约为180nm、大于或约为190nm、大于或约为200nm或更大的沟槽底部宽度。

在进一步实施例中，如结构405、结构505和结构605的半导体组件结构可组合在同一基板上。在这些实施例中，半导体组件结构的第一部分可具有类似于结构405和结构605的空间特性，而组件结构的第二部分可具有类似于结构505的空间特性。在更多实施例中，组件结构的第一部分和第二部分可定位在基板上的分开的区域中，而在附加实施例中，组件结构的第一部分和第二部分可在基板的一部分中或跨整个基板混杂。

方法300也可包括在可选操作310处在反应腔室中加热已提供的基板，诸如，基板402、基板502和基板602。在其中加热基板的实施例中，加热可能源自于基板下方。在附加实施例中，可通过与基板接触的静电夹盘(ESC)中的一个或更多个加热组件来进行基板的加热。在仍进一步实施例中，可加热基板而使得沟槽的底表面可以由如下的温度表征：大于或约为50℃、大于或约为60℃、大于或约为70℃、大于或约为80℃、大于或约为90℃、大于或约为100℃、大于或约为110℃、大于或约为120℃、大于或约为130℃、大于或约为140℃、大于或约为150℃或更大。如上所述，本技术的实施例可在广泛的ESC和基板温度的范围内在沟槽的顶表面中产生相对于底表面而言更高的沉积速率。

方法300可进一步包括在操作315处使沉积气体流至反应腔室中。在实施例中，沉积气体可包括含碳气体。在附加实施例中，含碳气体可包括含碳和氢的气体，诸如，甲烷。在又更多实施例中，沉积气体也可包括一种或更多种附加化合物，其具有平衡质量传递的分子量和增加用于在沟槽的顶表面上沉积比底表面上更厚的含碳层的选择性的电子温度效应。沉积气体的实施例可包括具有小于或约为30g/mol的原子或分子量的一种或更多种额外气体。在附加实施例中，附加气体可具有大于或约为5g/mol的原子或分子量。在仍进一步实施例中，附加气体可包括含氮气体。在又更多的实施例中，含氮气体可以是分子氮(N

在实施例中，沉积气体可包括含碳气体和附加气体(例如，载气)。在附加实施例中，含碳气体可以以小于或约为50标准立方厘米每分钟(sccm)、小于或约为40sccm、小于或约为30sccm、小于或约为20sccm、小于或约为10sccm或更小的流动速率被供应至含基板反应腔室的等离子体激发区域。在进一步实施例中，附加气体可以以大于或约为200sccm、大于或约为250sccm、大于或约为300sccm、大于或约为350sccm、大于或约为400sccm、大于或约为450sccm、大于或约为500sccm或更大的流动速率被供应至含基板反应腔室的等离子体激发区域。在更多实施例中，沉积气体可以由含碳气体与一种或更多种附加气体的流动速率比率表征，该比率小于或约为1:5、小于或约为1:10、小于或约为1:15、小于或约为1:20或更小。

在附加实施例中，附加气体具有不足够大以增加含碳气体向沟槽底表面的运输速率的原子或分子量。已确定轻于或约为双原子氮(N

方法300还进一步包括在操作320处由沉积气体产生沉积等离子体。在实施例中，可通过将功率从RF电源输送至沉积气体而产生沉积等离子体。在附加实施例中，RF电源可以是电容耦合的等离子体电源或电感耦合的等离子体电源。在更多实施例中，RF电源可向沉积气体和沉积等离子体输送RF功率，该RF功率可以由小于或约为500瓦特、小于或约为450瓦特、小于或约为400瓦特、小于或约为350瓦特、小于或约为300瓦特、小于或约为250瓦特、小于或约为200瓦特或更小的功率表征。在更多实施例中，在产生沉积等离子体期间，反应腔室可以由小于或约为10毫托、小于或约为9毫托、小于或约为8毫托、小于或约为7毫托、小于或约为6毫托、小于或约为5毫托、小于或约为4毫托、小于或约为3毫托、小于或约为2毫托、小于或约为1毫托或更小的沉积等离子体压力表征。

经供应以产生沉积等离子体的功率和等离子体沉积温度可影响等离子体温度(即，电子温度)。如上所述，已确定沉积等离子体的电子温度会影响在半导体组件结构的沟槽的顶表面和底表面之间对含碳层的沉积速率的选择性。在实施例中，沉积等离子体的电子温度可特征化为小于或约为5eV、小于或约为4.5eV、小于或约为4eV、小于或约为3.5eV、小于或约为3eV、小于或约为2.5eV、小于或约为2eV、小于或约为1.5eV、小于或约为1eV或更小。如先前所描述，通过产生较低温度的等离子体结合由于来自下方的加热引起的沟槽底部处的温度增加，本技术可由于以下描述的热传递效应而在沟槽的顶表面和底表面之间产生温度差。因此，在本技术的一些实施例中，在沉积期间，沟槽顶表面处的温度可比沟槽底部处的温度低大于或约1℃，可比沟槽底部处的温度低大于或约2℃、比沟槽底部处的温度低大于或约3℃、比沟槽底部处的温度低大于或约4℃、比沟槽底部处的温度低大于或约5℃、比沟槽底部处的温度低大于或约6℃、比沟槽底部处的温度低大于或约7℃，或更大。这可由于由较低温度引起碳材料的黏附增加而进一步增加在沟槽顶部处的沉积。

方法300附加地包括在操作325处由沉积等离子体沉积保护层。在本技术的实施例中，此保护层可以是含碳层450、含碳层550和含碳层650，其分别选择性地沉积在基板402、基板502和基板602上。在进一步实施例中，选择性沉积在基板中的沟槽的顶表面上以比在沟槽的底表面中更大的厚度沉积含碳层。在仍进一步实施例中，所沉积的含碳层可由大于或约为3:1、大于或约为3.25:1、大于或约为3.5:1、大于或约为3.75:1、大于或约为4:1、大于或约为4.25:1、大于或约为4.5:1、大于或约为4.75:1、大于或约为5:1或更大的顶表面厚度对底表面厚度比率表征。

在实施例中，所沉积的含碳层可具有大于或约为5nm、大于或约为6nm、大于或约为7nm、大于或约为8nm、大于或约为9nm、大于或约为10nm或更大的顶表面厚度。在又更多的实施例中，所沉积的含碳层可具有小于或约为2nm、小于或约为1.9nm、小于或约为1.8nm、小于或约为1.7nm、小于或约为1.6nm、小于或约为1.5nm、小于或约为1.4nm、小于或约为1.3nm、小于或约为1.2nm、小于或约为1.1nm、小于或约为1nm或更小的底表面厚度。在实施例中，所沉积的碳层也可形成在沟槽的侧壁上。在进一步实施例中，所沉积的碳层可具有小于顶表面厚度的侧壁厚度。在又进一步实施例中，所沉积的碳层可具有与底表面厚度相同或大于底表面厚度的侧壁厚度。在附加实施例中，可在小于或约为60秒、小于或约为50秒、小于或约为40秒、小于或约为30秒、小于或约为20秒、小于或约为10秒、小于或约为5秒或更短时间内沉积含碳层。

在附加实施例中，含碳层在沟槽的顶表面和底表面之间的沉积速率差别可取决于每一沟槽的深宽比。对于相同沉积条件而言，具有较高深宽比的沟槽可比具有较低深宽比的沟槽具有更大的含碳层的沉积速率差别。这可至少部分地归因于具有较窄和较宽底部宽度的沟槽之间导热率的差别。具有较窄底部宽度的沟槽可能由于穿过材料的声子传导性的平均自由路径较短而在底表面材料中具有较低的导热率。对比而言，具有较宽底部宽度的沟槽可由于穿过材料的声子传导性的平均自由路径较长而在底表面材料中具有较高的导热率。在实施例中，底表面材料在较宽沟槽底部中的较高导热率导致底表面处的较高温度，这可相对于沟槽顶表面而言减小含碳层在底表面处的沉积速率。在实施例中，具有大于或约为2:1的深宽比的较窄沟槽可比具有小于或约为1:1的深宽比的较宽沟槽具有更高的顶表面对底表面厚度比率。在进一步实施例中，较窄沟槽与较宽沟槽之间的厚度比率的差异可大于或约为1％、大于或约为2.5％、大于或约为5％、大于或约为7.5％、大于或约为10％、大于或约为15％、大于或约为20％、大于或约为25％、大于或约为30％、大于或约为40％、大于或约为50％，或更大。如上所述，本技术的实施例可在广泛范围的沟槽宽度上在沟槽的顶表面中相对于底表面产生更高的沉积速率。

在附加实施例中，含碳层可包括固体碳。在仍进一步实施例中，固体碳可包括碳聚合物。在又进一步实施例中，含碳层可包括硅、氧和碳，硅、氧和碳每一者的量小于或约为5重量％、小于或约为4重量％、小于或约为3重量％、小于或约为2重量％、小于或约为1重量％、小于或约为0.5重量％、小于或约为0.1重量％，或更小。

在实施例中，包括本含碳层(形成为在基板的沟槽上具有不同的顶表面厚度和底表面厚度)的基板可在沟槽的底表面中形成开口的多种处理中使用。在进一步实施例中，这些处理可包括高深宽比沉积、通孔形成和电接触件形成以及其他处理。

在方法300中所论述的实施例中，该方法包括在操作330处在半导体组件结构的沟槽的底表面中蚀刻开口。在实施例中，可通过干式蚀刻处理(诸如反应性离子蚀刻(RIE))来蚀刻开口。在进一步实施例中，可通过抽空含碳沉积气体并将蚀刻气体供应至腔室而在不损坏真空的情况下在同一反应腔室中执行蚀刻操作330。在仍进一步实施例中，蚀刻等离子体可由蚀刻气体形成，并且可通过在蚀刻等离子体与基板之间施加偏置电压而使离子化的蚀刻剂朝向基板各向异性地加速。在实施例中，蚀刻气体可包括含氟气体(诸如，CF

在实施例中，离子化的蚀刻剂可轰击沟槽的顶表面和底表面两者上的含碳层并与该含碳层反应。在进一步实施例中，离子化的蚀刻剂移除含碳层的在沟槽底表面上的部分以在底表面中形成开口的一部分。在又更多实施例中，离子化的蚀刻剂也会减小含碳层的形成在沟槽顶表面上的部分的厚度，但不会穿透顶表面上的层。在仍进一步实施例中，离子化的蚀刻剂也将含碳层的顶部部分的厚度减小了小于或约90％、小于或约80％、小于或约70％、小于或约60％、小于或约50％、小于或约40％，或更小。

方法300可包括在可选操作335处在已蚀刻开口中形成导电接触件。在实施例中，可通过在已蚀刻开口中沉积导电材料来形成导电接触件，诸如，低电阻欧姆接触件。在附加实施例中，沉积技术可包括溅射、物理气相沉积和化学气相沉积以及其他沉积技术。在又更多实施例中，导电材料可以是一种或更多种金属，诸如，铝、硅、钨、铜和钛以及其他金属。

方法300可以可选地包括在操作340处移除保护层。在实施例中，这可包括从结构605移除含碳层650，如在图6C中不存在含碳层650所示出。在附加实施例中，保护层为含碳层，可通过将该层暴露于氧化气体或等离子体来移除该含碳层，该氧化气体或等离子体与碳反应以形成从反应腔室被抽空的气态一氧化碳和/或二氧化碳。在进一步实施例中，可通过氧等离子体或由氮气(N

本技术的实施例(如方法300)包括用以制造半导体组件结构而其中蚀刻操作所引起的对组件结构的顶表面的损坏较小的操作。这些操作包括在组件结构的沟槽上选择性地沉积保护层(诸如，含碳层)。与可在其中蚀刻开口以用于接触件的底表面相比较而言，该选择性沉积在沟槽的顶表面上形成保护层的更厚的层。因此，随着组件结构的大小变得更小并且半导体基板上的结构的密度变得更高，本技术的实施例提供了对半导体组件结构的损坏减小的制造方法。

在先前描述中，出于解释目的，已阐述了诸多细节以便提供对本技术的各种实施例的理解。然而，对于本领域技术人员将显而易见，可在没有这些细节中的一些或具有附加细节的情况下实践某些实施例。

已公开了若干实施例，本领域技术人员将认识到，在不脱离实施例的精神的情况下，可使用各种修改、替代构造和等效物。另外，未描述诸多熟知处理和组件，以便避免不必要地混淆本技术。因此，不应将以上描述视为限制本技术的范围。

在提供值范围的情况下，应理解，除非上下文另外明确指出，否则也具体公开了那个范围的上限与下限之间的每一中介值(至下限单位的最小分数)。任何规定值或规定范围内未规定的中介值与那个规定范围内的任何其他规定的或中介值之间的任何更窄范围皆被涵盖。那些较小范围的上限和下限可独立地被包括在该范围内或被排除在该范围外，并且受限于规定范围中的任何特定排除的限制，其中在较小范围内包括极限值中的任何一个、极限值两者都不包括或包括两个极限值的每一个范围也被涵盖在本技术内。在规定范围包括一个或两个极限值的情况下，也包括排除了那些被包括极限中的任一者或两者的范围。

如本文中和随附权利要求书中所使用，除非上下文另外明确指出，否则单数形式“一(a)”、“一(an)”和“该(the)”包括多个引用。因此，例如，对“一个层”的引用包括多个这种层，并且对“该突起”的引用包括代表一个或更多个突起和本领域技术人员已知的其等效物，等等。

而且，当在本说明书和以下权利要求书中使用时，词语“包括(comprise(s))”、“包括(comprising)”、“含有(contain(s))”、“含有(containing)”、“包含(include(s))”和“包含(including)”旨在指定所规定的特征、整数、部件或操作的存在，但其并不排除一个或更多个其他特征、整数、部件、操作、动作或群组的存在或添加。