具有阻隔区的场效应晶体管器件

技术领域

本发明属于半导体器件技术领域，具体是关于一种具有阻隔区的场效应晶体管器件。

背景技术

随着集成电路技术的发展，场效应晶体管的栅长(对应沟道长度)在不断缩小，目前基于亚微米甚至10纳米以下栅长器件的VLSI芯片已经量产。对于这类小尺寸器件，如何应对其短沟道效应是器件技术的重要挑战。短沟道效应使得小尺寸器件的阈值电压和亚阈值特性全面劣化，具体表现为器件阈值电压不再是常数，而是随沟道长度的减小而降低，并随器件漏端电压的增加而降低；器件转移特性的亚阈值摆幅也同时劣化。

目前改善场效应晶体管器件短沟道效应的方法主要包括鳍式场效应晶体管FinFET，绝缘层上硅SOI、轻掺杂漏(LDD)结构和金属源漏肖特基势垒晶体管(SBMOSFET)等。①FinFET的沟道区为3D鳍型薄片，栅极是三面围栅结构，两个侧栅增强了栅极对沟道的控制，有效地抑制了短沟道效应，该方案中器件制备工艺较平面型器件复杂得多，目前22nm以下技术节点的芯片较多采用FinFET方案。②SOI技术，在硅沟道层和背衬底之间引入埋氧化层，在沟道层很薄全耗尽的条件下，可以有效抑制源漏之间的泄漏电流，该方案的难点在于SOI硅片的成本非常高，目前基于SOI方案的10纳米级技术节点的芯片也已经量产。③轻掺杂漏LDD设置于漏端沟道附近而远离沟道的源漏区域仍然是重掺杂，该轻掺杂区形成的漏端PN结减小了漏端电压对于沟道的影响，是亚微米级短沟道器件的主流技术方案，该方案中器件的开态电流和场效应迁移率受到LDD影响均有一定程度的下降。④肖特基势垒晶体管的工作电流为金属源极与半导体沟道间肖特基势垒的隧穿电流，对短沟道效应不敏感，该方案工艺难度比较大，势垒材料的选择有限而且很难兼顾对于器件关态电流的抑制。

另一方面，短沟道器件的输出特性曲线上出现的kink效应也受到很多关注。器件工作于饱和工作状态时，较高的漏极电压使得器件漏端耗尽并形成高电场区，载流子在此容易发生碰撞离化效应，并与MOS器件寄生的双极型晶体管耦合放大，使漏极电流随漏极电压增大而迅速增加，形成所谓的kink电流，器件的输出特性曲线大幅度翘曲，严重影响正常的输出特性。

常用的改善kink效应的方法主要包括增加器件沟道长度和轻掺杂漏(LDD)结构。增加沟道长度可以减小漏端碰撞离化产生的载流子对于源端的影响，削弱寄生晶体管效应并缓解kink效应。但是沟道长度增加会相应的降低器件的输出电流。LDD结构可以降低漏端耗尽区内的峰值电场强度，减弱载流子碰撞离化效应，从而抑制kink效应，但是LDD结构会引入额外的寄生电阻，降低器件的场效应迁移率和开态电流。

公开于该背景技术部分的信息仅仅旨在增加对本申请的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本申请的目的在于提供一种场效应晶体管器件，其用于解决现有技术场效应晶体管短沟道效应的问题。

为实现上述目的，本申请提供了一种具有阻隔区的场效应晶体管器件，包括有源层，所述有源层包括源极区域、漏极区域以及位于所述源极区域和漏极区域之间的沟道区域；

当器件开启时，所述沟道区域内形成有有效沟道、以及至少在所述沟道区域的厚度方向上远离所述有效沟道的等效源区和/或等效漏区，所述场效应晶体管器件通过所述有效沟道、以及等效源区和/或等效漏区连通所述源极区域和漏极区域以贡献工作电流；

其中，所述场效应晶体管包括载流子阻隔区，在与所述有效沟道长度方向垂直的平面上，所述等效源区和等效漏区的垂直投影位于所述载流子阻隔区的垂直投影之内。

一实施例中，所述沟道区域中形成有不连通所述源极区域和漏极区域的导电区；其中，

当所述导电区与所述源极区域连通时，所述导电区构成所述等效源区；和/或，

当所述导电区与所述漏极区域连通时，所述导电区构成所述等效漏区。

一实施例中，包括设置于所述有源层一侧表面上的第一栅极，所述第一栅极和所述导电区在所述沟道区域上的垂直投影有交叠；其中，所述第一栅极可控制所述沟道区域并于其中形成沟道，所述沟道中与所述导电区在所述沟道区域上垂直投影之间不交叠的部分构成所述有效沟道。

一实施例中，当器件开启时，所述导电区的电导大于所述沟道中除有效沟道外其余部分的电导，以使所述导电区和有效沟道的至少其中之一可向其中另一注入载流子。

一实施例中，所述导电区的电导至少大于所述沟道中除有效沟道外其余部分电导的三倍。

一实施例中，所述场效应晶体管器件为平面结构器件或垂直结构器件。

一实施例中，当器件开启时，所述沟道中有效沟道的单位长度电导小于所述沟道中除有效沟道外其余部分的单位长度电导。

一实施例中，所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的厚度大于其余部分栅绝缘层的厚度。

一实施例中，所述场效应晶体管器件包括设置于所述第一栅极和沟道区域之间的栅绝缘层，其中，所述栅绝缘层中与所述有效沟道对应部分的介电常数大于其余部分栅绝缘层的介电常数。

一实施例中，当所述场效应晶体管器件为N型器件时，所述第一栅极中与所述有效沟道对应部分的功函数大于所述第一栅极的其余部分的功函数；

当所述场效应晶体管器件为P型器件时，所述第一栅极中与所述有效沟道对应部分的功函数小于所述第一栅极的其余部分的功函数。

一实施例中，所述载流子阻隔区与沟道区域的接触界面形成势垒，所述势垒用于阻止载流子进入所述载流子阻隔区。

一实施例中，所述载流子阻隔区为绝缘区或半绝缘区；

一实施例中，所述载流子阻隔区的介电常数小于所述沟道区域的介电常数。

一实施例中，所述载流子阻隔区、以及所述等效源区和/或等效漏区在所述沟道区域上的垂直投影没有交叠。

一实施例中，所述载流子阻隔区与所述等效源区远离源极区域的一端接触。

一实施例中，所述载流子阻隔区与所述等效漏区远离漏极区域的一端接触。

一实施例中，所述载流子阻隔区为在所述沟道区域的开槽中填充的介质材料。

一实施例中，所述载流子阻隔区为在所述沟道区域中离子注入或掺杂形成的绝缘区或半绝缘区。

一实施例中，所述载流子阻隔区为形成在衬底上的介质材料，所述有源层在形成有所述介质材料的的衬底上制备所得。

一实施例中，还包括设置于所述有源层临近导电区一侧表面的第二栅极，所述第二栅极可控制所述沟道区域中形成所述导电区。

一实施例中，所述导电区由所述沟道区域在远离所述有效沟道一侧表面掺杂引入的载流子形成。

一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的绝缘层，所述导电区由所述绝缘层中的注入电荷通过静电感应在所述沟道区域临近绝缘层处生成的载流子构成。

一实施例中，还包括设置于所述有源层远离所述有效沟道一侧表面的半导体材料层，所述有源层与所述半导体材料层形成异质结构，所述导电区由分布于所述异质结构中的二维电子气沟道或二维空穴气沟道构成。

一实施例中，所述导电区由对所述沟道区域远离所述有效沟道的一侧表面进行表面处理形成的二维电子气沟道或二维空穴气沟道构成。

与现有技术相比，本申请的实施方式中，通过将器件设置成在开启时，能够于沟道区域中形成有效沟道、以及沟道区域厚度方向上远离有效沟道的等效源区和等效漏区，从而连通源极区域和漏极区域以贡献工作电流；这样，与漏极(源极)区域连通的等效漏区(源极)在结构上远离有效沟道，可以减小漏端电压对有效沟道的影响；并减小了器件饱和工作时漏端耗尽区内的峰值电场，从而抑制了器件的短沟道效应，并改善了器件的输出特性；同时，通过设置载流子阻隔区，使得在有效沟道长度方向垂直的平面上，等效源区和等效漏区的垂直投影位于载流子阻隔区的垂直投影之内，可以阻断载流子从等效源区直接注入等效漏区，从而减少器件的关态电流。

附图说明

图1为本申请一实施方式具有阻隔区的场效应晶体管器件在开启状态时形成等效源区、等效漏区、和有效沟道的状态示意图；

图2为本申请一实施方式具有阻隔区的场效应晶体管器件在开启状态时的结构示意图；

图3为本申请一实施方式具有阻隔区的场效应晶体管器件形成导电区的状态示意图；

图4至图9是本申请各实施方式具有阻隔区的场效应晶体管器件的结构示意图；

图10至图17是本申请各实施例中制作导电区的原理示意图；

图18至图20为应用本申请方案的SOI器件的结构示意图；

图21是本申请一实施方式具有阻隔区的场效应晶体管器件有效沟道和导电区在沟道区域上的垂直投影之间具有间隔的结构示意图；

图22是本申请仿真例1中各器件的转移特性对比图；

图23是本申请仿真例1中各器件的输出特性对比图；

图24是本申请仿真例2中各器件的转移特性对比图；

图25是本申请仿真例2中各器件的输出特性对比图；

图26是本申请仿真例3中各器件的转移特性对比图；

图27是本申请仿真例3中各器件的输出特性对比图；

图28是本申请仿真例4中各器件的转移特性对比图；

图29是本申请仿真例4中各器件的输出特性对比图；

图30是本申请仿真例5中各器件的转移特性对比图；

图31是本申请仿真例5中各器件的输出特性对比图；

具体实施方式

以下将结合附图所示的各实施方式对本申请进行详细描述。但该等实施方式并不限制本申请，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。

参图1，介绍本申请具有阻隔区的场效应晶体管器件的一具体实施方式。在本实施方式中，该场效应晶体管器件100包括有源层10，该有源层10包括源极区域101、漏极区域102、以及沟道区域103。

源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。配合图1示出的器件开启时的示意图，场效应晶体管的沟道区域103内此时形成有效沟道1041以及在沟道区域103厚度方向上远离有效沟道1041的等效源区1051和等效漏区1052，场效应晶体管器件100通过该有效沟道1041、等效源区1051、和等效漏区1052连通源极区域101和漏极区域102以贡献工作电流。

在本申请的一些实施例中，有效沟道1041与等效源区1051、等效漏区1052之间的“远离”除了在沟道区域的厚度方向上，还可以包括在沟道区域的长度方向上的远离。在这些实施例中，无论是沟道区域厚度或长度方向上的远离，均以器件开启时，不影响有效沟道1041、等效源区1051、和等效漏区1052连通源极区域101和漏极区域102为限。

在一个典型的场效应晶体管器件100中，有源层10中的源极区域101用于提供器件开启时的载流子，而漏极区域102用于收集源极区域101提供的载流子。对应的，在本申请中，所提到的等效源区1051是指将源极区域101提供的部分载流子直接注入有效沟道1041的结构，而等效漏区1052是指从有效沟道1041直接接收部分载流子并注入漏极区域102的结构。

配合参照图2，本申请中提到的“有效沟道1041”是指器件在开启时，作为工作电流的载流子都会经过的部分沟道。以本实施方式为例，有源层10的一侧表面可以设置有第一栅极20，并且第一栅极20在有源层10上的垂直投影与源极区域101、漏极区域102之间没有间隔。因此，在对第一栅极20施加栅极偏压以使器件开启时，第一栅极20下方可以被控制形成有一沟道104，并且该沟道104在结构上对应连接至源极区域101和漏极区域102。但是，从功能角度而言，该沟道中只有与等效源区1051、等效漏区1052在沟道区域103上垂直投影之间不交叠的部分才用于传输全部的工作电流，也因此只有这部分的沟道才会被称之为这里的“有效沟道1041”。

在本实施方式中，器件开启时的载流子通路包括两个主要部分：一部分为从源极区域101依次进入等效源区1051、有效沟道1041、等效漏区1052、漏极区域102，另一部分为从源极区域101直接通过沟道104进入漏极区域102。从载流子通路看，沟道104中除有效沟道1041外的剩余部分沟道都只用于传输部分的工作电流。

可以看出，本申请中的有效沟道1041并非限定其本身与沟道104中其余部分具有不同的器件结构或参数设置。实际上，在一些实施例中，可以是在沟道区域整体上形成上述的沟道104，并仅需通过等效源区1051和等效漏区1052的设置，使得器件开启时，源极区域101提供的载流子不会直接全部经沟道104注入漏极区域102。而在以下一些实施例中可能示出的针对沟道的调控，例如改变有效沟道对应部分第一栅极的功函数、栅绝缘层的厚度等，均不应视为形成有效沟道的必要前提条件。

等效源区1051和等效漏区1052的设置相当于缩短了沟道104中可以全部导通工作电流部分的长度，也即有效沟道1041与源极区域101和漏极区域102之间产生了间隔。并且，与漏极区域102连通的等效漏区1052在结构上远离有效沟道1041，减小了漏端电势对有效沟道1041的影响；而与源极区域101连通的等效源区1051在结构上远离有效沟道1041，等效源区1051的电势与源极区域保持一致(通常为零电位)，同样减小了漏端电势对有效沟道1041的影响，以改善器件的短沟道效应。

配合参照图3，在等效源区1051和等效漏区1052的具体制备中，可以通过在沟道区域103形成不连通源极区域101和漏极区域102的导电区A，当导电区A与源极区域101连通时，这部分导电区A即构成等效源区1051；当导电区A与漏极区域102连通时，这部分导电区A即构成等效漏区1052。

当器件开启时，导电区A的电导被设置为大于沟道104中除有效沟道1041外其余部分1042的电导，以使得导电区A和有效沟道1041之间可以互相注入载流子。这样，源极区域101的载流子会被电导更大的等效源区1051所吸引，而不会直接全部注入沟道104中与源极区域101直接连接的其余部分1042；同样，在有效沟道1041中传输的载流子也会被等效漏区1052所吸引，而不会全部经沟道104中的其余部分1042传输。

为了实现这里的等效源区1051、等效漏区1052、以及有效沟道1041之间的载流子注入设置，导电区A的电导可以被设置为至少大于沟道104中除有效沟道1041外其余部分1042电导的三倍。并且，由于载流子在上述的“注入”过程中，会在沟道区域103的厚度方向上流过，因此，本实施方式中导电区A和有效沟道1041在沟道区域103厚度方向上的间隔根据不同器件的具体设计可以设置为5nm～10μm、或更优选的10nm～1μm、或更优选的10nm～100nm，以保证载流子的正常注入和器件的性能。

需要说明的是，本申请中所提及的“载流子”是指在相应极性沟道/导电区A中能够自由移动的电荷微粒，通常地，我们将N型沟道中的电子或者P型沟道中的空穴称之为这里的“载流子”，相应地，N型沟道中的空穴或者P型沟道中的电子则不被称之为这里的“载流子”，因此，本申请中有效沟道1041和导电区A的极性被设置为相同，以使得两个沟道之间的载流子交互能够最终实质地贡献器件的工作电流。

可以看出，在器件关闭时，例如可以是通过第一栅极20控制沟道104关闭，此时有效沟道1041也相应地“消失”。在这些实施方式中，等效源区1051和等效漏区1052可以并不随着有效沟道1041的消失而消失，也即，在器件关闭时，沟道区域103中可以仍然存在等效源区1051和等效漏区1052。此时，一个不被期望的结果是：载流子经由等效源区1051直接注入等效漏区1052，从而导致器件关态电流的增大。

为了应对以上挑战，本实施方式中，该场效应晶体管器件100还包括载流子阻隔区106，在与有效沟道1041长度方向垂直的平面上，等效源区1051和等效漏区1052的垂直投影位于该载流子阻隔区106的垂直投影之内。

载流子阻隔区106在功能上可以阻止沟道区域103中的载流子经过。由于在器件关闭时，载流子在等效源区1051和等效漏区1052之间可能的运动整体上遵循“路径最短”的原则，而等效源区1051和等效漏区1052在与有效沟道1041垂直的平面上的投影都位于载流子阻隔区106在该平面上的投影之内，实质上使载流子阻隔区106“阻断”了载流子从等效源区1051注入等效漏区1052的最短路径。

在不同的实施方式中，导电区A的形态和位置可以根据器件的应用需要而进行设置，而并不限制为图3所示出的形式。例如，图4中示出的场效应晶体管器件100中的导电区A可以是相对于图3具有更大的整体厚度和不规则的区域形状。又例如，图5中示出的场效应晶体管器件100中导电区A在沟道区域的厚度方向上并不位于同一高度。而无论是图3或图4的实施方式中，由于在与有效沟道长度方向垂直的平面上，导电区A构成的等效源区和等效漏区的垂直投影都位于载流子阻隔区106的垂直投影之内，都可以阻断载流子从等效源区直接注入等效漏区，从而减少器件的关态电流。

同时，配合参照图3至图5，在图3的实施方式中载流子阻隔区106与等效源区远离源极区域的一端接触、且与等效漏区远离漏极区域的一端接触；在图4的实施方式中，载流子阻隔区106与等效源区和等效漏区都不接触；在图5的实施方式中，载流子阻隔区106只与等效漏区远离漏极区域的一端接触。也即，载流子阻隔区并非被限制地与等效源区或等效漏区需要有结构上的接触，而仅需其能够阻断载流子从等效源区直接注入等效漏区即可。

载流子阻隔区106可以基于多种原理被实施，例如，①载流子阻隔区106可以是在其与沟道区域的界面上形成势垒，从而阻止载流子的迁移；②载流子阻隔区106本身具有绝缘或者半绝缘特性，从而阻止载流子在其内部运动；③载流子阻隔区106具有较低的介电常数，从而使得其周围的电场弱化，进而减弱载流子的运动。

在以上原理的基础上，载流子阻隔区106可以是采用多种方式制备。

一实施例中，可以在沟道区域通过刻蚀等工艺形成开槽，并在开槽中填充介质材料，以制备该载流子阻隔区106。其中，该介质材料可以是介电常数低于沟道区域的材料、绝缘或半绝缘材料、与沟道区域的界面能够形成阻止载流子经过的势垒的介质材料、或具有以上多种性质组合的任意合适材料。示范性地，这里填充的介质材料可以是通过沉积等工艺填充的低介电常数介质材料如半绝缘GaAs，又或者，可以直接填充空气气氛、惰性气体气氛或者抽真空等。

一实施例中，可以在沟道区域通过离子注入或掺杂的方式注入F、O、N、Co等形成绝缘区或半绝缘区，以制备该载流子阻隔区106。

一实施例中，还可以在一衬底上通过沉积和刻蚀等工艺形成合适介质材料的载流子阻隔区106，再在该已经形成有载流子阻隔区106的衬底上制作器件的有源区，进而完成整个场效应晶体管器件的制作。类似地，该介质材料也可以是介电常数低于沟道区域的材料、绝缘或半绝缘材料、与沟道区域的界面能够形成阻止载流子经过的势垒的介质材料、或具有以上多种性质组合的任意合适材料，这里不再赘述。

参图6，介绍本申请场效应晶体管器件200的又一实施方式。

与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103内此时未形成等效漏区。场效应晶体管器件200通过有效沟道1041、等效源区1051连通源极区域101和漏极区域102以贡献工作电流。

在本实施方式中，相当于只通过等效源区1051的设置减弱了漏端电势对沟道区域103源端附近电势的影响，从而改善器件的短沟道效应。对应地，有效沟道1041直接连接到漏极区域102。

当器件开启时，在载流子传输中，源极区域101提供的载流子部分进入等效源区1051，并由等效源区1051远离源极区域101的一端注入有效沟道1041；流经有效沟道1041的载流子再注入回漏极区域102。也即，本实施方式中，只有导电区向有效沟道1041单向地注入载流子。

对应地，在本实施方式中，在与有效沟道1041长度方向垂直的平面上，等效源区1051的垂直投影位于载流子阻隔区106的垂直投影之内。在这样的实施方式中，由于不设置有等效漏区，此时载流子阻隔区106相当于“阻断”了等效源区1051中载流子直接注入漏极区域102的最短路径，从而同样起到减少器件关态电流的功能。

参图7，介绍本申请场效应晶体管器件300的又一实施方式。

与上述实施方式不同的是，本实施方式中在器件开启时，沟道区域103内此时未形成等效源区。场效应晶体管器件300通过有效沟道1041、等效漏区1052连通源极区域101和漏极区域102以贡献工作电流。

在本实施方式中，相当于只通过等效漏区1052的设置减弱了漏端电势对有效沟道1041的影响，从而改善器件的短沟道效应。对应地，有效沟道1041直接连接到源极区域。

当器件开启时，在载流子传输中，源极区域101提供的载流子进入有效沟道1041，其中的部分载流子由有效沟道1041远离源极区域101的一端注入等效漏区1052，并再注入回漏极区域102。也即，本实施方式中，只有有效沟道1041单向地向导电区注入载流子。

对应地，在本实施方式中，在与有效沟道1041长度方向垂直的平面上，等效漏区1052的垂直投影位于载流子阻隔区106的垂直投影之内。在这样的实施方式中，由于不设置有等效源区，此时载流子阻隔区106相当于“阻断”了源极区域101中载流子直接注入等效漏区1052的最短路径，从而同样起到减少器件关态电流的功能。

在以上的实施方式中可以看出，为了使得载流子阻隔区106具有更理想的减少器件关态电流的能力，载流子阻隔区106在有效沟道1041厚度方向上可以是具有尽量高的高度，并且，载流子阻隔区106的高度以器件开启时，不影响沟道104的形成为限。

在上述的实施方式中，已经示出了由栅极控制形成的沟道中的一部分构成有效沟道的结构。在这样的结构中，为了进一步改善器件抑制短沟道效应的能力，可以设置沟道中有效沟道的单位长度电导小于沟道中除有效沟道外其余部分的单位长度电导。以下介绍一些相应的实施方式。

参图8，介绍本申请场效应晶体管器件400的又一实施方式。

场效应晶体管器件400包括有源层10，该有源层包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。

沟道区域上方依次设置有绝缘层30和第一栅极20，并且，有效沟道1041对应的栅绝缘层302厚度大于其余部分栅绝缘层301厚度。也即，将等效源区1051和等效漏区1052对应部分的栅绝缘层301相对减薄，这样，可以增强有效沟道1041之外其余部分沟道1042对应栅极对相应部分沟道1042的调制能力，从而使得相应部分沟道1042的电导增加。

可配合地，本实施方式中，有效沟道1041对应的栅绝缘层302的介电常数还可以设置为大于其余部分栅绝缘层301，以进一步增加有效沟道1041之外其余部分沟道1042的电导。

参图9，介绍本申请场效应晶体管器件500的又一实施方式。

场效应晶体管器件500包括有源层10，该有源层10包括源极区域101、漏极区域102、以及沟道区域103。源极区域101和漏极区域102分别位于有源层10的两侧，沟道区域103位于该源极区域101和漏极区域102之间。

沟道区域103上方设置有第一栅极20，并且，第一栅极20中与有效沟道1041对应部分201和其余部分202由不同材质制成，从而使得第一栅极20中有效沟道201对应部分201和剩余部分202对对应形成的沟道具有不同的调制能力，而实现有效沟道1041的电导大于沟道104中除有效沟道1041外其余部分1042的电导。

在本实施方式中，如果场效应晶体管器件500为N型器件，则设置第一栅极20中与有效沟道1041对应部分201的功函数大于第一栅极20的其余部分202的功函数；对应地，如果场效应晶体管器件500为P型器件，则设置第一栅极20中与有效沟道1041对应部分201的功函数小于第一栅极20的其余部分202的功函数。

具体地，如果是N型器件，第一栅极20中与有效沟道1041对应部分201可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料；其余部分202可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料。如果是P型器件，第一栅极20中与有效沟道1041对应部分201可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料；其余部分202可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO

以下以一些具体的实施例介绍本申请中导电区的形成方式：

实施例1

导电区由沟道区域103A在远离有效沟道1041A一侧表面掺杂引入的载流子形成。

对应地，参照图10，如果是N型硅基器件100A，可以通过在沟道区域103A远离有效沟道1041A的表面掺杂施主原子，例如磷、砷等改变界面的掺杂浓度；参照图11，如果是P型硅基器件100A，可以通过在沟道区域103A远离有效沟道1041A的表面掺杂受主原子，例如硼，改变界面的掺杂浓度。

实施例2

配合参图12和图13，场效应晶体管器件100B还包括设置于有源层10B远离有效沟道1041B一侧表面的绝缘层40B，导电区A由绝缘层40B中的注入电荷通过静电感应在沟道区域的一侧表面形成。

对应地，参图12，如果是N型器件，可以通过在该绝缘层40B中的局部注入正电荷，例如H+、空穴实现；参图13，如果是P型器件，可以通过在该绝缘层40B中的局部注入负电荷，例如F-、Cl-、电子等实现。通过这样的方式，使得绝缘层40B中形成高密度的固定电荷，并通过静电感应，在沟道区域103B临近绝缘层40B处生成导电区A的载流子。需要说明的是，这里的“局部”是指绝缘层40B中与沟道区域中对应需要形成导电区A的部分区域。

在具体的电荷注入过程中，可以将电荷注入绝缘层40B中更加临近沟道区域103B的位置，以使得沟道区域103B中形成的导电区A能够储存更多的载流子。当然，在一些其它替换的实施例中，还可以采用“双绝缘层”的结构，具体包括一设置于沟道区域103B表面的电荷俘获层、以及覆盖于电荷俘获层上的常规绝缘层，该电荷俘获层可以采用更易存储电荷的材质、或者于其中引入金属或半导体的纳米粒子，以更稳定地存储电荷，从而保证导电区中载流子的稳定可控。

实施例3

参图14，场效应晶体管器件100C包括设置在有源层10C上的半导体材料层40C，该半导体材料层40C与有源层10C组成异质结构，导电区A由分布于异质结构中的二维电子气沟道或二维空穴气沟道形成。

具体地，半导体材料层40C和有源层10C具有不同的带隙宽度，半导体材料层40C可以分为分别与源极区域101C和漏极区域102C连接的两部分，从而使得形成的二维电子气沟道不会导通源漏极区域。

当然，在一些替换的实施例中，还可以例如通过对沟道区域103C进行表面处理以形成二维电子气沟道或二维空穴气沟道，这些本领域技术人员习知的形成二维电子气沟道或二维空穴气沟道的替换实施例都应当属于本申请的保护范围之内。并且，这里所说的半导体材料层40C可以为势垒层，该势垒层可以是含有掺杂或者是本征的。

实施例4

参图15，场效应晶体管器件100D制作为至少包括两个栅极的器件。具体地，场效应晶体管器件100D包括依次设置于有源层10D一侧表面的第一栅绝缘层30D和第一栅极20D、以及依次设置于有源层10D临近导电区A一侧表面的第二栅绝缘层40D和第二栅极50D。

第二栅极50D相应地分为两部分，一部分在有源层10D上的垂直投影连接源极区域101D，另一部分在有源层10D上的垂直投影连接漏极区域102D。这样，当在这两部分第二栅极50D上施加合适的偏压时，即可在沟道区域103D中对应位置分别形成连通源极区域101D和连通漏极区域102D的导电区A。

在该实施例中，第二栅极50D上施加的偏压绝对值应当大于器件被施加的开启电压绝对值。对应地，如果是N型器件，则在第二栅极50D上施加大于第一栅极20D的正偏压；如果是P型器件，则在第二栅极50D上施加绝对值大于第一栅极20D的负偏压。

实施例5

参图16，场效应晶体管器件100E制作为与实施例4类似的至少包括两个栅极。但不同的是，本实施例中，为了使得导电区A的电导能够大于沟道104E中除有效沟道1041E外部分1042E的电导，可以通过采用不同功函数栅极材料的第一栅极20E和第二栅极50E。也即：第一栅极20E与有源层10E的功函数差、和第二栅极50E与有源层10E的功函数差不相等来实现。

对应地，如果是N型器件，第一栅极20E可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料；第二栅极50E可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料。如果是P型器件，第一栅极20E可以采用较小功函数的金属如铝、铪、钛，或N型掺杂(n+)多晶硅，或调整化合物组分获得的较小功函数的Ru-Hf，WN，HfN，TiN，TaN，TaSiN等作为栅极材料；第二栅极50E可以采用较大功函数的金属如金、铂，或P型掺杂(P+)多晶硅，或调整化合物组分获得的较大功函数的ITO、RuO2、WN、MoN等作为栅极材料。

在N型器件中，还可以设置第一栅极20E与有源层10E的功函数差大于零(Φms>0V)，从而使得沟道104E为增强型沟道；同时，设置第二栅极50E与有源层10E的功函数差小于零(Φms＜0V)，使得导电区A在器件关闭状态时，也能够在其上施加的偏压作用下形成一定数量的载流子。在P型器件中，可以设置第一栅极20E与有源层的功函数差小于零(Φms＜0V)，从而使得沟道104E为增强型沟道；同时，设置第二栅极50E与有源层10E的功函数差大于零(Φms>0V)，使得导电区A在器件关闭状态时，也能够在其上施加的偏压作用下形成一定数量的载流子。

实施例6

参图17，场效应晶体管器件100F制作为与实施例4类似的至少包括两个栅极20F、50F。但不同的是，本实施例中，为了使得导电区A的电导能够大于沟道104F中除有效沟道1041F外部分1042F的电导，可以设置第二栅绝缘层40F的单位面积电容大于第一栅绝缘层30F的单位面积电容。

具体地，可以通过调控第一栅绝缘层30F和第二栅绝缘层40F的介电常数，或者第一栅绝缘层30F和第二栅绝缘层40F的厚度来实现。

例如，在第一栅绝缘层30F和第二栅绝缘层40F厚度相等时，可以只考虑栅绝缘层的介电常数因素，设置第二栅绝缘层40F的介电常数高于的第一栅绝缘层30F的介电常数即可。示范性地，第一栅绝缘层30F可以采用二氧化硅，第二栅绝缘层40F可以采用高介电常数的介质如二氧化铪、氧化铝等。

又例如，在第一栅绝缘层30F和第二栅绝缘层40F材质相同时，可以只考虑栅绝缘层厚度因素，设置第二栅绝缘层40F的厚度小于第一栅绝缘层30F的厚度。

在具体的器件应用中，上述实施例4至6中的第二栅极还可以是直接浮置或接地，避免过多的器件连接端增加器件应用的复杂度。

并且，以上各实施例中形成导电区的方式还可以是彼此结合地进行应用，以达到更佳的实施效果。

上述各实施方式/实施例介绍的场效应晶体管器件可以是平面结构器件，也可以是垂直结构器件。以下将以一种SOI器件(TFT器件)为例，示范性地说明本申请的方案在应用于SOI器件时的具体设置。

实施例7

参图18，为平面型顶栅结构TFT器件100G，并包括透光绝缘衬底40G、以及依次设置于衬底40G上有源层10G、栅介质层30G、以及栅极20G。有源层10G两侧分别掺杂形成源极区域101G和漏极区域102G，并分别外接源电极和漏电极；沟道区域103G位于源极区域101G和漏极区域102G之间。

衬底40G上通过离子注入等方式，在源极区域101G和漏极区域102G两侧分别形成正电荷区域60G。正电荷区域60G与栅极20G在沟道区域103G的垂直投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以在沟道区域103G中形成分别与源极区域101G和漏极区域102G连接的二维电子气70G，这里的二维电子气70G也即构成了导电区，载流子阻隔区80G形成在与源极区域101G和漏极区域102G连接的二维电子气70G之间。

当器件开启时，栅极20G下方形成沟道，沟道中垂直投影位于导电区之间的部分构成实际的有效沟道。

实施例8

参图19，为平面型底栅结构TFT器件100H，并包括透光绝缘衬底40H、以及依次设置于衬底40H上的栅极20H、栅介质层30H、以及有源层10H。本实施例中，有源层10H两侧分别设置有上层金属源电极501H和金属漏电极502H，有源层10H可以采用非晶IGZO金属氧化物半导体层，源电极501H和漏电极502H与有源层10H之间形成欧姆接触。源电极501H、漏电极502H下方的部分有源层也即分别构成源极区域、漏极区域，沟道区域则位于源极区域和漏极区域之间。

通过在器件上层覆盖的钝化层中离子注入分别连接源电极501H和漏电极502H的正电荷区域60H。正电荷区域60H与栅极20H在沟道区域的垂直投影之间具有交叠部分，相对应的，该交叠部分的正电荷区域可以在沟道区域中形成分别与源极区域和漏极区域连接的二维电子气70H，这里的二维电子气70H也即构成了导电区，载流子阻隔区80H形成在与源极区域和漏极区域连接的二维电子气70H之间。

当器件开启时，栅极20H上方形成沟道，沟道中垂直投影位于导电区70H之间的部分构成实际的有效沟道。

实施例9

参图20，为垂直结构SOI器件100I，并包括衬底60I、依次设置于衬底60I上的埋绝缘层50I和有源层10I、设置在有源层10I一侧的栅绝缘层30I、栅极20I。在远离衬底60I的方向上，源极区域101I和漏极区域102I分别位于有源层10I的下方和上方。沟道区域103I中形成有源极区域101I连通的等效源区1051I、以及与漏极区域102I连通的等效漏区1052I，载流子阻隔区106I形成于等效源区1051I和等效漏区1052I之间。

当在器件的栅极20I施加偏压使器件开启时，栅极20I控制在器件的沟道区域103I中形成连接源极区域101I和漏极区域102I的沟道104I，但是，沟道104I中只有与等效源区1051I、等效漏区1052I在沟道区域103I上垂直投影之间不交叠的部分才构成用于器件开启时传输工作电流的有效沟道1041I，也即沟道104I中的剩余部分1042I并不用于传输器件开启时的工作电流。

在上述的各实施方式/实施例中，器件中的源极区域和漏极区域可以为常见的重掺杂半导体源漏，也可以是金属-半导体结构的肖特基金属源漏；栅极可以是常见的金属-绝缘层-半导体MOS结构栅极，也可以是金属半导体结构的肖特基结栅极；有源层可以是单一半导体材料构成，也可以是包括沿其厚度方向或者平面延伸方向变化的至少两种半导体材料以形成复合沟道。

并且，等效源区和等效漏区可以是自发形成的，也可以是通过相应结构的栅极控制形成。

总体而言，在上述的实施例中，有效沟道、等效源区和/或等效漏区在沟道区域上叠加的垂直投影连通源极区域和漏极区域，从而保证有效沟道与等效源区和/或等效漏区的载流子能够至少在厚度方向上发生单向或者双向的注入，并构建源极区域到漏极区域的载流子通路。当然，参照图21，本申请并不排除在一些特别的实施例中，如果有效沟道、等效源区以及等效漏区在沟道区域103J上叠加的垂直投影并未能够连通器件100J的源极区域101J和漏极区域102J，而是具有一个“适当的间隔”，该间隔并未能完全切断载流子自等效源区1051J流向有效沟道1041J、以及自有效沟道1041J流向等效漏区1052J的通路，载流子在有效沟道1041J、等效源区1051J、等效漏区1052J之间的注入方向与沟道区域103J厚度方向呈一夹角，这样的实施方式也应当属于本申请的保护范围之内。

以下为应用本申请上述实施方式/实施例的SOI器件进行SilvacoTCAD仿真验证的结果。

仿真例1

在仿真例1中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”。作为对比的为与本申请SOI器件具有类似结构的SOI器件，区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)中未设置载流子阻隔区，且对比SOI器件的有源区厚度与本申请SOI器件相等。

仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm

参图22，为本申请SOI器件与对比SOI器件在漏端电压V

参图23，为本申请SOI器件与对比SOI器件在栅端电压V

仿真例2

在仿真例2中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”。

仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm

参图24，为本申请SOI器件在不同载流子阻隔区高度和漏端电压V

参图25，为本申请SOI器件在不同载流子阻隔区高度和栅端电压V

仿真例3

在仿真例3中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”。

仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm

参图26，为本申请SOI器件在不同介电常数载流子阻隔区和漏端电压V

参图27，为本申请SOI器件在不同介电常数载流子阻隔区和栅端电压V

仿真例4

在仿真例4中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”。作为对比的为与本申请SOI器件具有类似结构的SOI器件，区别仅在于作为对比的SOI器件(本仿真例中称为对比SOI器件)中未设置载流子阻隔区，且对比SOI器件的有源区厚度等于本申请SOI器件中有源区厚度减去载流子阻隔区的高度。

仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm

参图28，为本申请SOI器件与对比SOI器件在漏端电压V

参图29，为本申请SOI器件与对比SOI器件在栅端电压V

仿真例5

在仿真例5中，将应用本申请上述实施方式/实施例的SOI器件称为“本申请SOI器件”。

仿真参数：源漏掺杂为N型，掺杂浓度为1E21cm

参图30，为本申请SOI器件在不同介电常数载流子阻隔区和漏端电压V

参图31，为本申请SOI器件在不同介电常数载流子阻隔区和栅端电压V

上面结合附图阐述的具体实施方式描述了示例性实施例，但并不表示可以实现的或者落入权利要求书的保护范围的所有实施例。在整个本说明书中使用的术语“示例性”意味着“用作示例、实例或例示”，并不意味着比其它实施例“优选”或“具有优势”。出于提供对所描述技术的理解的目的，具体实施方式包括具体细节。然而，可以在没有这些具体细节的情况下实施这些技术。在一些实例中，为了避免对所描述的实施例的概念造成难以理解，公知的结构和装置以框图形式示出。

本公开内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本公开内容。对于本领域普通技术人员来说，对本公开内容进行的各种修改是显而易见的，并且，也可以在不脱离本公开内容的保护范围的情况下，将本文所对应的一般性原理应用于其它变型。因此，本公开内容并不限于本文所描述的示例和设计，而是与符合本文公开的原理和新颖性特征的最广范围相一致。