静电放电ESD触发电路及触发方法
文献发布时间:2024-04-18 20:00:50
技术领域
本发明涉及静电放电(ElectroStatic Discharge,ESD)保护,更具体地,涉及一种使用电压检测电路来检测受ESD保护的(ESD-protected)电源电压上发生的ESD事件的ESD触发电路及相关方法。
背景技术
ESD保护是电磁兼容性(Electro Magnetic Compatibility,EMC)要求的一部分。它是通过限制可能造成物理损坏的电磁能量的接收,使设备在其电磁环境中正常运行的能力。基于频率检测的ESD触发电路是一种常见方法,其通常用于人体模型(Human-BodyModel,HBM)/充电器件模型(Charged-Device Model,CDM)事件保护。然而,基于频率检测的ESD触发电路无法检测到持续时间较长的ESD脉冲的出现。因此,需要一种创新的ESD触发电路,其能够覆盖慢速ESD事件(也即,长持续时间的ESD脉冲)和/或快速ESD事件(也即,短持续时间的ESD脉冲)。
发明内容
本发明提供静电放电ESD触发电路及触发方法。
在一个实施例中,本发明提供一种静电放电ESD触发电路,其可包括:电压检测电路,用于根据受ESD保护的电源电压和附加电源电压来检测受ESD保护的电源电压上的ESD事件的发生,并响应于在所述受ESD保护的电源电压上检测到的所述ESD事件而有效使能信号,其中所述附加电源电压独立于所述受ESD保护的电源电压;和触发电路,用于根据所述使能信号控制所述受ESD保护的电源电压的ESD保护的激活。
在另一个实施例中,本发明提供一种静电放电ESD触发方法,其可包括:根据受ESD保护的电源电压和附加电源电压来检测受ESD保护的电源电压上的ESD事件的发生,其中所述附加电源电压独立于所述受ESD保护的电源电压;响应于在所述受ESD保护的电源电压上检测到的所述ESD事件而有效使能信号;和根据所述使能信号控制所述受ESD保护的电源电压的ESD保护的激活。
如上所述,本发明实施例通过实施上述实施例根据受ESD保护的电源电压和附加电源电压来检测受ESD保护的电源电压上的ESD事件的发生,由此可解决现有技术中指出的基于频率检测的ESD触发电路无法检测到持续时间较长的ESD脉冲的出现的缺陷。
附图说明
图1是根据本发明实施例的ESD保护装置的示意图。
图2是根据本发明实施例的第一电压检测电路设计的示意图。
图3是根据本发明实施例的第二电压检测电路设计的示意图。
图4-11是根据本发明实施例的不同ESD保护设计的示意图。
图12是根据本发明实施例的另一种ESD保护装置的示意图。
具体实施方式
某些术语在以下说明书和权利要求书中通篇使用,其涉及特定组件。如本领域技术人员将理解的,电子设备制造商可以用不同的名称来指代组件。本文档并不旨在区分名称不同但功能相同的组件。在以下描述和权利要求书中,措辞“包括”和“包含”以开放式方式使用,因此应解释为意指“包括但不限于”。此外,措辞“耦接”旨在表示间接或直接的电连接。因此,如果一个设备耦接到另一个设备,则该连接可以通过直接电连接,或者通过经由其它设备和连接的间接电连接。
图1是根据本发明实施例的ESD保护装置的示意图。ESD保护装置100用于为耦合在受ESD保护的电源电压VDD1和接地电压VSS之间的一个或多个受保护器件10提供ESD保护,它可以包括ESD触发电路102和ESD钳位电路104。在本实施例中,ESD触发电路102可以包括电压检测电路106、频率检测电路108和触发电路110。电压检测电路106被布置为根据受ESD保护的电源电压VDD1和附加电源电压VDD2来检测受ESD保护的电源电压VDD1上的第一类型ESD事件(例如,由长持续时间的ESD脉冲引起的慢速ESD事件)的发生,并响应于在受ESD保护的电源电压VDD1上检测到第一类型ESD事件而有效(assert)使能信号(enable signal)Vo(可互换地称之为:ESD事件检测信号)。请注意,附加电源电压VDD2独立于受ESD保护的电源电压VDD1。换言之,电压检测电路106执行的ESD脉冲检测不仅仅基于受ESD保护的电源电压VDD1。由于使用了独立于受ESD保护的电源电压VDD1的附加电源电压VDD2,因此可以精确调整ESD启动电压(turn-on voltage)。下面将结合附图对电压检测电路106进行进一步的详细描述。
图2是根据本发明实施例的第一电压检测电路设计的示意图。图1所示的电压检测电路106可以使用图2所示的电压检测电路200来实现。如图2所示,电压检测电路200包括参考电压产生电路202、分压电路204、电压比较电路206和反馈路径208(为可选的)。参考电压产生电路202被布置为根据附加电源电压VDD2生成参考电压Vref作为ESD检测阈值,其中参考电压Vref低于电源电压VDD2且高于接地电压VSS。由于参考电压产生电路202工作于独立于VDD1电源域的VDD2电源域,因此参考电压Vref(其充当ESD检测阈值)的设置不受电源电压VDD1上的ESD事件的影响,并可精确调整以满足要求。
分压电路204被布置为根据受ESD保护的电源电压VDD1和分压比(divider ratio)DR产生分压电压,并输出分压电压来作为电压比较电路206的输入电压Vin。即Vin=VDD1×DR,其中,0<DR<1。举例来说,但不限于此,分压比DR可以是可编程的,从而允许ESD启动条件是动态可调整的。例如,在参考电压产生电路202确定参考电压Vref的电压电平后,参考电压Vref变为恒定电压。因此,通过调整分压电路204的分压比DR,在电压比较电路206的一个输入节点处出现的输入电压Vin可在受ESD保护的电源电压VDD1的相同电压电平下变化。当分压比DR被设置为第一值时,除非受ESD保护的电源电压VDD1高于第一电压阈值,否则ESD保护不会被激活(也即,不会被启动)。当分压比DR被设置为不同于第一值的第二值时,除非受ESD保护的电源电压VDD1高于不同于第一电压阈值的第二电压阈值,否则ESD保护不会被激活。通过使用分压电路204使得能够在参考电压Vref恒定的情况下调整ESD检测标准。
电压比较电路206被布置为通过比较输入电压Vin和参考电压Vref来设置使能信号Vo。由于输入电压Vin源自受ESD保护的电源电压VDD1,因此当输入电压Vin高于参考电压Vref时,电压比较电路206可检测到受ESD保护的电源电压VDD1上的第一类型ESD事件(例如,慢速ESD事件)。具体地,当输入电压Vin高于参考电压Vref时,使能信号Vo被电压比较电路206有效(例如,Vo=高)。
在本实施例中,电压检测电路106在ESD保护的启动/关闭控制中支持迟滞(hysteresis),使得有效(assert)使能信号Vo(以用于激活ESD保护(例如,ESD钳位电路104))的条件可以与无效(de-assert)使能信号Vo(以用于去激活ESD保护(例如,ESD钳位电路104))的条件不同。具体地,分压电路204经由反馈路径208接收使能信号Vo。在该实施例中,当输入电压Vin不再高于(也即,小于或等于)参考电压Vref时,使能信号Vo被电压比较电路206无效(例如,Vo=低)。在使能信号Vo被有效后(例如,Vo=高),可以调整分压比以延迟无效使能信号Vo的时间(也即,延长ESD保护(例如ESD钳位)处于工作状态的时间段)。然而,这仅用于说明目的,并不意味着对本发明的限制。在一种替代设计中,可以省略电压比较电路206和分压电路204之间的反馈路径208。
如上所述,ESD启动电压可以通过分压电路204的可编程分压比来调节。然而,这仅用于说明的目的,并不意味着对本发明的限制。实际上,分压电路204可以是可选的。图3是根据本发明实施例的第二电压检测电路设计的示意图。图1所示的电压检测电路106可以使用图3所示的电压检测电路300来实现。在本实施例中,电压比较电路206的输入电压Vin直接由受ESD保护的电源电压VDD1设定(也即,Vin=VDD1)。因此,当输入电压Vin(也即,Vin=VDD1)高于参考电压Vref时,电压比较电路206有效使能信号Vo(也即,Vo=高)来指示第一类型ESD事件(例如,慢速ESD事件)的发生(或开始),且当输入电压Vin(也即,Vin=VDD1)不再高于参考电压Vref时,电压比较电路206无效使能信号Vo(也即,Vo=低)来指示第一类型ESD事件(例如,慢速ESD事件)的消失(或结束)。通过正确设置参考电压Vref,可以通过比较受ESD保护的电源电压VDD1和参考电压Vref来检测受ESD保护的电源电压VDD1上的第一类型ESD事件(例如,慢速ESD事件)。具体地,由于参考电压产生电路202所使用的附加电源电压VDD与受ESD保护的电源电压VDD1无关,因此可以自由地调节参考电压Vref以设置满足任何ESD要求的ESD启动电压。
关于图1所示的频率检测电路108,其被布置为根据受ESD保护的电源电压VDD1的时域变化来检测受ESD保护的电源电压VDD1上的第二类型ESD事件(例如,由短持续时间ESD脉冲引起的快速ESD事件)的发生,并响应于在受ESD保护的电源电压VDD1上检测到第二类型ESD事件而有效使能信号Vo。例如,频率检测电路108可以使用任何传统的基于频率检测的ESD触发器设计来实现,例如基于电阻器-电容器(RC)的电路。简单来说,本发明对于频率检测电路108的电路设计并无限制。为简洁起见,在此省略对频率检测电路108的进一步描述。
触发电路110被布置为根据使能信号Vo控制受ESD保护的电源电压VDD1的ESD保护的激活。在该实施例中,触发电路110被布置为根据使能信号Vo(可由电压检测电路106和频率检测电路108中的任意一个有效)来控制受ESD保护的电源电压VDDl的ESD保护的激活。换句话说,使能信号Vo由电压检测电路106和频率检测电路108共同控制。触发电路110可以使用任何传统的触发电路设计来实现,并且ESD钳位电路104(当被触发电路110激活时,其负责对受ESD保护的电源电压VDD1施加ESD保护)可以使用任何传统的ESD钳位电路设计来实现。例如,触发电路110可以使用反相器来实现,并且ESD钳位电路104可以使用一个或多个钳位晶体管来实现。简单来说,本发明对触发电路110与ESD钳位电路104的电路设计并无限制。为简洁起见,在此省略对触发电路110与ESD钳位电路104的进一步描述。此外,由于电压检测电路106和频率检测电路108的集成,ESD触发电路102可以覆盖全范围的ESD事件,包括频率检测的ESD事件(例如,快速ESD事件)和电压检测的ESD事件(例如,慢速ESD事件)。
所提出的ESD触发电路102可以被任何ESD保护装置使用。为了更好地理解本发明的技术特征,下面提供几个实施例。
图4-11是根据本发明实施例的不同ESD保护设计的示意图,每个设计都使用所提出的ESD触发电路102。如图4所示,ESD触发电路102可用于控制具有使用N沟道金属氧化物半导体(NMOS)晶体管MN实现的钳位晶体管的ESD钳位电路104的激活。如图5所示,ESD触发电路102可用于控制具有使用P沟道金属氧化物半导体(PMOS)晶体管MP实现的钳位晶体管的ESD钳位电路104的激活。如图6所示,触发电路110可以是用于控制具有使用NMOS晶体管MN_1-MN_K实现的K(K≥2)个钳位晶体管的ESD钳位电路104的激活的多级触发电路。如图7所示,触发电路110可以是用于控制具有使用PMOS晶体管MP_1-MP_K实现的K(K≥2)个钳位晶体管的ESD钳位电路104的激活的多级触发电路。如图8所示,ESD触发电路102可用于控制具有使用N型场氧化物器件NFOD实现的钳位晶体管的ESD钳位电路104的激活。如图9所示,ESD触发电路102可用于控制具有使用P型场氧化物器件PFOD实现的钳位晶体管的ESD钳位电路104的激活。如图10所示,电压检测电路106可以使用前述图2所示的参考电压产生电路202、分压电路204和电压比较电路206来实现。频率检测电路108可以使用电阻器R和电容器C来实现,触发电路110可以使用反相器INV来实现,并且ESD钳位电路104可以使用NMOS晶体管MN来实现。如图11所示,电压检测电路106可以使用前述图2所示的参考电压产生电路202、分压电路204、电压比较电路206和反馈路径208来实现。频率检测电路108可以使用电阻器R和电容器C来实现,触发电路110可以使用反相器INV来实现,并且ESD钳位电路104可以使用NMOS晶体管MN来实现。
如上所述,电压检测电路106和频率检测电路108集成在同一个ESD触发电路102中以覆盖全范围的ESD事件,包括频率检测的ESD事件(例如,快速ESD事件)和电压检测的ESD事件(例如,慢速ESD事件)。然而,这仅用于说明目的,并不意味着对本发明的限制。实际上,使用所提出的电压检测电路来覆盖电压检测的ESD事件(例如,慢速ESD事件)的任何ESD装置也落入本发明的范围内。
图12是根据本发明实施例的另一种ESD保护装置的示意图。ESD保护装置1200用于为耦接于受ESD保护的电源电压VDD1与接地电压VSS之间的一或多个受保护器件10提供ESD保护,它包括ESD触发电路1202以及前述的ESD钳位电路104。ESD触发电路102与1202的主要差异在于,ESD触发电路1202不包括前述的频率检测电路108。因此,使能信号Vo仅由电压检测电路106控制,其中电压检测电路106可以使用图2所示的电压检测电路200或图3所示的电压检测电路300来实现。由于本领域技术人员在阅读上述段落后可以容易地理解ESD触发电路1202的细节,因此为了简洁,在此省略进一步的描述。
本领域技术人员将容易地观察到,在保持本发明的教导的同时,可以对设备和方法进行多种修改和改变。因此,上述公开应被解释为仅由所附权利要求的界限所限制。
- 用于管幕顶管机的辅助出土装置以及顶进设备
- 用于管排管幕施工的控制出土量的顶进管排及其顶进方法