过压保护电路、方法、电子设备及存储介质

技术领域

本发明涉及电路技术领域，尤其涉及一种过压保护电路、方法、电子设备及存储介质。

背景技术

电子设备在启动或工作期间，其电源输出端容易出现高电压，对整体电路造成损伤，最后造成芯片的毁坏，这是因为电子器件都有可以承受的最大额定电压，一旦超出最大的耐压范围，就会减小器件的使用寿命，甚至损坏器件，并且过高的输出电压也会导致负载电路的损害，所以过压保护电路对整体电路的防护有着重要意义。

现有过压保护电路是将由过压信号引起的电流信号转换成电压信号之后，再与基准电压进行比较，以确定是否存在过压情况。然而，在现有过压保护电路结构中，当供电单元的输出电压变化时，过压保护电路输出的逻辑电平在电压临界点不断跳变，容易对过压保护过程造成干扰，导致芯片不断地开启和关闭。

因此，现在亟需一种过压保护电路、方法、电子设备及存储介质来解决上述问题。

发明内容

针对现有技术存在的问题，本发明提供一种过压保护电路、方法、电子设备及存储介质。

本发明提供一种过压保护电路，包括比较模块和迟滞模块，其中：

所述比较模块与目标电源端的输出端连接，用于将所述目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到所述迟滞模块；

所述迟滞模块的输入端连接所述比较模块的输出端，用于在通过所述比较结果确定所述输出电压存在过压情况时，根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压，其中，所述迟滞模块是由1个迟滞比较器、2个反相器和多个MOS管构成的。

根据本发明提供的一种过压保护电路，所述比较模块包括分压子电路、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，其中：

所述分压子电路包括第一电阻和第二电阻，所述第一电阻的第一端连接目标电源端的输出端，所述第一电阻的第二端与所述第二电阻的第一端以及所述第四PMOS管的栅极连接，所述第二电阻的第一端连接所述第四PMOS管的栅极，所述第二电阻的第二端接地，所述分压子电路用于对所述输出电压进行分压，以将分压后的输出电压与所述基准电压进行比较；

所述第一PMOS管的栅极连接第一偏置电压，所述第一PMOS管的源极连接所述第二PMOS管的源极以及所述第三PMOS管的源极；所述第一PMOS管的漏极连接所述第一NMOS管的漏极、所述第一NMOS管的栅极，以及所述第二NMOS管的栅极；

所述第二PMOS管的源极连接所述第一PMOS管的源极以及所述第三PMOS管的源极，所述第二PMOS管的漏极连接所述第二NMOS管的漏极，所述第二PMOS管的栅极连接所述第三PMOS管的栅极以及所述第二PMOS管的漏极；

所述第三PMOS管的源极连接所述第二PMOS管的源极以及所述第一PMOS管的源极，所述第三PMOS管的漏极连接所述第四PMOS管的源极以及所述第五PMOS管的源极，所述第三PMOS管的栅极连接所述第二PMOS管的漏极；

所述第四PMOS管的源极连接所述第五PMOS管的源极，所述第四PMOS管的漏极连接所述第三NMOS管的漏极、所述第三NMOS管的栅极以及所述第四NMOS管的栅极；

所述第五PMOS管的栅极连接所述基准电压，所述第五PMOS管的漏极连接所述第四NMOS管的漏极；

所述第一NMOS管的栅极连接所述第二NMOS管的栅极以及所述第一NMOS管的漏极，所述第一NMOS管的源极接地；

所述第二NMOS管的源极连接所述第一NMOS管的源极、所述第三NMOS管的源极以及第四NMOS管的源极，所述第二NMOS管与所述第一NMOS管构成第一电流镜。

根据本发明提供的一种过压保护电路，所述迟滞模块包括第一级迟滞子电路和第二级迟滞子电路，所述第一级迟滞子电路和所述第二级迟滞子电路用于根据所述比较结果进行两级迟滞，以生成所述目标逻辑电压，其中：

所述第二级迟滞子电路中的MOS管与所述比较模块中的所述第二PMOS管以及所述第三PMOS管构成第二电流镜。

根据本发明提供的一种过压保护电路，所述第一级迟滞子电路包括所述迟滞比较器、第一反相器、第六PMOS管和第五NMOS管，其中：

所述迟滞比较器的输入端连接所述第六PMOS管的漏极以及所述第五NMOS管的漏极，所述迟滞比较器的输出端连接所述第一反相器的输入端；

所述第一反相器的输出端连接所述第二级迟滞子电路；

所述第六PMOS管的栅极连接第二偏置电压，所述第六PMOS管的源极连接所述第三PMOS管的源极；

所述第五NMOS管的源极连接所述第四NMOS管的源极，所述第五NMOS管的栅极连接所述第五PMOS管的漏极以及所述第四NMOS管的漏极。

根据本发明提供的一种过压保护电路，所述第二级迟滞子电路包括第二反相器、第七PMOS管、第八PMOS管和第九PMOS管，其中：

所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端输出所述目标逻辑电压；

所述第七PMOS管的源极连接所述第三PMOS管的源极、所述第八PMOS管的源极以及所述第六PMOS管的源极，所述第七PMOS管的栅极连接所述第二PMOS管的栅极、所述第三PMOS管的栅极、所述第八PMOS管的栅极以及所述第二PMOS管的漏极，所述第七PMOS管的漏极连接所述第九PMOS管的源极；

所述第八PMOS管的源极连接所述第六PMOS管的源极，所述第八PMOS管的漏极连接所述第五NMOS管的漏极、所述第六PMOS管的漏极以及所述迟滞比较器的输入端；

所述第九PMOS管的栅极连接所述第一反相器的输出端，所述第九PMOS管的漏极连接所述第五PMOS管的漏极；

其中，所述第二PMOS管、所述第三PMOS管、所述第七PMOS管和所述第八PMOS管构成所述第二电流镜。

根据本发明提供的一种过压保护电路，所述迟滞比较器包括第十PMOS管、第十一PMOS管、第十二PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第三电阻和第四电阻，其中：

所述第十PMOS管的源极连接第一电源端，所述第十PMOS管的漏极连接所述第十一PMOS管的源极以及所述第十二PMOS管的源极；

所述第十一PMOS管的漏极连接所述第七NMOS管的漏极；

所述第十二PMOS管的漏极连接所述第三电阻的第一端，所述第十二PMOS管的栅极连接所述第七NMOS管的漏极、所述第八NMOS管的栅极以及所述第十一PMOS管的漏极；

所述第六NMOS管的源极连接所述第四电阻的第一端，所述第六NMOS管的漏极连接所述第七NMOS管的源极以及所述第八NMOS管的源极；

所述第七NMOS管的源极连接所述第八NMOS管的源极；

所述第八NMOS管的漏极连接第二电源端；

所述第三电阻的第二端接地，所述第四电阻的第二端接地；

其中，所述迟滞比较器的输入端连接所述第十PMOS管的栅极、所述第十一PMOS管的栅极、所述第六NMOS管的栅极以及所述第七NMOS管的栅极；所述迟滞比较器的输出端连接所述第十一PMOS管的漏极、所述第十二PMOS管的栅极、所述第七NMOS管的漏极以及所述第八NMOS管的栅极。

根据本发明提供的一种过压保护电路，所述迟滞模块的目标阈值电压是通过所述第十PMOS管与所述第十二PMOS管之间宽长比的比值，以及所述第六NMOS管与所述第八NMOS管之间宽长比的比值确定的。

本发明还提供一种基于上述任一所述过压保护电路的过压保护方法，包括：

通过比较模块，将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块；

若所述迟滞模块通过所述比较结果，确定所述输出电压存在过压情况，则根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压；

通过所述目标逻辑电压对目标器件进行过压保护。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述过压保护方法。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述过压保护方法。

本发明提供的过压保护电路、方法、电子设备及存储介质，通过比较模块将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块，当迟滞模块通过比较结果确定输出电压存在过压情况时，则根据比较结果进行两级迟滞，使得生成的目标逻辑电压不会因输出电压的变化而反复跳变，提高了过压保护电路的抗干扰能力。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图进行简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的过压保护电路的结构示意图；

图2为本发明提供的过压保护电路的整体电路结构图；

图3为本发明提供的迟滞比较器的电路结构示意图；

图4为本发明提供的过压保护方法的流程示意图；

图5为本发明提供的电子设备的结构示意图；

附图标记：

101：比较模块；102：迟滞模块；103：第一级迟滞子电路；1031：迟滞比较器；104：第二级迟滞子电路；P1：第一PMOS管；P2：第二PMOS管；P3：第三PMOS管；P4：第四PMOS管；P5：第五PMOS管；P6：第六PMOS管；P7：第七PMOS管；P8：第八PMOS管；P9：第九PMOS管；P10：第十PMOS管；P11：第十一PMOS管；P12：第十二PMOS管；N1：第一NMOS管；N2：第二NMOS管；N3：第三NMOS管；N4：第四NMOS管；N5：第五NMOS管；N6：第六NMOS管；N7：第七NMOS管；N8：第八NMOS管；R1：第一电阻；R2：第二电阻；R3：第三电阻；R4：第四电阻；INV1：第一反相器；INV2：第二反相器。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

过压保护是指被保护线路电压超过预定的最大值时，使电源断开或使受控设备电压降低的一种保护方式，现有过压保护电路主要是由电流电压转换模块与误差放大器(Error Amplifier，简称EA)模块构成，存在结构繁琐、功耗大等缺陷，并且，由于现有过压保护电路中的输出电压在变化时，会造成逻辑电平在电压临近点上不断跳变，对过压保护造成较大干扰，导致芯片不断地开启和关闭。

本发明针对现有过压保护电路中存在的缺陷，提出一种新的过压保护电路结构，通过在过压保护电路中增加两级迟滞功能，提高了电路的抗干扰能力，同时，无需采用现有过压保护电路的EA模块和电流电压转换模块，使得电路更为简化且功耗更小。

图1为本发明提供的过压保护电路的结构示意图，如图1所示，本发明提供了一种过压保护电路，包括比较模块101和迟滞模块102，其中：

所述比较模块101与目标电源端的输出端连接，用于将所述目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到所述迟滞模块102。

在本发明中，比较模块101的目的是将电源端的输出电压与基准电压进行比较，并产生一个相应的输出信号，通常为逻辑高电平或逻辑低电平，例如，当输出电压大于基准电压时，比较模块101的输出会处于高电平状态，在这种情况下，可以将比较模块101视为“开关闭合”的状态，表示输出电压大于基准电压；当输出电压小于基准电压时，比较模块101的输出会处于低电平状态，在这种情况下，可以将比较模块101视为“开关断开”的状态，表示输出电压小于基准电压。由于本发明对比较模块101的电路结构进行了改进，使得比较模块101的电路结构更为简化，其电路结构可参考后续内容。

所述迟滞模块102的输入端连接所述比较模块101的输出端，用于在通过所述比较结果确定所述输出电压存在过压情况时，根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压，其中，所述迟滞模块是由1个迟滞比较器、2个反相器和多个MOS管构成的。

在本发明中，比较模块101将获取的电压信号与设定的基准电压进行比较，并产生一个比较结果。当迟滞模块102接收到比较模块101产生的比较结果后，将根据比较结果，控制过压保护电路的触发时序。

具体地，在本发明中，迟滞模块102包括第一级迟滞子电路103和第二级迟滞子电路104，比较模块101先对输出电压VOUT进行分压，然后将其与基准电压V

本发明提供的过压保护电路，通过比较模块将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块，当迟滞模块通过比较结果确定输出电压存在过压情况时，则根据比较结果进行两级迟滞，使得生成的目标逻辑电压不会因输出电压的变化而反复跳变，提高了过压保护电路的抗干扰能力。

在上述实施例的基础上，所述比较模块101包括分压子电路、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4，其中：

所述分压子电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的第一端连接目标电源端的输出端，所述第一电阻R1的第二端与所述第二电阻R2的第一端以及所述第四PMOS管P4的栅极连接，所述第二电阻R2的第一端连接所述第四PMOS管P4的栅极，所述第二电阻R2的第二端接地，所述分压子电路用于对所述输出电压VOUT进行分压，以将分压后的输出电压VOUT与所述基准电压V

所述第一PMOS管P1的栅极连接第一偏置电压V

所述第二PMOS管P2的源极连接所述第一PMOS管P1的源极以及所述第三PMOS管P3的源极，所述第二PMOS管P2的漏极连接所述第二NMOS管N2的漏极，所述第二PMOS管P2的栅极连接所述第三PMOS管P3的栅极以及所述第二PMOS管P2的漏极；

所述第三PMOS管P3的源极连接所述第二PMOS管P2的源极以及所述第一PMOS管P1的源极，所述第三PMOS管P3的漏极连接所述第四PMOS管P4的源极以及所述第五PMOS管P5的源极，所述第三PMOS管P3的栅极连接所述第二PMOS管P2的漏极；

所述第四PMOS管P4的源极连接所述第五PMOS管P5的源极，所述第四PMOS管P4的漏极连接所述第三NMOS管N3的漏极、所述第三NMOS管N3的栅极以及所述第四NMOS管N4的栅极；

所述第五PMOS管P5的栅极连接所述基准电压V

所述第一NMOS管N1的栅极连接所述第二NMOS管N2的栅极以及所述第一NMOS管N1的漏极，所述第一NMOS管N1的源极接地；

所述第二NMOS管N2的源极连接所述第一NMOS管N1的源极、所述第三NMOS管N3的源极以及第四NMOS管N4的源极，所述第二NMOS管N2与所述第一NMOS管N1构成第一电流镜。

图2为本发明提供的过压保护电路的整体电路结构图，可参考图2所示，在本发明中，比较模块101中无需再设置EA模块和电流电压转换模块，且电路结构更为简化，使得功耗降低。同时，通过将第二NMOS管N2与第一NMOS管N1连接在一起，可以构成一个第一电流镜，以提供稳定的输出电流。

在上述实施例的基础上，所述迟滞模块102包括第一级迟滞子电路103和第二级迟滞子电路104，所述第一级迟滞子电路103和所述第二级迟滞子电路104用于根据所述比较结果进行两级迟滞，以生成所述目标逻辑电压，其中：

所述第二级迟滞子电路104中的MOS管与所述比较模块101中的所述第二PMOS管P2以及所述第三PMOS管P3构成第二电流镜。

在本发明中，二级迟滞功能的过压保护电路结构，可防止由输出电压VOUT的变化使目标逻辑电平V

在上述实施例的基础上，所述第一级迟滞子电路103包括所述迟滞比较器1031、第一反相器INV1、第六PMOS管P6和第五NMOS管N5，其中：

所述迟滞比较器1031的输入端连接所述第六PMOS管P6的漏极以及所述第五NMOS管N5的漏极，所述迟滞比较器1031的输出端连接所述第一反相器INV1的输入端；

所述第一反相器INV1的输出端连接所述第二级迟滞子电路104；

所述第六PMOS管P6的栅极连接第二偏置电压V

所述第五NMOS管N5的源极连接所述第四NMOS管N4的源极，所述第五NMOS管N5的栅极连接所述第五PMOS管P5的漏极以及所述第四NMOS管N4的漏极。

在本发明中，提供了一种具体的第一级迟滞子电路103的电路结构，通过第六PMOS管P6、第五NMOS管N5以及迟滞比较器1031构成了第一级迟滞功能，当输出电压VOUT超过某个阈值时，第一级迟滞子电路103会将其转换为高电平输出，并将输出信号发送到第二级迟滞子电路104；同时，第二级迟滞子电路104的输出信号也会反馈到第一级迟滞子电路103，以影响第一级迟滞子电路103的迟滞比较器1031，防止出现逻辑电平跳变情况。

在上述实施例的基础上，所述第二级迟滞子电路104包括第二反相器INV2、第七PMOS管P7、第八PMOS管P8和第九PMOS管P9，其中：

所述第二反相器INV2的输入端连接所述第一反相器INV1的输出端，所述第二反相器INV2的输出端输出所述目标逻辑电压V

所述第七PMOS管P7的源极连接所述第三PMOS管P3的源极、所述第八PMOS管P8的源极以及所述第六PMOS管P6的源极，所述第七PMOS管P7的栅极连接所述第二PMOS管P2的栅极、所述第三PMOS管P3的栅极、所述第八PMOS管P8的栅极以及所述第二PMOS管P2的漏极，所述第七PMOS管P7的漏极连接所述第九PMOS管P9的源极；

所述第八PMOS管P8的源极连接所述第六PMOS管P6的源极，所述第八PMOS管P8的漏极连接所述第五NMOS管N5的漏极、所述第六PMOS管P6的漏极以及所述迟滞比较器1031的输入端；

所述第九PMOS管P9的栅极连接所述第一反相器INV1的输出端，所述第九PMOS管P9的漏极连接所述第五PMOS管P5的漏极；

其中，所述第二PMOS管P2、所述第三PMOS管P3、所述第七PMOS管P7和所述第八PMOS管P8构成所述第二电流镜。

在本发明中，可参考图2所示，当电路正常工作时，第五NMOS管N5的栅极电压为低，此时第五NMOS管N5不导通，第九PMOS管P9的栅极电压为高，第九PMOS管P9截止。经过第四NMOS管N4的电流只有第五PMOS管P5的漏极电流，此时的电压是V

在上述实施例的基础上，所述迟滞比较器1031包括第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第三电阻R3和第四电阻R4，其中：

所述第十PMOS管P10的源极连接第一电源端VDD，所述第十PMOS管P10的漏极连接所述第十一PMOS管P11的源极以及所述第十二PMOS管P12的源极；

所述第十一PMOS管P11的漏极连接所述第七NMOS管的漏极N7；

所述第十二PMOS管P12的漏极连接所述第三电阻R3的第一端，所述第十二PMOS管P12的栅极连接所述第七NMOS管N7的漏极、所述第八NMOS管N8的栅极以及所述第十一PMOS管P11的漏极；

所述第六NMOS管N6的源极连接所述第四电阻R4的第一端，所述第六NMOS管N6的漏极连接所述第七NMOS管N7的源极以及所述第八NMOS管N8的源极；

所述第七NMOS管N7的源极连接所述第八NMOS管N8的源极；

所述第八NMOS管N8的漏极连接第二电源端VDD；

所述第三电阻R3的第二端接地，所述第四电阻R4的第二端接地；

其中，所述迟滞比较器1031的输入端连接所述第十PMOS管P10的栅极、所述第十一PMOS管P11的栅极、所述第六NMOS管N6的栅极以及所述第七NMOS管N7的栅极；所述迟滞比较器1031的输出端连接所述第十一PMOS管P11的漏极、所述第十二PMOS管P12的栅极、所述第七NMOS管N7的漏极以及所述第八NMOS管N8的栅极。

图3为本发明提供的迟滞比较器的电路结构示意图，可参考图3所示，第十PMOS管P10的栅极、第十一PMOS管P11的栅极、第六NMOS管N6的栅极以及第七NMOS管N7的栅极连接在一起；第十PMOS管P10的漏极与第十一PMOS管P11的源极、第十二PMOS管P12的源极连接；第十一PMOS管P11的漏极与第十二PMOS管P12的栅极、第七NMOS管N7的漏极、第八NMOS管N8的栅极连接。

在上述实施例的基础上，所述迟滞比较器的目标阈值电压是通过所述第十PMOS管P10与所述第十二PMOS管P12之间宽长比的比值，以及所述第六NMOS管N6与所述第八NMOS管N8之间宽长比的比值确定的。

在本发明中，迟滞比较器的阈值电压可根据实际需求，根据迟滞比较器中MOS管的宽长比进行调整，其中，迟滞比较器的阈值电压包括迟滞比较器在开始工作时的阈值电压V

其中，m

当电路实行过压保护后，输入端的电压恢复正常。此时，有一个阈值电压V

其中，m

通过上述V

图4为本发明提供的过压保护方法的流程示意图，如图4所示，本发明提供了一种基于上述各实施例所述的过压保护电路的过压保护方法，包括：

步骤401，通过比较模块，将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块；

步骤402，若所述迟滞模块通过所述比较结果，确定所述输出电压存在过压情况，则根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压；

步骤403，通过所述目标逻辑电压对目标器件进行过压保护。

在本发明中，利用过压保护电路中的比较模块，将电源端的输出电压与基准电压进行比较，并产生一个相应的输出信号，通常为逻辑高电平或逻辑低电平，例如，当输出电压大于基准电压时，比较模块的输出会处于高电平状态，在这种情况下，可以将比较模块视为“开关闭合”的状态，表示输出电压大于基准电压；当输出电压小于基准电压时，比较模块的输出会处于低电平状态，在这种情况下，可以将比较模块视为“开关断开”的状态，表示输出电压小于基准电压。由于本发明对比较模块的电路结构进行了改进，使得比较模块101的电路结构更为简化，其电路结构可参考上述各实施例中的内容。

进一步地，比较模块将获取的电压信号与设定的基准电压进行比较，并产生一个比较结果。当过压保护电路中的迟滞模块接收到比较模块产生的比较结果后，将根据比较结果，控制过压保护电路的触发时序。具体地，在本发明中，迟滞模块包括第一级迟滞子电路和第二级迟滞子电路，比较模块先对输出电压VOUT进行分压，然后将其与基准电压V

本发明提供的过压保护方法，通过比较模块将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块，当迟滞模块通过比较结果确定输出电压存在过压情况时，则根据比较结果进行两级迟滞，使得生成的目标逻辑电压不会因输出电压的变化而反复跳变，提高了过压保护电路的抗干扰能力。

图5为本发明提供的电子设备的结构示意图，如图5所示，该电子设备可以包括：处理器(Processor)501、通信接口(Communications Interface)502、存储器(Memory)503和通信总线504，其中，处理器501，通信接口502，存储器503通过通信总线504完成相互间的通信。处理器501可以调用存储器503中的逻辑指令，以执行过压保护方法，该方法包括：通过比较模块，将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块；若所述迟滞模块通过所述比较结果，确定所述输出电压存在过压情况，则根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压；通过所述目标逻辑电压对目标器件进行过压保护。

此外，上述的存储器503中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的过压保护方法，该方法包括：通过比较模块，将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块；若所述迟滞模块通过所述比较结果，确定所述输出电压存在过压情况，则根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压；通过所述目标逻辑电压对目标器件进行过压保护。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的过压保护方法，该方法包括：通过比较模块，将目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到迟滞模块；若所述迟滞模块通过所述比较结果，确定所述输出电压存在过压情况，则根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压；通过所述目标逻辑电压对目标器件进行过压保护。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。