ZQ校准电路、ZQ校准电路的ZQ校准方法和存储器装置

本申请要求于2022年9月19日在韩国知识产权局提交的第10-2022-0118211号韩国专利申请和于2022年12月6日在韩国知识产权局提交的第10-2022-0168967号韩国专利申请的优先权的权益，所述韩国专利申请中的每个的公开通过引用全部包含于此。

技术领域

各种示例实施例涉及用于多个接口的输入/输出阻抗匹配或ZQ校准电路。

背景技术

对存储器装置的高性能(高速、高功率效率等)的需求日益增长。为此，在一些规范中已经支持用于支持更高输入/输出速度的各种模式的接口。然而，当前仅支持用于单个接口的ZQ校准特征。因此，当对各种模式的接口执行ZQ校准时，用于ZQ校准的命令和ZQ校准时间随着接口数量的增加而增加。

发明内容

示例实施例提供用于在多个接口中提供ZQ校准特征的ZQ校准电路。

根据各种示例实施例，一种ZQ校准电路包括：ZQ控制器，被配置为检测在其下ZQ校准被支持的多个接口模式之中的一个接口模式的结束，并且响应于所述一个接口模式结束而指示到另一接口模式的切换；ZQ引擎，被配置为通过多参考电压生成器生成与所述一个接口模式对应的第一参考电压，在到所述另一接口模式的切换被指示时生成与所述另一接口模式对应的第二参考电压，基于第一参考电压或第二参考电压执行ZQ校准，并且输出校准码；以及ZQ驱动器，被配置为基于校准码通过输入/输出垫输出输出信号。

可选地或附加地，根据各种示例实施例，一种ZQ校准电路的ZQ校准方法可包括：在其中ZQ校准被支持的多个接口模式之中的一个接口模式下基于第一参考电压执行ZQ校准；检测所述一个接口模式的结束；在所述一个接口模式结束时指示到另一接口模式的切换；在到所述另一接口模式的切换被指示时生成与所述另一接口模式对应的第二参考电压；基于第二参考电压执行ZQ校准并且输出校准码；以及基于校准码通过输入/输出垫输出输出信号。

可选地或附加地，根据各种示例实施例，一种存储器装置包括：存储器控制器；缓冲器芯片，被配置为在存储器控制器的控制下进行操作；以及非易失性存储器，连接到缓冲器芯片。存储器控制器、缓冲器芯片和非易失性存储器可被配置为在其中ZQ校准被支持的多个接口模式下进行操作。存储器装置可被配置为进行操作，使得ZQ校准在多个接口模式之中的一个接口模式下基于第一参考电压而被执行，并且可包括：响应于所述一个接口模式结束而指示到所述另一接口模式的切换，响应于到所述另一接口的切换被指示而生成与所述另一接口模式对应的第二参考电压，基于第二参考电压执行ZQ校准，输出校准码，并且基于校准码通过输入/输出垫输出输出信号。

附图说明

从下面的结合附图的详细描述，将更清楚地理解各种示例实施例的以上和其他方面、特征和优点。

图1是示出根据各种示例实施例的ZQ校准电路的示图。

图2是示出图1的ZQ校准电路的操作序列的示图。

图3A和图3B是示出根据示例实施例的ZQ校准电路可被应用于的示例性接口模式的操作的示图。

图4是示出根据各种示例实施例的ZQ校准方法的流程图。

图5是示出根据各种示例实施例的ZQ控制器的示图。

图6是示出根据各种示例实施例的ZQ引擎和ZQ驱动器的示图。

图7是示出根据各种示例实施例的ZQ控制器的示图。

图8是根据各种示例实施例的ZQ校准电路的操作波形图。

图9是根据各种示例实施例的ZQ校准电路的操作波形图。

图10是示出根据各种示例实施例的存储器装置的示图。

图11是示出图10中的缓冲器芯片的示例的示图。

图12是示出根据各种示例实施例的操作存储器装置的方法的流程图。

具体实施方式

在下文中，将参照附图描述一些示例实施例。

在下文中，将描述可支持各种接口模式的存储器装置中采用的ZQ校准电路的各种示例实施例。

图1是示出根据各种示例实施例的ZQ校准电路的示图。

参照图1，ZQ校准电路1000可支持ZQ校准特征，并且可包括ZQ控制器1100、ZQ引擎1200和ZQ驱动器1300。

用于ZQ校准的ZQ垫ZP可连接到ZQ校准电路1000，并且ZQ电阻器RZQ可连接到ZQ垫ZP。ZQ电阻器RZQ可以是或可包括连接到存储器装置的芯片外部的外部电阻器。例如，ZQ电阻器RZQ的电阻可以是240欧姆，但示例实施例不限于此。ZQ电阻器可具有连接到ZQ垫ZP的一端和连接到地的另一端。

ZQ校准电路1000可支持相对于ZQ电阻器RZQ的ZQ校准特征。现在，将描述由ZQ校准电路1000支持的ZQ校准特征。存储器装置可通过输出垫将信号输出到通道，并且可通过输入垫接收从通道发送的信号。通过通道发送和接收的信号的至少一部分可在接收端被反射(在下文中，被称为“反射信号”)，并且这样的反射信号可作为原始信号的噪声进行操作。因此，信号完整性可能劣化。可减小信号的摆动宽度以显著减少在存储器装置之间发送和接收的信号的传输时间。然而，通常摆动宽度越小，越易受噪声的影响。

另外，反射信号的影响可随着发送端与接收端之间的阻抗失配(impedancemismatching)的存在而增大。可能由于工艺、电压和温度(PVT)中的一个或多个中的一个或多个变化而发生阻抗失配。

可采用终结电阻去除或帮助去除这样的反射信号并确保信号完整性。终结电阻可匹配存储器装置的发送端与接收端之间的阻抗。在需要或使用显著高速操作速度的存储器装置的情况下，可应用其中终结电阻在存储器装置的裸片上被采用的片上终结(ODT)技术来阻挡存储器装置之间的反射信号和信号干扰。

如在此使用的，ZQ校准表示纠正这样的终结电阻以适当地或更成功地执行阻抗匹配的处理。在ZQ校准中，可生成根据如上所述的PVT变化的上拉和/或下拉校准码，并且可基于生成的上拉和/或下拉校准码调整终结电阻，以便执行发送信号的存储器装置与接收信号的存储器装置之间的阻抗匹配。

例如，ZQ校准电路1000可检测在其下ZQ校准被支持的多个接口模式之间的模式改变，并且可基于检测到的模式支持ZQ校准特征。

如在此描述的，接口模式可表示在其下ZQ校准特征通过设置在不同的集成电路(IC)或芯片之间的各种接口被支持的模式。当多个接口模式被支持时，通过不同的接口从IC或芯片输出信号的发送端上的输出信号OS在不同的接口模式下被上拉和下拉。因此，输出信号OS可通过上拉晶体管和下拉晶体管被输出为具有根据相应接口模式而变化的信号摆动。接口模式可通过经由上拉晶体管和下拉晶体管接收输出信号OS来支持发送端与接收端之间的ZQ校准特征。稍后将描述接口模式的示例实施例。

在下文中，将详细描述ZQ校准电路1000的元件。

ZQ控制器1100可控制ZQ校准电路1000的总体操作。

在各种示例实施例中，ZQ控制器1100可检测在其下ZQ校准被支持的多个接口模式之中的单个接口模式的结束，并且可在单个接口模式结束时或者响应于单个接口模式结束，指示到另一接口模式的模式切换。

单个接口模式可表示在其下ZQ校准电路1000当前正在进行操作的接口模式。ZQ校准电路1000可在ZQ校准基于ZQ命令被启用时执行ZQ校准，并且可首先在预定的单个接口模式下执行ZQ校准。当ZQ校准在单个接口模式下完成时，例如，当接口模式结束或完成时，ZQ控制器1100可检测接口模式的结束或完成。

当检测到第一接口模式的结束或完成时，ZQ控制器1100可指示ZQ引擎1200切换到另一接口模式。例如，ZQ控制器1100可将模式切换信号MSS发送到ZQ引擎1200。模式切换信号MSS可包括关于每个接口模式的参考电压的信息。

ZQ引擎1200可执行ZQ校准并且可生成校准码Code。ZQ引擎1200可包括根据接口模式生成具有各种值的参考电压的多参考电压生成器1210。

多参考电压生成器1210可生成针对每个接口模式生成的参考电压。例如，当ZQ校准被启用时，多参考电压生成器1210可生成与预定的单个接口模式对应的第一参考电压。之后，当从ZQ控制器1100指示模式切换(例如，通过模式切换信号MSS等)时，多参考电压生成器1210可生成与另一接口模式对应的第二参考电压。

ZQ引擎1200可基于从多参考电压生成器1210生成的第一参考电压或第二参考电压执行ZQ校准，并且可输出校准码Code。

ZQ引擎1200可将第一参考电压或第二参考电压与ZQ电压(ZQ垫ZP的电压)进行比较，并且可基于比较的结果生成并输出校准码Code。校准码可包括基于通过将参考电压与ZQ电压进行比较而获得的结果的上拉校准码Code和/或下拉校准码Code。ZQ引擎1200可将校准码Code输出到ZQ引擎1200或ZQ控制器1100。ZQ控制器1100可接收并存储校准码Code。可针对每个接口模式生成校准码Code。

ZQ驱动器1300可基于从ZQ引擎1200输出的校准码Code通过输入/输出垫DP输出输出信号OS。ZQ驱动器1300可基于校准码Code调整终结电阻。从ZQ驱动器1300输出的输出信号OS可具有基于经调整的终结电阻的信号电平。例如，针对每个接口模式，输出信号OS可具有不同的信号电平。如上所述，这可能是因为用于输出校准码的参考电压针对每个接口模式而不同。

可在单个ZQ命令期间并且在与单个ZQ命令对应的单个单位ZQ时间内对多个接口模式中的所有接口模式执行根据各种示例实施例的ZQ校准。例如，ZQ引擎1200可响应于单个ZQ命令而针对单个接口模式执行ZQ校准，并且可类似地在从ZQ控制器1100指示模式切换时响应于同一ZQ命令而针对另一接口模式执行ZQ校准。为了便于描述，已经相对于两个接口模式提供了描述，但是即使在采用三个或更多个接口模式时，也可在单个ZQ命令和单个单位ZQ时间期间类似地执行ZQ校准。

如上所述，根据各种示例实施例的ZQ校准电路1000可支持用于各种接口模式的ZQ校准特征。例如，当用于单个接口模式的ZQ校准结束或完成时，可通过检测接口模式的结束或完成而不是分配附加ZQ命令和/或分配附加ZQ时间来指示模式切换(诸如，用于另一接口模式的ZQ校准的参考电压的改变)。因此，可在单个ZQ命令和单个单位ZQ时间期间执行用于所有接口模式的ZQ校准，而不发出用于多个接口模式中的每个的ZQ命令。可存在存储器装置的性能的提高。

图2是示出图1的ZQ校准电路的操作序列的示图。

参照图2，可发出用于ZQ校准的ZQ命令ZQ CMD。ZQ命令ZQ CMD可作为数据信号(或输入/输出信号OS)(在下文中，被称为“DQ信号”)发出。

在各种示例实施例中，ZQ校准可包括初始ZQ校准(在下文中，被称为“ZQ长校准”)和运行时间ZQ校准(在下文中，被称为“ZQ短校准”)。ZQ长校准可被执行相对长时间(例如，1微秒(us)或更少)，并且ZQ短校准可被执行比ZQ长校准时间短的相对短时间(例如，0.3微秒或更少)。

例如，可分别针对ZQ长校准和ZQ短校准发出不同ZQ命令ZQ CMD。可选择逻辑单元编号(LUN)，其中，LUN是其中独立命令可被施加并且操作可被执行的单元。当在ZQ校准期间发出重置命令时，可再次执行ZQ校准。在运行时间ZQ校准被执行之前，初始ZQ校准可成功完成或结束而不通过重置被中断。

当选择LUN时，ZQ校准电路1000可针对选择的LUN执行ZQ校准。ZQ校准可在由表示ZQ校准操作的当前状态的RnB信号指示的ZQ时间tZQ期间被执行。如上所述，ZQ时间tZQ也可被称为“训练时间”，并且可根据ZQ长校准(例如，1微秒)或ZQ短校准(例如，0.3微秒)而设置为不同。

根据各种示例实施例的ZQ校准电路1000可在ZQ时间tZQ内针对多个接口模式中的所有接口模式执行ZQ校准。例如，ZQ校准电路1000可在ZQ时间tZQ内的针对每个接口模式分配的t1、t2和t3之后的时间内对每个接口模式执行ZQ校准。例如，ZQ校准电路1000可检测单个接口模式的结束或完成(例如，对应于t1的时间)，并且可指示到另一接口模式的模式切换(例如，对应于t2的时间)。在这种情况下，ZQ引擎1200可在模式切换被指示的时间t2期间生成第二参考电压，而在时间t1期间生成第一参考电压。

因此，如图2中所示出的，可在单个ZQ命令ZQ CMD期间并且在单个单位ZQ时间tZQ内执行用于多个接口模式的ZQ校准。

图3A和图3B是示出可应用根据各种示例实施例的ZQ校准电路的示例性接口模式的操作的示图。

如上所述，根据各种示例实施例的校准电路1000可被应用于在其下ZQ校准特征可被施加的所有接口模式，并且图3A和图3B仅是示例而非限制。

例如，支持多种接口模式的接口可包括中间抽头终结(CTT)接口和低抽头终结(LTT)接口。

参照图3A，在CTT接口中，CTT接口的输出可具有以输入/输出电压(在下文中，被称为VccQ)的一半(例如，公共电平)为中心的信号摆动。因此，CTT接口可对VccQ噪声和地噪声具有高电阻。CTT接口可在例如重功率负载或噪声系统下具有噪声容限的优点。

用于CTT接口操作的参考电压可被定义为在VccQ的一半处的预定范围内的电压。

参照图3B，在LTT接口中，LTT接口的输出可具有从地电压VSS到作为与逻辑“1”对应的输出电压的VOH的信号摆动。摆动范围可通过NAND控制器或低功率操作而被自动校准。由于通道功率减小到等于或低于VOH(例如，VOL(与逻辑“0”对应的输出电压)被接地)，因此LTT接口可适用于轻负载系统。与LTT接口的输出的逻辑“1”对应的输出电压可被设置为从VccQ分出的各种电压。

用于LTT接口操作的地电压可被定义为在地电压VSS与VOH的一半之间的预定范围内的电压。

当采用或使用ZQ校准电路1000时，图3A和图3B中所示出的每个接口输出可对应于ZQ驱动器1300的输出。

在一些示例实施例中，在其中校准电路1000在ZQ校准被启用时在CTT接口模式下进行操作的情况下，第一参考电压可以是CTT接口模式的参考电压。在这种情况下，如图3B中所示出的，ZQ校准电路1000可执行ZQ校准，直到ZQ驱动器1300的输出信号OS的摆动的公共电平对应于输入/输出电压的一半。

当ZQ校准完成并且第一接口模式结束时，ZQ校准电路1000可检测第一接口模式的结束或完成。之后，ZQ校准电路1000可指示模式切换并且可使用LTT接口模式(切换模式)的参考电压作为第二参考电压来执行ZQ校准。ZQ校准电路1000可执行ZQ校准，直到ZQ驱动器的输出信号OS的摆动的最低点对应于地电压。

根据一些示例实施例，当ZQ校准电路1000针对噪声容限在单个接口模式(例如，CTT接口模式)下进行操作并且之后针对功率节省在另一接口模式(例如，LTT接口模式)下进行操作时，可通过单个ZQ命令ZQ CMD并且在单位ZQ时间tZQ内执行用于两个接口模式的ZQ校准。

可选地，相比之下，可顺序地执行LTT接口模式和CTT接口模式。

上述CTT接口模式和LTT接口模式仅是示例，并且根据各种示例实施例的ZQ校准可在其中各种其他接口模式被组合的双接口模式或者多个接口模式下被执行。

图4是示出根据各种示例实施例的ZQ校准方法的流程图。

参照图4，在各种示例实施例中，在操作S1010中，ZQ校准电路1000可在其中ZQ校准被支持的多个接口模式之中的一个接口模式下基于第一参考电压执行ZQ校准。可通过ZQ校准输出校准码Code，并且ZQ校准电路1000可基于对应的校准码Code在一个接口模式中执行ZQ校准。

在操作S1020中，ZQ校准电路1000可检测一个接口模式的结束。

在操作S1030中，ZQ校准电路1000可在一个接口模式结束时指示到另一接口模式的模式切换。

在操作S1040中，当指示到另一接口模式的模式切换时，ZQ校准电路1000可生成与另一接口模式对应的第二参考电压。

在操作S1050中，ZQ校准电路1000可基于第二参考电压执行ZQ校准，并且可输出校准码Code。可在另一接口模式下生成输出的校准码Code。

在操作S1060中，ZQ校准电路1000可基于校准码Code通过输入/输出垫DP输出输出信号OS。在这种情况下，输出信号OS可具有处于公共电平的与另一接口模式对应的第二参考电压。

图5是示出根据各种示例实施例的ZQ控制器的示图。

参照图5，根据各种示例实施例的ZQ控制器1100可包括模式结束检测器1110、模式切换器1120和寄存器(RES)1130。

模式结束检测器1110可检测多个接口模式之中的当前操作接口模式的结束或完成，并且可输出模式结束信号ES。

在各种示例实施例中，模式结束检测器1110可在ZQ驱动器1300的输出信号OS摆动(例如，在相对于第一参考电压或第二参考电压的范围(诸如，动态确定或可选地预定的范围)内抖动)时输出模式结束信号ES。例如，模式结束检测器1110可监测ZQ驱动器1300的输出以检测接口模式的结束。

在各种示例实施例中，模式结束检测器1110可基于用于ZQ校准电路1000的操作的ZQ时钟信号来检测接口模式。可针对每个接口模式分配多个脉冲(诸如，包括在ZQ时钟信号中的动态确定或预定数量的脉冲)。在这种情况下，模式结束检测器1110可基于与单个接口模式对应的脉冲的数量检测接口模式的结束。

模式结束检测器1110可通过不同于各种描述的示例实施例或除了各种描述的示例实施例之外的各种方法检测接口模式的结束。通过检测生成的模式结束信号ES可被发送到模式切换器1120或寄存器1130。可选地或附加地，可针对不同接口模式中的每个生成模式结束信号ES。

模式切换器1120可在接收到模式结束信号ES时将模式切换信号MSS输出到ZQ引擎1200。模式切换信号MSS可包括关于切换的接口模式的参考电压的信息。

在各种示例实施例中，模式切换器1120可在接收到模式结束信号ES时将模式切换信号MSS输出到ZQ引擎1200。

此外，模式切换器1120可生成重置信号RST以重置用于ZQ校准的各种控制逻辑。术语“控制逻辑”可表示包括在ZQ校准电路1000中或者针对ZQ校准特征设置以控制ZQ校准的总体操作的组件。控制逻辑可以以各种形式的硬件和/或软件和/或固件实现。

例如，重置信号RST可重置ZQ控制器1100的操作和ZQ引擎1200的操作的至少一部分。重置信号RST可在其中维持用于操作ZQ引擎1200的ZQ使能信号的状态下重置ZQ控制器1100的操作和ZQ引擎1200的操作的至少一部分。例如，重置信号RST可在不禁用ZQ校准的情况下执行重置操作。

寄存器1130可存储从模式结束检测器1110接收到的模式结束信号ES和从ZQ引擎1200接收到的校准码Code。

在各种示例实施例中，寄存器1130可存储与模式结束信号ES被输出的时间点对应的校准码Code。例如，寄存器1130可存储与当检测到一个接口模式的结束时生成的模式结束信号ES(在下文中，被称为“第一模式结束信号”)被输出的时间点对应的校准码Code，并且可存储与当检测到另一接口模式的结束时生成的模式结束信号ES(在下文中，被称为“第二模式结束信号”)被输出的时间点对应的校准码。

在各种示例实施例中，寄存器1130可存储与用于操作ZQ引擎1200的ZQ使能信号结束的时间点对应的校准码Code。例如，寄存器1130可在图2中所示出的ZQ时间tZQ结束的时间点存储校准码Code。在一些示例实施例中，寄存器1130可仅存储根据各种示例实施例的在ZQ时间tZQ内的最后接口模式下生成的校准码。

图6是示出根据各种示例实施例的ZQ引擎和ZQ驱动器的示图。

参照图6，根据各种示例实施例的ZQ引擎1200可包括多参考电压生成器1210、比较器1220和逻辑1230。

多参考电压生成器1210可在ZQ校准被启用时生成与一个接口模式对应的第一参考电压Vref1，并且可将生成的第一参考电压Vref1输出到比较器1220。之后，当从ZQ控制器1100接收到模式切换信号MSS时，多参考电压生成器1210可生成与另一接口模式对应的第二参考电压Vref2，并且将生成的第二参考电压Vref2输出到比较器1220。此外，多参考电压生成器1210可根据各种接口生成具有各种值的参考电压。

比较器1220可具有连接到多参考电压生成器1210的输入端子和ZQ电阻器RZQ连接到的ZQ垫ZP。比较器1220可将参考电压与ZQ电压(例如，ZQ垫ZP的电压)进行比较，并且可基于比较的结果生成上/下信号UP/DN。ZQ电压可以是或可对应于ZQ驱动器1300和ZQ电阻器RZQ的分压。根据各种实施例，ZQ驱动器1300可包括至少一个上拉电路和至少一个下拉电路。例如，当至少一个上拉电路中的一个连接到ZQ垫ZP时，ZQ电压可以是单个上拉电路和ZQ电阻器RZQ的分压。

逻辑1230可基于比较的结果将校准码Code输出到ZQ驱动器1300。

在各种示例实施例中，逻辑1230可以是计数器。逻辑1230可基于上/下信号生成二进制校准码Code。二进制码可包括上拉校准码Code和下拉校准码Code。逻辑1230可将生成的校准码输出到ZQ驱动器1300。ZQ驱动器1300可从计数器接收上拉校准码Code或下拉校准码Code，并且阻抗可基于对应的码来调整。例如，可基于上拉校准码Code调整包括在ZQ电路中的至少一个上拉电路，并且可基于下拉校准码Code调整包括在ZQ电路中的至少一个下拉电路。

在各种示例实施例中，通过逻辑1230生成的上拉/下拉校准码可被发送到执行ZQ校准的存储器装置以及发送和接收信号的另一存储器装置。类似地，发送和接收信号的存储器装置可基于接收到的上拉/下拉校准码执行ZQ校准。根据各种示例实施例，接收上拉/下拉校准码的存储器装置可基于ODT执行ZQ校准，和/或可基于驱动器强度DS的调整执行ZQ校准。调整驱动器强度DS的操作可具有与ZQ校准等同的效果。例如，接收到上拉/下拉校准码的存储器装置可在不包括诸如校准电路或ODT电路的组件的情况下通过驱动器强度的调整来执行ZQ校准。

逻辑1230可将生成的上拉/下拉校准码Code发送到ZQ控制器1100。包括在ZQ控制器1100中的寄存器1130可存储校准码。例如，当通过ZQ校准的ZQ驱动器1300的输出信号OS的信号摆动达到目标摆动范围时，逻辑1230可存储上拉/下拉校准码Code。

在各种示例实施例中，当通过上拉/下拉校准码Code的ZQ校准完成时，逻辑1230可生成标志(flag)信号FL并将标志信号FL输出到ZQ控制器1100。例如，当成功执行ZQ校准并且一个接口模式或另一接口模式结束时，逻辑1230可生成标志信号FL。可选地或附加地，逻辑1230可在结束时将校准码Code发送到ZQ控制器1100。

接收到生成的标志信号FL的ZQ控制器1100可通过例如模式结束检测器1110检测接口模式的结束。

图7是示出根据各种示例实施例的ZQ控制器的示图。

参照图7，在各种示例实施例中，ZQ控制器1100可接收上面在图6中描述的标志信号FL。标志信号FL可包括在一个接口模式结束时生成的第一标志信号FL1和在另一接口模式结束时生成的第二标志信号FL2。

当模式结束检测器1110从ZQ引擎1200接收第一标志信号FL1时，模式结束检测器1110可检测到一个接口模式已经结束。模式结束检测器1110可基于第一标志信号FL1检测到一个接口模式的结束，并且可将模式结束信号ES输出到模式切换器1120。模式切换器1120可将模式切换信号MSS输出到ZQ引擎1200。

在一些示例实施例中，寄存器1130可接收和/或存储来自ZQ引擎1200的第一标志信号FL1和第二标志信号FL2。

在一些示例实施例中，寄存器1130可接收和/或存储来自ZQ引擎1200的分别对应于接口模式的第一校准码Code1和第二校准码Code2。

图8是根据各种示例实施例的ZQ校准电路的操作波形图。

参照图8，当ZQ校准被启用时，可在由表示操作的当前状态的RnB信号指示的ZQ时间tZQ期间执行ZQ校准特征。作为示例，图8示出与第一接口模式对应的第一参考电压Vref1高于(大于)与第二接口模式对应的第二参考电压Vref2的情况，但是示例实施例不限于此。

ZQ校准电路1000可根据第一接口模式执行ZQ校准。ZQ驱动器1300的输出信号OS可通过处于初始电平的ZQ校准具有与相对于第一参考电压Vref1的逻辑“1”和逻辑“0”对应的重复电平。可执行ZQ校准直到ZQ驱动器1300的输出信号OS在相对于第一参考电压Vref1的预定范围内摆动。

当ZQ校准完成并且输出信号OS的摆动抖动时，ZQ校准电路1000可检测第一接口模式的结束或完成，并且可生成第一模式结束信号ES1。在各种示例实施例中，可通过第一标志信号FL1检测第一接口模式的结束或完成。在这种情况下，ZQ校准电路1000可在第一模式结束信号ES1被生成的第一时间t1存储校准码Code。

根据第一模式结束信号ES1，接口模式可从第一接口模式切换到第二接口模式。因此，参考电压也可从第一参考电压Vref1改变为第二参考电压Vref2。ZQ校准电路1000可基于改变的第二参考电压Vref2执行ZQ校准。可执行ZQ校准直到ZQ驱动器1300的输出信号OS在相对于第二参考电压Vref2的特定(或预定)范围内摆动。

当ZQ校准完成并且输出信号OS的摆动抖动时，ZQ校准电路1000可检测第二接口模式的结束并且可生成第二模式结束信号ES2。作为示例，可通过第二标志信号FL2检测第二接口模式的结束。在这种情况下，ZQ校准电路1000可在第二模式结束信号ES2被生成的第二时间t2存储校准码Code。

在图8中，已经相对于两个接口模式提供了描述，可根据三个或更多个接口模式执行ZQ校准。在这种情况下，第二模式结束信号ES可触发到用于在第二接口模式之后进行操作的接口模式的切换。

图9是根据各种示例实施例的ZQ校准电路的操作波形图。

参照图9，根据实施例的ZQ校准电路1000可基于用于ZQ校准电路1000的操作的ZQ时钟信号(ZQ CLK)检测接口模式的结束。

例如，包括在ZQ时钟信号中的预定数量的脉冲可被分配给第一接口模式和第二接口模式中的每个。当分配给第一接口模式的ZQ时钟信号的数量被识别时(时间点t3)，ZQ校准电路1000可生成第一模式结束信号ES1。之后，当分配给第二接口模式的ZQ时钟信号的数量被识别时(时间点t4)，ZQ校准电路1000可生成第二模式结束信号ES2。

类似地，ZQ校准电路1000可在第一模式结束信号ES1和第二模式结束信号ES2被生成的每个时间存储校准码Code。

图10是示出根据各种示例实施例的存储器装置的示图。

参照图10，存储器装置2000可包括存储器控制器2100和多个多芯片封装件(MCP)2200_1、2200_2至2200_N。

存储器控制器2100可连接到多个MCP 2200_1、2200_2至2200_N，并且可控制多个MCP 2200_1、2200_2至2200_N。存储器控制器2100将用于控制多个MCP 2200_1、2200_2至2200_N的各种使能信号EN、数据信号DQ、选通信号DQS和ZQ命令ZQ CMD发送到多个MCP2200_1、2200_2至2200_N。可选地或附加地，存储器控制器2100可从多个MCP 2200_1、2200_2至2200_N接收数据信号DQ和选通信号DQS。

多个MCP 2200_1、2200_2至2200_N中的每个可被实现为诸如PoP(层叠封装件)、BGA(球栅阵列)、CSP(芯片级封装件)、PLCC(塑料引线芯片载体)、PDIP(塑料双列直插式封装件)、华夫包中的裸片、晶片形式的裸片、COB(板上芯片)、CERDIP(陶瓷双列直插式封装件)、MQFP(米制四方扁平封装件)、TQFP(薄四方扁平封装件)、小轮廓(SOIC)、SSOP(收缩小轮廓封装件)、TSOP(薄小轮廓)、SIP(系统级封装件)、MCP(2200_1、2200_2至2200_N)(多芯片封装件)、WFP(晶片级制造封装件)或WFP(晶片级处理堆叠封装件)中的一个或多个的封装件。

多个MCP 2200_1、2200_2至2200_N可分别通过不同的通道连接到存储器控制器2100。可选地，多个MCP 2200_1、2200_2至2200_N中的至少一些可通过相同的通道连接到存储器控制器2100。

多个MCP 2200_1、2200_2至2200_N中的每个可包括缓冲器芯片2210_1和2210_2以及非易失性存储器(NVM)2220_1、2220_2、2220_3和2220_4。

缓冲器芯片2210_1和2210_2可在存储器控制器2100的控制下进行操作，并且可被配置为与存储器控制器2100和NVM 2220_1、2220_2、2220_3和2220_4通信。例如，缓冲器芯片2210_1和2210_2可将从存储器控制器2100发送的信号发送到NVM 2220_1、2220_2、2220_3和2220_4，和/或可将从NVM 2220_1、2220_2、2220_3和2220_4发送的信号发送到存储器控制器2100。

至少两个通道可连接到单个缓冲器芯片2210_1或2210_2，并且多个NVM 2220_1、2220_2、2220_3和2220_4可连接到每个通道。因此，缓冲器芯片2210_1和2210_2可减少缓冲器芯片2210_1和2210_2与NVM 2220_1、2220_2、2220_3和2220_4之间的电容负载。

NVM 2220_1、2220_2、2220_3和2220_4可包括非易失性存储器(诸如，NAND闪存、相变随机存取存储器(PRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)、电阻RAM(RRAM)等中的一个或多个)。

在各种示例实施例中，存储器控制器2100、缓冲器芯片2210_1和2210_2以及NVM2220_1、2220_2、2220_3和2220_4可支持根据上述实施例的ZQ校准特征。

在各种示例实施例中，可在存储器控制器2100与缓冲器芯片2210_1和2210_2之间采用支持ZQ校准特征的各种接口，并且可在缓冲器芯片2210_1和2210_2与NVM 2220_1、2220_2、2220_3和2220_4之间采用支持ZQ校准特征的各种接口。

在各种示例实施例中，在存储器控制器2100与缓冲器芯片2210_1和2210_2之间应用的接口模式以及在缓冲器芯片2210_1和2210_2与NVM 2220_1、2220_2、2220_3和2220_4之间应用的接口模式可彼此不同。例如，存储器装置2000可支持双接口模式。

在各种示例实施例中，第一接口模式可被应用于存储器控制器2100以及缓冲器芯片2210_1和2210_2，并且第二接口模式可被应用于缓冲器芯片2210_1和2210_2以及NVM2220_1、2220_2、2220_3和2220_4。当需要ZQ校准时，存储器控制器2100可将单个ZQ命令ZQCMD发送到缓冲器芯片2210_1和2210_2。

存储器控制器2100以及缓冲器芯片2210_1和2210_2可基于与第一接口模式对应的第一参考电压Vref1执行ZQ校准。上述ZQ校准电路1000可设置在存储器控制器2100以及缓冲器芯片2210_1和2210_2中的一个中。在存储器控制器2100以及缓冲器芯片2210_1和2210_2中，设置有ZQ校准电路1000的一侧可将基于ZQ校准的校准码Code发送到未设置有ZQ校准电路1000的侧，并且未设置有ZQ校准电路1000的一侧可类似地通过校准码Code执行ZQ校准。

之后，当通过ZQ校准电路1000检测到第一接口模式的结束或完成时，参考电压可从第一参考电压Vref1改变到第二参考电压Vref2。在这种情况下，缓冲器芯片2210_1和2210_2以及NVM 2220_1、2220_2、2220_3和2220_4可基于第二参考电压Vref2执行ZQ校准。类似地，上述ZQ校准电路1000可设置在缓冲器芯片2210_1和2210_2以及NVM 2220_1、2220_2、2220_3及2220_4中的一个中。

可基于由存储器控制器2100发出的ZQ命令ZQ CMD在单个单位ZQ时间tZQ期间执行用于第一接口模式和第二接口模式两者的ZQ校准。

根据各种示例实施例，当支持多个不同接口模式时，存储器装置2000可在单个ZQ命令ZQ CMD和单个单位ZQ时间tZQ期间针对每个接口模式执行ZQ校准。因此，即使当接口模式的数量增加时，也可不需要附加的ZQ命令ZQ CMD或附加的ZQ时间tZQ。

在各种示例实施例中，存储器装置2000可甚至在重负载系统中支持训练功能。例如，占空比纠正(DCC)训练可以是用于补偿红色使能信号的占空比失配的函数。读取/写入DQ训练(在下文中，被称为“读取训练”或“写入训练”)可以是用于对准由失配的DQS路径产生的DQS信号和DQ信号的主机的功能。例如，可在800Mbps或更快的操作中支持DCC训练和读取/写入训练。另外，可在执行根据上述实施例的ZQ校准之后顺序地执行上述训练功能。

在各种示例实施例中，当第一接口被设置为初始接口时，第一接口可执行训练。存储器控制器2100的一侧可在第一接口模式下执行ZQ校准，之后NVM 2220_1、2220_2、2220_3和2220_4的侧也可执行ZQ校准。ZQ校准可与上述缓冲器芯片2210_1和2210_2一起执行。之后，NVM 2220_1、2220_2、2220_3和2220_4的侧可执行DCC训练。之后，可执行读取/写入训练。

在各种示例实施例中，第二接口可执行训练。存储器控制器2100的一侧可激活第二接口，并且可在第二接口模式下执行ZQ校准。之后，NVM 2220_1、2220_2、2220_3和2220_4的侧也可执行ZQ校准。ZQ校准可与上述缓冲器芯片2210_1和2210_2一起执行。当执行ZQ校准时，NVM 2220_1、2220_2、2220_3和2220_4的侧可执行DCC训练。之后，可执行读取/写入训练。例如，存储器控制器2100可使用用于读取训练的读取训练序列，并且存储器控制器2100可使用用于写入训练的写入训练序列。

根据各种示例实施例，可通过ZQ校准电路1000执行每个接口模式下的ZQ校准。例如，ZQ校准电路1000可在第一接口模式结束(例如，成功地执行用于第一接口模式的ZQ校准)时检测到第一接口模式结束。在这种情况下，存储器控制器2100可激活第二接口，并且用于第二接口模式的ZQ校准可被执行。

图11是示出图10中的缓冲器芯片的示例的示图。

参照图11，根据各种示例实施例的缓冲器芯片2210_1和2210_2可包括核电路2211、多个第一DQ垫DQ0_1、DQ1_1至DQN_1、多个第二DQ垫DQ0_2、DQ1_2至DQN_2、ZQ垫ZP、多个第一驱动器2212_1、2212_2至2212_N、多个第一接收器2213_1、2213_2至2213_N、多个第二驱动器2214_1、2214_2至2214_N以及多个第二接收器2215_1、2215_2至2215_N。

核电路2211可控制缓冲器芯片2210_1和2210_2的总体操作。例如，核电路2211可将通过多个第一接收器2213_1、2213_2至2213_N从存储器控制器2100发送的信号发送到多个第二驱动器2214_1、2214_2至2214_N，或者可将通过多个第二接收器2215_1、2215_2至2215_N从NVM 2220_1、2220_2、2220_3和2220_4发送的信号发送到多个第一驱动器2212_1、2212_2至2212_N。

多个第一驱动器2212_1、2212_2至2212_N和多个第一接收器2213_1、2213_2至2213_N可被称为控制器级。

多个第一驱动器2212_1、2212_2至2212_N可分别连接到多个第一DQ垫DQ0_1、DQ1_1至DQN_1和核电路2211。多个第一驱动器2212_1、2212_2至2212_N可通过多个第一DQ垫DQ0_1、DQ1_1至DQN_1将从核电路2211接收到的信号发送到存储器控制器2100。

多个第一驱动器2212_1、2212_2至2212_N可对应于根据上述实施例的ZQ驱动器1300。在各种示例实施例中，当可通过ZQ垫ZP针对各种接口模式中的每个执行ZQ校准特征时，多个第一驱动器2212_1、2212_2至2212_N可基于针对每个接口模式生成的校准码Code调整终结电阻，并且可调整驱动器强度。

多个第一驱动器2212_1、2212_2至2212_N可接收从存储器控制器2100发送的信号，并且可将接收到的信号发送到核电路2211。

多个第二驱动器2214_1、2214_2至2214_N和多个第二接收器2215_1、2215_2至2215_N可被称为存储器级。

多个第二驱动器2214_1、2214_2至2214_N可分别连接到多个第二DQ垫DQ0_2、DQ1_2至DQN_2和核电路2211。多个第二驱动器2214_1、2214_2至2214_N可通过多个第二DQ垫DQ0_2、DQ1_2至DQN_2将从核电路2211接收到的信号发送到NVM 2220_1、2220_2、2220_3和2220_4。

类似地，多个第二驱动器2214_1、2214_2至2214_N可对应于根据上述实施例的ZQ驱动器1300。在各种示例实施例中，当通过ZQ垫ZP针对各个接口模式中的每个执行ZQ校准特征1001时，多个第二驱动器2214_1、2214_2至2214_N可基于针对每个接口模式生成的校准码Code调整终结电阻，或者可调整驱动器强度。

多个第二驱动器2214_1、2214_2至2214_N可接收从存储器控制器2100发送的信号，并且可将接收到的信号发送到核电路2211。

缓冲器芯片2210_1和2210_2可在控制器级或存储器级中执行ZQ校准特征1001。例如，缓冲器芯片2210_1和2210_2可执行用于控制器级或存储器级的当前接口模式的ZQ校准，并且可在当前接口模式结束时检测用于当前接口模式的ZQ校准的结束。缓冲器芯片2210_1和2210_2可在检测到当前接口模式的结束时将参考电压改变为与另一接口模式对应的参考电压，并且可基于改变后的参考电压执行ZQ校准。

图12是示出根据各种示例实施例的操作存储器装置的方法的流程图。

参照图12，在各种示例实施例中，在操作S1110中，存储器装置可接收ZQ命令。

在操作S1120中，存储器装置可基于第一参考电压执行ZQ校准。

在操作S1130中，存储器装置可重复执行操作S1120，直到ZQ电平(例如，ZQ驱动器的输出)抖动到第一参考电压。

在操作S1140中，当在操作S1130中将ZQ驱动器的输出抖动到第一参考电压时，存储器装置可检测到单个接口模式结束，并且可生成模式结束信号ES(例如，第一模式结束信号ES1)。

在操作S1150中，存储器装置可基于通过改变第一参考电压而生成的第二参考电压执行ZQ校准。

在操作S1160中，存储器装置可重复执行操作S1150直到ZQ电平(例如，ZQ驱动器的输出)抖动到第二参考电压。

在操作S1170中，当在操作S1160中将ZQ驱动器的输出抖动到第二参考电压时，存储器装置检测到另一接口模式结束，并且可生成模式结束信号ES(例如，第二模式结束信号ES2)。

如上面所阐述的，根据示例实施例，可提供用于在多个接口中提供ZQ校准特征的ZQ校准电路。

上面公开的元件和/或功能块中的任何一个可包括处理电路系统(诸如，包括逻辑电路的硬件；硬件/软件组合(诸如，执行软件的处理器)；或它们的组合)或以处理电路系统(诸如，包括逻辑电路的硬件；硬件/软件组合(诸如，执行软件的处理器)；或它们的组合)被实现。例如，处理电路系统更具体地可包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。处理电路系统可包括诸如晶体管、电阻器、电容器等中的至少一个的电气组件。处理电路系统可包括诸如逻辑门的电气组件，逻辑门包括与(AND)门、或(OR)门、与非(NAND)门、非(NOT)门等中的至少一个。

虽然上面已经示出和描述了各种示例实施例，但是对于本领域技术人员将清楚的是，在不脱离由所附权利要求限定的发明构思的范围的情况下，可进行修改和变化。附加地，示例实施例不一定彼此相互排斥。例如，一些示例实施例可包括参照一个或多个附图描述的一个或多个特征，并且还可包括参照一个或多个其他附图描述的一个或多个其他特征。