量子点存储器件及其制备方法、电子设备

技术领域

本发明涉及半导体存储技术领域，特别是涉及一种量子点存储器件及其制备方法、电子设备。

背景技术

随着信息时代的发展，信息的存储越来越受到人们的关注。目前半导体存储技术主要有易失性和非易失性两种。易失性存储以动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)为代表，具有读写传输快，使用寿命长的优势，但断电后数据无法保存，造成数据丢失，长久以来用于计算设备的内存。非易失性存储的最大特点是，断电后数据可以保存，不会丢失，以闪存存储器(Flash)为代表，但其读写速度和寿命等性能却不尽如人意。

由此可见，如何制备一种兼具上述两者优势的存储器件，是本领域人员亟需解决的技术问题。

发明内容

有鉴于此，本发明的目的是提供一种量子点存储器件及其制备方法、电子设备，可以稳定读写传输且速度快，保障存储能力的稳定性，提高使用寿命和耐用度。

为了解决上述技术问题，本发明提供一种量子点存储器件，包括：

衬底；

层叠设置在所述衬底上的成核层、应变超晶格层、下电极层、第一p型掺杂层、用于形成二维电子气沟道的中间层、第一势垒层、量子点层、第二势垒层、第二p型掺杂层和上电极层。

第一方面，在本发明实施例提供的上述量子点存储器件中，所述量子点存储器件包含上电极区、下电极区、源电极区、漏电极区；

所述上电极区包括所述衬底、所述成核层、所述应变超晶格层、所述下电极层、所述第一p型掺杂层、所述中间层、所述第一势垒层、所述量子点层、所述第二势垒层、所述第二p型掺杂层、所述上电极层和第一金属层；所述第一金属层作为上电极；

所述下电极区包括所述衬底、所述成核层、所述应变超晶格层、所述下电极层和第二金属层；所述第二金属层作为下电极；

所述源电极区和所述漏电极区均包括所述衬底、所述成核层、所述应变超晶格层、所述下电极层、所述第一p型掺杂层、所述中间层和第三金属层；所述源电极区的所述第三金属层作为源电极，所述漏电极区的所述第三金属层作为漏电极。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述成核层采用锗或磷化镓材料；所述应变超晶格层采用交替层叠的砷化镓与砷化铝镓。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述下电极层是对在所述应变超晶格层上生长的第一砷化镓层进行p型重掺杂而形成的；所述第一p型掺杂层是对在所述下电极层上生长第一砷化铝镓层进行p型掺杂而形成的。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述中间层包括掺杂供给层，间隔层和沟道层；

所述二维电子气沟道是在所述沟道层上形成的。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述掺杂供给层是砷化铝镓掺杂供给层，掺杂类型为n型；所述间隔层是非掺杂砷化铝镓间隔层；所述沟道层是非掺杂砷化镓沟道层。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述第一势垒层和所述第二势垒层的材料相同；

所述第一势垒层是在所述中间层上生长的砷化镓势垒层或锑化镓势垒层；所述第二势垒层是在所述量子点层上生长的砷化镓势垒层或锑化镓势垒层；

所述量子点层是砷化铟量子点层或锑化铟量子点层。

另一方面，在本发明实施例提供的上述量子点存储器件中，所述第二p型掺杂层是对在所述第二势垒层上生长的第二砷化铝镓层进行p型掺杂而形成的；所述上电极层是对在所述第二p型掺杂层上生长的第二砷化镓层进行n型重掺杂而形成的。

为了解决上述技术问题，本发明还提供一种量子点存储器件的制备方法，包括：

在衬底上依次生长成核层和应变超晶格层；

在所述应变超晶格层上依次形成下电极层和第一p型掺杂层；

在所述第一p型掺杂层上生长用于形成二维电子气沟道的中间层；

在所述中间层上依次形成第一势垒层、量子点层和第二势垒层；

在所述第二势垒层上依次形成第二p型掺杂层和上电极层。

第一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，还包括：

在形成有所述上电极层的所述衬底上通过工艺形成源电极、漏电极、上电极和下电极。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在形成有所述上电极层的所述衬底上通过工艺形成源电极、漏电极、上电极和下电极，包括：

在所述上电极层上形成光刻胶层；

采用掩模板对所述光刻胶层进行曝光和显影，以将显影后的所述光刻胶层沿表面分成与待形成的下电极区对应的第一区域，与待形成的源电极区对应的第二区域，与待形成的漏电极区对应的第三区域，以及与待形成的上电极区对应的第四区域；

以显影后的所述光刻胶层为掩膜，在所述第一区域对所述上电极层、所述第二p型掺杂层、所述第二势垒层、所述量子点层、所述第一势垒层、所述中间层和所述第一p型掺杂层进行刻蚀工艺，漏出所述下电极层，形成所述下电极区；

在所述第二区域和所述第三区域分别对所述上电极层、所述第二p型掺杂层、所述第二势垒层、所述量子点层、所述第一势垒层进行刻蚀工艺，漏出所述中间层，形成所述源电极区和所述漏电极区；在形成所述下电极区、所述源电极区和所述漏电极区后，剩余的区域确定为所述上电极区；

对刻蚀后的所述光刻胶层进行剥离；

在形成有所述上电极区、所述下电极区、所述源电极区和所述漏电极区的所述衬底上通过等离子体增强化学气相沉积方法形成隔离层；

在所述上电极区、所述下电极区、所述源电极区和所述漏电极区分别形成电极窗口，并淀积金属，形成所述源电极、所述漏电极、所述上电极和所述下电极。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在衬底上依次生长成核层和应变超晶格层，包括：

在硅衬底上采用锗或磷化镓生长所述成核层；

在所述成核层上生长所述应变超晶格层作为位错过滤层；所述应变超晶格层包括交替层叠的砷化镓与砷化铝镓。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在所述应变超晶格层上依次形成下电极层和第一p型掺杂层，包括：

在所述应变超晶格层上生长第一砷化镓层，并对所述第一砷化镓层进行p型重掺杂，形成所述下电极层；

在所述下电极层上生长第一砷化铝镓层，并对所述第一砷化铝镓层进行p型掺杂，形成所述第一p型掺杂层。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在所述第一p型掺杂层上生长用于形成二维电子气沟道的中间层，包括：

在所述第一p型掺杂层上生长砷化铝镓掺杂供给层；所述砷化铝镓掺杂供给层的掺杂类型为n型；

在所述砷化铝镓掺杂供给层上生长非掺杂砷化铝镓间隔层；

在所述非掺杂砷化铝镓间隔层上生长非掺杂砷化镓沟道层；

在所述非掺杂砷化镓沟道层上形成二维电子气，以用于形成二维电子气沟道的所述中间层。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在所述中间层上依次形成第一势垒层、量子点层和第二势垒层，包括：

在所述中间层上生长砷化镓势垒层或锑化镓势垒层作为所述第一势垒层；

在所述第一势垒层上生长量子点层；所述量子点层是砷化铟量子点层或锑化铟量子点层；

在所述量子点层上生长砷化镓势垒层或锑化镓势垒层作为所述第二势垒层；所述第二势垒层和所述第一势垒层的材料相同。

另一方面，在本发明实施例提供的上述量子点存储器件的制备方法中，所述在所述第二势垒层上依次形成第二p型掺杂层和上电极层，包括：

在所述第二势垒层上生长第二砷化铝镓层，并对所述第二砷化铝镓层进行p型掺杂，形成所述第二p型掺杂层；

在所述第二p型掺杂层上生长第二砷化镓层，并对所述第二砷化镓层进行n型重掺杂，形成所述上电极层。

为了解决上述技术问题，本发明还提供一种电子设备，包括如本发明实施例提供的上述量子点存储器件。

从上述技术方案可以看出，本发明所提供的一种量子点存储器件，包括：衬底；层叠设置在衬底上的成核层、应变超晶格层、下电极层、第一p型掺杂层、用于形成二维电子气沟道的中间层、第一势垒层、量子点层、第二势垒层、第二p型掺杂层和上电极层。

本发明的有益效果在于，本发明提供的上述量子点存储器件，在衬底上生长成核层和应变超晶格层，可以有效释放晶格失配的累积应力，降低位错密度；在量子点层下方生长二维电子气形成沟道，可以实现存储器件的读取和擦除；将量子点作为存储器件的存储介质，可以捕获并限制载流子来实现数据存储，由于量子点捕获载流子是一种电子弛豫过程，该过程的时间为皮秒量级，能够稳定读写传输且速度快，能耗较低。并且分离的能级结构保障了器件存储能力的稳定性，个别量子点的载流子逃逸不会影响整体器件的存储能力，有其他量子点作为补充保障，提高了存储器件的使用寿命和耐用度。

此外，本发明还针对量子点存储器件提供了相应的制备方法及电子设备，与上述提到的量子点存储器件具有相同或相对应的技术特征，进一步使得上述量子点存储器件更具有实用性，该制备方法及电子设备具有相应的优点。

附图说明

为了更清楚地说明本发明实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种量子点存储器件结构示意图；

图2为本发明实施例提供的形成上电极区、下电极区、源电极区、漏电极区的量子点存储器件结构示意图；

图3为本发明实施例提供的一种量子点存储器件的制备方法流程图；

图4为本发明实施例提供的步骤S301对应的量子点存储器件结构示意图；

图5为本发明实施例提供的步骤S302对应的量子点存储器件结构示意图；

图6为本发明实施例提供的步骤S303对应的量子点存储器件结构示意图；

图7为本发明实施例提供的步骤S304对应的量子点存储器件结构示意图；

图8为本发明实施例提供的步骤S305对应的量子点存储器件结构示意图；

图9为本发明实施例提供的对刻蚀后的光刻胶层进行剥离后形成的量子点存储器件结构示意图；

其中，1为衬底，2为成核层，3为应变超晶格层，4为下电极层，5为第一p型掺杂层，6为中间层，61为掺杂供给层，62为间隔层，63为沟道层，7为第一势垒层，8为量子点层，9为第二势垒层，10为第二p型掺杂层，11为上电极层，12为第一金属层，13为第二金属层，14为第三金属层。

具体实施方式

现有的存储器主要分为两种，一种是易失性存储器，以动态随机存取存储器为代表，特点是存储时间长，读取速度快，但断电后数据无法保存，造成数据丢失，主要应用在计算机内存。另一种是非易失性存储器，以闪存存储器为代表，最大特点是断电后数据可以保存，不会丢失，但其读写速度和寿命等性能却不尽如人意。

为了可以兼顾上述易失性存储器和非易失性存储器的优势，本发明将无机半导体量子点(QuantumDot，QD)应用在半导体存储技术领域中。量子点在空间上受到三维量子限制效应，其尺寸仅为数十纳米，并具有δ函数的能级结构，展示出优秀的物理性质，如每个量子点可以存储的载流子数目有限，有利于降低存储器的功耗。同时量子点作为存储单元是多个点的集合体，个别量子点的破坏对整体存储能力的影响有限。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护范围。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

图1示出了本发明实施例提供的一种量子点存储器件结构示意图。如图1所示，本实施例提供的量子点存储器件，具体包括：衬底1，层叠设置在衬底1上的成核层2、应变超晶格层3、下电极层4、第一p型掺杂层5、用于形成二维电子气沟道(Two DimensionalElectron Gas，2DEG)的中间层6、第一势垒层7、量子点层8、第二势垒层9、第二p型掺杂层10和上电极层11。

需要说明的是，本发明实施例提供的上述量子点存储器件是以纳米尺度的量子点作为存储介质，根据量子点类原子的能级结构和δ函数的态密度分布的固有性质，巧妙的实现对载流子的控制，进而达到“1”和“0”两种状态的信息存储。

本发明实施例提供的上述量子点存储器件中，在衬底上生长成核层和应变超晶格层，可以有效释放晶格失配的累积应力，超晶格层主要起位错过滤的功能，使失配体系界面生成的位错改变传播方向，邻近位错湮灭成环，降低位错密度；在量子点层下方生长二维电子气形成沟道，可以实现存储器件的读取和擦除；将量子点作为存储器件的存储介质，可以捕获并限制载流子来实现数据存储，由于量子点捕获载流子是一种电子弛豫过程，该过程的时间为皮秒量级(ps)，能够稳定读写传输且速度快，能耗较低。并且分离的能级结构保障了器件存储能力的稳定性，个别量子点的载流子逃逸不会影响整体器件的存储能力，有其他量子点作为补充保障，提高了存储器件的使用寿命和耐用度。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图1所示，成核层2可以采用锗或磷化镓材料；应变超晶格层3可以采用交替层叠的砷化镓与砷化铝镓。

在实施中，本发明的量子点存储器件可以以硅(Si)材料为衬底，与硅基微光电子工艺体系兼容。硅作为第一代半导体材料，材料结构稳定，受温度影响小，兼容性好，对于半导体光电子领域，特别是集成电路器件领域的影响广泛。由于量子点材料与硅材料存在晶格失配等问题挑战，本发明通过采用多步生长法，依次生长成核层以及应变超晶格层，良好的解决了上述问题，既降低了失配体系缺陷影响，又保障了以硅为基础的存储器件与整体市场的兼容性。

本发明可以在硅衬底1上生长420℃的低温成核层2，可采用锗或磷化镓材料，生长多层砷化镓/砷化铝镓应变超晶格层3作为位错过滤层。其中，砷化镓/砷化铝镓组成的结构可以是多层，例如10层，最大层数可以为20层，只要满足可过滤掉穿透位错的缺陷即可。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图1所示，下电极层4可以是对在应变超晶格层3上生长的第一砷化镓层进行p型重掺杂而形成的；第一p型掺杂层5可以是对在下电极层4上生长第一砷化铝镓层进行p型掺杂而形成的。其中掺杂源均为铍(Be)。

在实施中，在应变超晶格层3上可以生长砷化镓层以及砷化铝镓层，在生长过程中对砷化镓层进行p型重掺杂，形成下电极层4(即下电极欧姆接触层)、对砷化铝镓层进行p型掺杂作为pn结的部分p区，形成第一p型掺杂层5；其中掺杂源均为铍(Be)。即下电极层4是对砷化镓材料进行铍重掺杂，第一p型掺杂层是对砷化铝镓材料进行铍掺杂。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图1所示，中间层6可以包括掺杂供给层61，间隔层62和沟道层63。较佳地，掺杂供给层61可以是砷化铝镓掺杂供给层，掺杂类型为n型，掺杂源为Si；间隔层62可以是非掺杂砷化铝镓间隔层；沟道层63可以是非掺杂砷化镓沟道层。二维电子气2DEG沟道可以是在非掺杂砷化镓沟道层上形成的。

在实施中，首先在第一p型掺杂层5上可以生长砷化铝镓掺杂供给层，掺杂类型为n型，掺杂源为硅，即掺杂供给层是对砷化铝镓材料进行硅掺杂；然后生长非掺杂砷化铝镓间隔层；最后生长砷化镓沟道层，同样为不掺杂，在该砷化镓沟道层可形成二维电子气2DEG，最终得到用于形成二维电子气2DEG沟道的中间层6。

需要说明的是，本发明通过设计二维电子气2DEG结构作为沟道置于量子点层下方，实现对量子点中的空穴型载流子的擦除功能。在源漏极施加偏压使沟道电子获得足以支撑跃过势垒的能量到量子点所在区，然后发生跃迁电子与量子点中空穴的复合，实现擦除。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图1所示，第一势垒层和第二势垒层的材料相同；第一势垒层7可以是砷化镓势垒层或锑化镓势垒层；第二势垒层9可以是砷化镓势垒层或锑化镓势垒层；所述量子点层可以是砷化铟量子点层或锑化铟量子点层。

在实施中，首先在中间层6上可以生长砷化镓势垒层或锑化镓势垒层作为第一势垒层7，中间为量子点层8，该量子点层可以是砷化铟量子点层或锑化铟量子点层，最后再次生长砷化镓势垒层或锑化镓势垒层作为第二势垒层9。即：第一势垒层7、量子点层8和第二势垒层9的材料可以选取砷化镓/砷化铟/砷化镓(GaAs/InAs/GaAs)、砷化镓/锑化铟/砷化镓(GaAs/InSb/GaAs)、锑化镓/砷化铟/锑化镓(GaSb/InAs/GaSb)、锑化镓/锑化铟/锑化镓(GaSb/InSb/GaSb)等。

实际应用中，两侧的势垒层与中间的量子点层可以形成势阱，便于量子点作为存储介质对载流子进行捕获。

需要说明的是，本发明可以通过分子束外延(Molecular Beam Epitaxy，MBE)生长技术精确调控量子点的尺寸，提高存储密度。以该量子点为存储介质，能够简便快捷的完成数据存储功能，需要的能耗更低。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图1所示，第二p型掺杂层10可以是对在第二势垒层9上生长的第二砷化铝镓层进行p型掺杂而形成的，掺杂源为铍；上电极层11可以是对在第二p型掺杂层10上生长的第二砷化镓层进行n型重掺杂而形成的，掺杂源为硅。

在实施中，在第二势垒层9上可以生长砷化铝镓层以及砷化镓层，在生长过程中对砷化铝镓层进行p型掺杂作为pn结的部分p区，掺杂源为铍，以形成第二p型掺杂层10，并对砷化镓层进行n型重掺杂方便形成上电极层11(即上电极欧姆接触层)，掺杂源为硅。即第二p型掺杂层为砷化铝镓材料进行铍掺杂，上电极层为砷化镓材料进行硅重掺杂。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件中，如图2所示，该量子点存储器件包含上电极区A、下电极区B、源电极区C、漏电极区D；上电极区A包括衬底1，成核层2，应变超晶格层3，下电极层4，第一p型掺杂层5，中间层6，第一势垒层7，量子点层8，第二势垒层9，第二p型掺杂层10，上电极层11和第一金属层12，该第一金属层12作为上电极；下电极区B包括衬底1，成核层2，应变超晶格层3，下电极层4和第二金属层13，该第二金属层13作为下电极；源电极区C和漏电极区D均包括衬底1，成核层2，应变超晶格层3，下电极层4，第一p型掺杂层5，中间层6和第三金属层14，源电极区C的第三金属层14作为源电极，漏电极区D的第三金属层14作为漏电极。其中，二维电子气2DEG可以作为源电极和漏电极的导电沟道，通过测量源漏极间的电流可以实现存储器件的读取和擦除。

在实施中，上电极区A、下电极区B、源电极区C、漏电极区D的位置不是唯一的，可以变化；例如：可将源电极区C和漏电极区D进行互换，将上电极区A和下电极区B进行互换。

需要补充的是，第一金属层12的材料可以选用金/锗/镍/金(Au/Ge/Ni/Au)；第二金属层13的材料可以选用钛/铂/金(Ti/Pt/Au)；第三金属层14的材料可以选用钛/金(Ti/Au)。

另外，需要补充的是，未形成第一金属层12、第二金属层13和第三金属层14的区域可以设置有隔离层。在实施中，隔离层的材料可以选用二氧化硅(SiO

在上述实施例中，对于量子点存储器件的制备方法进行了详细描述，基于同一发明构思，本发明实施例还提供了量子点存储器件、电子设备对应的实施例。图3为本发明实施例提供的一种量子点存储器件的制备方法流程图，如图3所示，该方法包括以下步骤：

S301、在衬底上依次生长成核层和应变超晶格层。

在可能的实施方式中，本发明的量子点存储器件可以以硅(Si)材料为衬底，与硅基微光电子工艺体系兼容。本发明在硅衬底上生长成核层，可以利用不同材料的晶格差异形成岛状结构，有效释放晶格失配的累积应力。在成核层上生长超晶格层，超晶格层主要起位错过滤的功能，使失配体系界面生成的位错改变传播方向，邻近位错湮灭成环，降低位错密度。

图4示出了本发明实施例提供的步骤S301对应的量子点存储器件结构示意图。如图4所示，在衬底1上依次生长成核层2和应变超晶格层3。

S302、在应变超晶格层上依次形成下电极层和第一p型掺杂层。

图5示出了本发明实施例提供的步骤S302对应的量子点存储器件结构示意图。如图5所示，在应变超晶格层3上依次形成下电极层4和第一p型掺杂层5。

S303、在第一p型掺杂层上生长用于形成二维电子气沟道的中间层。

本发明在量子点层下方生长二维电子气2DEG，该二维电子气2DEG可以作为源极和漏极的导电沟道，通过测量源漏极间的电流可以实现存储器的读取和擦除。

图6示出了本发明实施例提供的步骤S303对应的量子点存储器件结构示意图。如图6所示，在第一p型掺杂层5上生长用于形成二维电子气沟道的中间层6。该中间层6可以包括掺杂供给层61，间隔层62和沟道层63。

S304、在中间层上依次形成第一势垒层、量子点层和第二势垒层。

在可能的实施方式中，本发明的量子点可以选用三五族(III-Ⅴ)量子点。量子点对于载流子的捕获与否代表存储器数据位的“1”和“0”两种状态，本发明利用量子点对于载流子的量子限制效应实现不同数据存储状态。

图7示出了本发明实施例提供的步骤S304对应的量子点存储器件结构示意图。如图7所示，在中间层6上依次形成第一势垒层7、量子点层8和第二势垒层9。

S305、在第二势垒层上依次形成第二p型掺杂层和上电极层。

图8示出了本发明实施例提供的步骤S305对应的量子点存储器件结构示意图。如图8所示，在第二势垒层9上依次形成第二p型掺杂层10和上电极层11。

需要说明的是，本发明可以通过电压改变空间电荷区(Space Charge Region，SCR)来实现存储器的写入与存储；具体地，量子点置于p-n或者p-i-n结构中，靠近或者位于空间电荷区内部，通过施加偏压改变空间电荷区的宽度，来实现对载流子的捕获与否达到数据“1”或“0”的写入。

由于量子点存储器件的制备方法部分的实施例与前述量子点存储器件部分的实施例相互对应，因此量子点存储器件的制备方法部分的实施例请参见量子点存储器件部分的实施例的描述，这里暂不赘述。并且具有与上述提到的量子点存储器件相同的有益效果。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，步骤S301在衬底上依次生长成核层和应变超晶格层，具体可以包括：首先，在硅衬底上采用锗(Ge)或磷化镓(GaP)生长成核层；然后，在成核层上生长应变超晶格层作为位错过滤层；应变超晶格层包括交替层叠的砷化镓(GaAs)与砷化铝镓(AlGaAs)。

在实施中，如图4所示，在硅衬底1上可以生长420℃的低温成核层2，可采用锗或磷化镓材料，生长多层砷化镓/砷化铝镓应变超晶格层3作为位错过滤层。其中，砷化镓/砷化铝镓组成的结构可以是多层，例如10层，最大层数可以为20层，只要满足可过滤掉穿透位错的缺陷即可。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，步骤S302在应变超晶格层上依次形成下电极层和第一p型掺杂层，具体可以包括：首先，在应变超晶格层上生长第一砷化镓层，并对第一砷化镓层进行p型重掺杂，形成下电极层；然后，在下电极层上生长第一砷化铝镓层，并对第一砷化铝镓层进行p型掺杂，形成第一p型掺杂层。

在实施中，如图5所示，在应变超晶格层3上可以生长砷化镓层以及砷化铝镓层，在生长过程中对砷化镓层进行p型重掺杂，形成下电极层4、对砷化铝镓层进行p型掺杂作为pn结的部分p区，形成第一p型掺杂层5；其中掺杂源均为铍。即下电极层4是对砷化镓材料进行铍重掺杂，第一p型掺杂层是对砷化铝镓材料进行铍掺杂。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，步骤S303在第一p型掺杂层上生长用于形成二维电子气沟道的中间层，具体可以包括：首先，在第一p型掺杂层上生长砷化铝镓掺杂供给层；砷化铝镓掺杂供给层的掺杂类型为n型；然后，在砷化铝镓掺杂供给层上生长非掺杂砷化铝镓间隔层；之后，在非掺杂砷化铝镓间隔层上生长非掺杂砷化镓沟道层；最后，在非掺杂砷化镓沟道层上形成二维电子气，以用于形成二维电子气沟道的中间层。

在实施中，如图6所示，首先在第一p型掺杂层5上可以生长砷化铝镓掺杂供给层，掺杂类型为n型，掺杂源为硅，即掺杂供给层是对砷化铝镓材料进行硅掺杂；然后生长非掺杂砷化铝镓间隔层；最后生长砷化镓沟道层，同样为不掺杂，在该砷化镓沟道层可形成二维电子气2DEG，最终得到用于形成二维电子气2DEG沟道的中间层6。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，步骤S304在中间层上依次形成第一势垒层、量子点层和第二势垒层，具体可以包括：首先，在中间层上生长砷化镓势垒层或锑化镓势垒层作为第一势垒层；然后，在第一势垒层上生长量子点层，该量子点层可以是砷化铟量子点层或锑化铟量子点层；之后，在量子点层上生长砷化镓势垒层或锑化镓势垒层作为第二势垒层；第二势垒层和第一势垒层的材料相同，即第二势垒层和第一势垒层均为砷化镓势垒层，或，第二势垒层和第一势垒层均为锑化镓势垒层。

在实施中，如图7所示，首先在中间层6上可以生长砷化镓势垒层或锑化镓势垒层作为第一势垒层7，中间为量子点层8，最后再次生长砷化镓势垒层或锑化镓势垒层作为第二势垒层9。较佳地，第一势垒层7、量子点层8和第二势垒层9的材料可以选取砷化镓/砷化铟/砷化镓、砷化镓/锑化铟/砷化镓、锑化镓/砷化铟/锑化镓、锑化镓/锑化铟/锑化镓等。

实际应用中，两侧的势垒层与中间的量子点层可以形成势阱，便于量子点作为存储介质对载流子进行捕获。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，步骤S305在第二势垒层上依次形成第二p型掺杂层和上电极层，具体可以包括：首先，在第二势垒层上生长第二砷化铝镓层，并对第二砷化铝镓层进行p型掺杂，形成第二p型掺杂层；然后，在第二p型掺杂层上生长第二砷化镓层，并对第二砷化镓层进行n型重掺杂，形成上电极层。

在实施中，如图8所示，在第二势垒层9上可以生长砷化铝镓层以及砷化镓层，在生长过程中对砷化铝镓层进行p型掺杂作为pn结的部分p区，掺杂源为铍，以形成第二p型掺杂层10，并对砷化镓层进行n型重掺杂方便形成上电极层11，掺杂源为硅。即第二p型掺杂层为砷化铝镓材料进行铍掺杂，上电极层为砷化镓材料进行硅重掺杂。

进一步地，在具体实施时，在本发明实施例提供的上述量子点存储器件的制备方法中，还可以包括：在形成有上电极层的衬底上通过工艺形成源电极、漏电极、上电极和下电极。这样制备出源电极、漏电极、上电极和下电极后，可得到一种读写传输稳定，寿命长的存储器件。

具体地，执行上述步骤在形成有上电极层的衬底上通过工艺形成源电极、漏电极、上电极和下电极，具体可以包括以下步骤：

步骤一、在上电极层上形成光刻胶层；

步骤二、采用掩模板对光刻胶层进行曝光和显影，以将显影后的光刻胶层沿表面分成与待形成的下电极区对应的第一区域，与待形成的源电极区对应的第二区域，与待形成的漏电极区对应的第三区域，以及与待形成的上电极区对应的第四区域；

较佳地，可以将光刻胶层沿表面从左至右分成多个区域，包括最左侧区域、次左侧区域、次右侧区域、最右侧区域，其中，最右侧区域可以对应待形成的下电极区，次右侧区域可以对应待形成的源电极区，最左侧区域可以对应待形成的漏电极区，次左侧区域对应上电极区；或者，最左侧区域可以对应待形成的下电极区，次左侧区域可以对应待形成的源电极区，最右侧区域可以对应待形成的漏电极区，次右侧区域对应待形成的上电极区；等等。也就是说，四个区域的位置不是唯一的，可以变化，具体可将源电极区和漏电极区进行互换，将上电极区和下电极区进行互换。

步骤三、以显影后的光刻胶层为掩膜，在第一区域对上电极层、第二p型掺杂层、第二势垒层、量子点层、第一势垒层、中间层和第一p型掺杂层进行刻蚀工艺，漏出下电极层，形成下电极区；

在实施中，以显影后的光刻胶层为掩膜，可以将最右侧部分(或最左侧部分)的下电极层以上的各层部分刻蚀掉，漏出下电极层，形成下电极区。

步骤四、在第二区域和第三区域分别对上电极层、第二p型掺杂层、第二势垒层、量子点层、第一势垒层进行刻蚀工艺，漏出中间层，形成源电极区和漏电极区；在形成下电极区、源电极区和漏电极区后，剩余的区域确定为上电极区；

在实施中，在次右侧部分(或次左侧部分)和最左侧部分(或最右侧部分)未刻蚀的区域刻蚀两个孔槽，刻蚀到可形成二维电子气2DEG的砷化镓沟道层，形成源电极区和漏电极区。这里的源电极区和漏电极区可互换位置，在此不做限定。此时次左侧部分(或次右侧区域)对应的就是上电极区。

步骤五、对刻蚀后的光刻胶层进行剥离；

图9示出了本发明实施例提供的剥离光刻胶层后一种形成上电极区、下电极区、源电极区、漏电极区的量子点存储器件结构示意图。如图9所示，上电极区为A区，下电极区为B区，源电极区为C区，漏电极区为D区。这里的上电极区A、下电极区B、源电极区C、漏电极区D的位置不是唯一的，可以变化；例如：可将源电极区C和漏电极区D进行互换，将上电极区A和下电极区B进行互换。

步骤六、在形成有上电极区、下电极区、源电极区和漏电极区的衬底上通过等离子体增强化学气相沉积方法(plasma enhanced chemical vapor deposition，PECVD)形成隔离层；

在实施中，隔离层的材料可以选用二氧化硅(SiO

步骤七、在上电极区、下电极区、源电极区和漏电极区分别形成电极窗口，并淀积金属，形成源电极、漏电极、上电极和下电极；

在实施中，形成电极窗口的方式就是将对应的隔离层刻蚀掉。较佳地，源电极和漏极对应的金属可以为钛/金；上电极对应的金属可以为金/锗/镍/金；下电极对应的金属可以为钛/铂/金。

需要指出的是，本发明在源漏电极的工艺制备过程中，通过设计孔槽，采用刻蚀技术使沟道层得以暴露，直接与金属形成电极，避免了传统方法的直接在表层材料形成源漏极带来的消耗电阻，大大提升了源漏极测试的灵敏度和准确性。

接下来，将经过上述步骤后得到的器件进行解理划片，可得到多个存储器管芯。

本实施例提供的前述量子点存储器件可以由如本发明实施例提供的上述量子点存储器件的制备方法而得到。

关于上述各步骤更加具体的工作过程可以参考前述实施例公开的相应内容，在此不再进行赘述。

基于同一发明构思，本发明实施例还提供了一种电子设备，包括上述量子点存储器件。由于该电子设备解决问题的原理与前述一种量子点存储器件相似，因此该电子设备的实施可以参见量子点存储器件的实施，重复之处不再赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

最后，还需要说明的是，除非另有定义，本文所使用的所有的技术和科学术语与属于本申请技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及上述附图说明中的术语“包括”、“包含”和“具有”以及其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本申请的说明书和权利要求书或上述附图中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

对于前述的各实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可能采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，涉及的动作和模块并不一定是本发明所必须的。

本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或通信连接可以是通过一些接口，装置或单元之间的间接耦合或通信连接，可以是电信或者其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

显然，所描述的实施例仅仅是本发明部分实施例，而不是全部实施例。基于这些实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明所要保护的范围。尽管参照上述实施例对本发明进行了详细的说明，本领域普通技术人员依然可以在不冲突的情况下，不作出创造性劳动对本发明各实施例中的特征根据情况相互组合、增删或作其他调整，从而得到不同的、本质未脱离本发明的构思的其他技术方案，这些技术方案也同样属于本发明所要保护的范围。

以上对本发明所提供的量子点存储器件及其制备方法、电子设备进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，而非对发明的保护范围进行限制；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。