阵列基板和显示面板

技术领域

本申请涉及显示技术领域，具体地，涉及一种阵列基板和显示面板。

背景技术

当前，笔记本电脑、平板、车载等产品应用端对面板得性能要求越来越高，中小尺寸面板显示屏技术发展方向趋向于高分辨率和高刷新率，因此，如何提升有源层迁移率和降低金属信号线阻抗成为现阶段显示屏技术发展所面临的较大难题。尤其是，随着车载长屏面板尺寸逐渐增大，对低的金属线阻抗需求更为迫切。

发明内容

本申请提供一种阵列基板和显示面板，能够有效降低金属阻抗，提高显示面板性能。

本申请提供一种阵列基板，包括：

衬底；

绝缘层，设置在所述衬底上；

栅极，设置在所述绝缘层上；及

源极和漏极，设置在所述栅极上；

其中，所述绝缘层上设有凹槽，所述栅极的至少部分位于所述凹槽内。

在本申请一可选实施例中，所述绝缘层包括栅极绝缘层，所述栅极绝缘层设置于所述衬底的一侧，且所述栅极绝缘层上设置有所述凹槽；所述栅极位于所述栅极绝缘层远离所述衬底的一侧且至少部分位于所述凹槽内。

在本申请一可选实施例中，所述绝缘层包括缓冲层和栅极绝缘层，所述缓冲层设置于所述衬底的一侧，且所述缓冲层上设置有所述凹槽，所述栅极绝缘层设置于所述缓冲层远离所述衬底的一侧；所述栅极位于所述缓冲层与所述栅极绝缘层之间且至少部分位于所述凹槽内。

在本申请一可选实施例中，所述栅极包括第一栅极子层和位于所述第一栅极子层上的第二栅极子层，所述第一栅极子层位于所述凹槽内。

在本申请一可选实施例中，所述第二栅极子层在所述衬底上的投影覆盖所述第一栅极子层在所述衬底上的投影。

在本申请一可选实施例中，所述第一栅极子层的厚度范围为

在本申请一可选实施例中，所述阵列基板还包括有源层，所述有源层位于所述栅极绝缘层远离所述栅极的一侧，所述有源层包括沟道区，所述第二栅极子层在所述衬底上的投影至少覆盖所述沟道区在所述衬底上的投影。

在本申请一可选实施例中，所述有源层的材料为低温多晶硅。

在本申请一可选实施例中，所述有源层的材料为非晶硅。

本申请还提供一种显示面板，包括如上任一实施例所述的阵列基板。

本申请的有益效果在于：本申请提供的阵列基板通过在所述绝缘层上预先形成凹槽，使部分栅极金属形成在所述凹槽内，一方面增加了栅极金属层的厚度以降低金属阻抗，另一方面使部分栅极金属填埋在所述凹槽内，降低了栅极金属层的高厚度导致的段差，避免了金属层高段差位置爬坡断线和介质层覆盖性差的问题。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种阵列基板的结构示意图。

图2为本申请实施例提供的一种阵列基板的结构示意图。

图3为本申请实施例提供的另一种阵列基板的结构示意图。

图4为本申请实施例提供的一种阵列基板的制备方法的步骤S2的结构示意图。

图5为本申请实施例提供的一种阵列基板的制备方法的步骤S3的结构示意图。

图6为本申请实施例提供的一种阵列基板的制备方法的步骤S4的结构示意图。

图7为本申请实施例提供的一种阵列基板的制备方法的步骤S5的结构示意图。

图8为本申请实施例提供的一种阵列基板的制备方法的步骤S61的结构示意图。

图9为本申请实施例提供的一种阵列基板的制备方法的步骤S62的结构示意图。

图10为本申请实施例提供的一种阵列基板的制备方法的步骤S7的结构示意图。

图11为本申请实施例提供的一种阵列基板的制备方法的步骤S8的结构示意图。

图12为本申请实施例提供的一种阵列基板的制备方法的步骤S9的结构示意图。

图13为本申请实施例提供的一种阵列基板的制备方法的步骤S10的结构示意图。

图14为本申请实施例提供的另一种阵列基板的制备方法的步骤S2的结构示意图。

图15为本申请实施例提供的另一种阵列基板的制备方法的步骤S31的结构示意图。

图16为本申请实施例提供的另一种阵列基板的制备方法的步骤S32的结构示意图。

图17为本申请实施例提供的另一种阵列基板的制备方法的步骤S4的结构示意图。

图18为本申请实施例提供的另一种阵列基板的制备方法的步骤S5的结构示意图。

图19为本申请实施例提供的另一种阵列基板的制备方法的步骤S6的结构示意图。

图20为本申请实施例提供的另一种阵列基板的制备方法的步骤S7的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体地限定。

本申请可以在不同实施中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。

以下将结合具体实施例及附图对本申请提供的阵列基板进行详细描述。

如图1所示，为现有技术中的一种阵列基板的结构示意图，所述阵列基板包括衬底100；栅极130，设置在所述衬底100上；栅极绝缘层121，设置在所述栅极130上；有源层140，设置在所述栅极绝缘层121上；源极151和漏极152，设置在所述有源层140上，且所述源极151和所述漏极152与所述有源层140电连接。现有技术中，通常采用增加栅极130金属层的膜厚以降低金属阻抗，但栅极130的厚度增加导致高的段差，而高段差将导致爬坡断线、介质层覆盖性差和膜层应力破片等风险，因此，栅极130金属层的膜厚无法做到很大，同时，高图像分辨率(Pixels per inch，PPI)和窄边框设计要求金属线宽进一步减小，因此现有金属阻抗很难继续降低。

为了解决上述问题，本申请提出一种阵列基板，能够有效降低金属阻抗，提高显示面板性能。

所述阵列基板包括：衬底100；绝缘层，设置在所述衬底100上；栅极130，设置在所述绝缘层上；及源极151和漏极152，设置在所述栅极130上；其中，所述绝缘层上设有凹槽123，所述栅极130的至少部分位于所述凹槽123内。

在本申请中，通过在绝缘层上预先形成凹槽123，在形成栅极130时，使所述栅极130与所述凹槽123一一对应，并使部分栅极130金属形成在所述凹槽123内，一方面增加了栅极130的厚度以降低金属阻抗，另一方面使部分栅极130金属填埋在所述凹槽123内，降低了栅极130金属层的高厚度导致的段差，避免了金属层高段差位置爬坡断线和介质层覆盖性差的问题。

其中，所述绝缘层可以是单个层膜，也可以是多个膜层。

进一步的，所述阵列基板还包括有源层140，所述有源层140设置在所述栅极130的一侧，所述有源层140的材料可以是低温多晶硅(LTPS)、非晶硅(a-Si)等，但不限于此。

进一步的，所述阵列基板可以是顶栅结构，也可以是底栅结构，在此不做限制。

在一实施例中，所述绝缘层包括栅极绝缘层121，所述栅极绝缘层121设置于所述衬底100的一侧，且所述栅极绝缘层121上设置有所述凹槽123；所述栅极130位于所述栅极绝缘层121远离所述衬底100的一侧且至少部分位于所述凹槽123内。

具体的，如图2所示，以低温多晶硅结构阵列基板(LTPS TFT)为例，所述阵列基板包括：衬底100；有源层140，位于所述衬底100的一侧，其中，所述有源层140的材料为低温多晶硅，所述有源层140包括沟道区141和位于所述沟道区141两端的掺杂区；栅极绝缘层121(GI)，位于所述有源层140远离所述衬底100的一侧，且覆盖所述有源层140，其中，所述栅极绝缘层121上设有凹槽123；栅极130(GE)，位于所述栅极绝缘层121远离所述有源层140的一侧，且与所述沟道区141相对，其中，一个所述栅极130对应一个所述凹槽123，所述栅极130的至少部分位于所述凹槽123内；层间绝缘层160(ILD)，位于所述栅极130远离所述栅极绝缘层121的一侧，且覆盖所述栅极130；源极151和漏极152，位于所述层间绝缘层160远离所述栅极130的一侧，且所述源极151和所述漏极152分别与所述有源层140两端的掺杂区电连接；平坦层170(PV)，位于所述源极151和所述漏极152远离所述层间绝缘层160的一侧，且覆盖所述源极151和所述漏极152；钝化层180，位于所述层间绝缘层160远离所述源极151和所述漏极152的一侧；电极层190，位于所述钝化层180远离所述平坦层170的一侧，且与所述源极151或所述漏极152电连接。

进一步的，所述衬底100和所述有源层140之间还设有遮光层110(LS)，所述遮光层110在所述衬底100上的投影覆盖所述有源层140在所述衬底100上的投影，以使所述遮光层110阻挡背光(阵列基板下方光源)入射到TFT中产生光生漏电流。

进一步的，所述遮光层110和所述有源层140之间还设有缓冲层122(Buffer)，用于将所述遮光层110以及所述有源层140电性绝缘。同时，所述缓冲层122还用于缓冲所述阵列基板的制备过程中对所述衬底100的损伤。

在一实施例中，所述绝缘层包括缓冲层122和栅极绝缘层121，所述缓冲层122设置于所述衬底100的一侧，且所述缓冲层122上设置有所述凹槽123，所述栅极绝缘层121设置于所述缓冲层122远离所述衬底100的一侧；所述栅极130位于所述缓冲层122远离所述衬底100的一侧且至少部分位于所述凹槽123内。

具体的，如图3所示，以非晶硅结构阵列基板(a-Si TFT)为例，所述阵列基板包括：衬底100；缓冲层122，位于所述衬底100的一侧，其中，所述缓冲层122上设有凹槽123；栅极130，位于所述缓冲层122远离所述衬底100的一侧，其中，一个所述栅极130对应一个所述凹槽123，所述栅极130的至少部分位于所述凹槽123内；栅极绝缘层121，位于所述栅极130远离所述缓冲层122的一侧，且覆盖所述栅极130；有源层140，位于所述栅极绝缘层121远离所述栅极130的一侧，且与所述栅极130相对，其中，所述有源层140的材料为非晶硅；源极151和漏极152，位于所述有源层140远离所述栅极绝缘层121的一侧，且所述源极151和所述漏极152分别与所述有源层140电连接；层间绝缘层160，位于所述源极151和所述漏极152远离所述有源层140的一侧，且覆盖所述源极151和所述漏极152；电极层190，位于所述层间绝缘层160远离所述源极151和所述漏极152的一侧，且与所述源极151或所述漏极152电连接。

在一实施例中，所述栅极130包括第一栅极子层131和位于所述第一栅极子层131上的第二栅极子层132，所述第一栅极子层131位于所述凹槽123内。在阵列基板制备过程中，所述栅极130可以分成两层制备，即首先在所述凹槽123内形成第一栅极子层131，然后再在所述绝缘层上与所述第一栅极子层131相对的位置形成第二栅极子层132，从而实现双层金属堆叠布线结构，以增大所述栅极130的整体厚度，同时，将所述栅极130分步成膜也规避了金属应力过大而导致的破片问题。

在本实施例中，通过在所述绝缘层上设置所述凹槽123，在所述凹槽123内预先设置所述第一栅极子层131，然后在所述绝缘层上设置第二栅极子层132，一方面增加了所述栅极130的整体厚度，降低了金属阻抗，另一方面可以减小所述第二栅极子层132的厚度，减小金属层段差，避免高段差导致的爬坡断线和介质层覆盖性差的问题。

进一步的，所述第二栅极子层132在所述衬底100上的投影覆盖所述第一栅极子层131在所述衬底100上的投影，即所述第二栅极子层132覆盖所述第一栅极子层131的表面，且所述第二栅极子层132的面积大于或等于所述第一栅极子层131的面积，以避免制成中引起的金属线偏问题。

进一步的，所述有源层140包括沟道区，所述第二栅极子层132在所述衬底100上的投影至少覆盖所述沟道区在所述衬底100上的投影。

当所述栅极130位于所述有源层140靠近所述衬底100的一侧时，即为底栅结构，所述第二栅极子层132在所述衬底100上的投影覆盖所述有源层在所述衬底100上的投影，利用所述第二栅极子层132遮挡所述沟道区，避免背光入射到所述沟道区，影响沟道区的半导体材料。

当所述栅极130位于所述有源层140远离所述衬底100的一侧时，即为顶栅结构，所述第二栅极子层132在所述衬底100上的投影覆盖所述沟道区在所述衬底100上的投影，利用所述第二栅极子层132作为掩膜用于刻蚀所述沟道区的图案。

进一步的，所述第一栅极子层131的厚度范围为

进一步的，所述第二栅极子层132的厚度范围为

本申请还提供的一种阵列基板的制备方法，下面通过具体实施例对本申请提供的一种阵列基板的制备方法做进一步说明。

所述阵列基板的制备方法，包括：

提供一衬底100；

在所述衬底100上形成绝缘层，并在所述绝缘层上形成凹槽123；

在所述绝缘层上形成栅极130，其中，所述栅极130的至少部分形成在所述凹槽123内；

在所述栅极130上形成源极151和漏极152。

其中，所述绝缘层可以是单个层膜，也可以是多个膜层。

进一步的，所述阵列基板还包括有源层140，所述有源层140设置在所述栅极130的一侧，所述有源层140的材料可以是低温多晶硅(LTPS)、非晶硅(a-Si)等，但不限于此。

进一步的，所述阵列基板可以是顶栅结构，也可以是底栅结构，在此不做限制。

在一实施例中，以LTPS(低温多晶硅)结构阵列基板为例，如图4-图13所示，所述阵列基板的制备方法包括步骤：

S1、提供一衬底100。

所述衬底100可以是玻璃基板，也可以是柔性基板，所述柔性基板例如可以是聚酰亚胺(PI)，但不限于此。

S2、如图4所示，在所述衬底100的一侧形成遮光层110。

所述遮光层110的材料可以是钼(Mo)、铝(Al)或钼铝合金等中的至少一种，但不限于此。

S3、如图5所示，在所述遮光层110远离所述衬底100的一侧形成缓冲层122，且所述缓冲层122覆盖所述遮光层110。

所述缓冲层122的材料可以是SiO

S4、如图6所示，在所述缓冲层122远离所述遮光层110的一侧形成有源层140，所述有源层140的材料为低温多晶硅(LTPS)。

其中，所述有源层140包括沟道区141和位于所述沟道区141两端的掺杂区，所述掺杂区包括重掺杂区143和位于所述重掺杂区143和所述沟道区141之间的轻掺杂区142。所述重掺杂区143为高浓度的N型掺杂，可以使得TFT易于欧姆接触；所述轻掺杂区142用于降低源漏结区电场强度，提高器件稳定性。

S5、如图7所示，在所述有源层140远离所述缓冲层122的一侧形成栅极绝缘层121，所述栅极绝缘层121覆盖所述有源层140，并在所述栅极绝缘层121上形成凹槽123，所述凹槽123与所述沟道区141相对。

其中，所述栅极绝缘层121的材料可以是SiO

所述凹槽123可以通过光刻工艺使所述栅极绝缘层121图形化以形成所述凹槽123的图案。

S6、在所述栅极绝缘层121远离所述有源层140的一侧形成栅极130，所述栅极130与所述沟道区141相对，其中，一个所述栅极130对应一个所述凹槽123，所述栅极130的至少部分位于所述凹槽123内。

其中，所述栅极130包括第一栅极子层131和位于所述第一栅极子层131上的第二栅极子层132，所述第一栅极子层131位于所述凹槽123内。所述栅极130可以分两个步骤形成：

S61、如图8所示，在所述栅极绝缘层121上沉积第一金属层，且所述第一金属层填充所述凹槽123并平铺在所述栅极绝缘层121上，通过光刻工艺使所述第一金属层图案化，形成所述第一栅极子层131，其中，所述第一栅极子层131填充所述凹槽123。

进一步的，所述第一栅极子层131的材料Mo、Al-Mo、Mo-Al-Mo、Ti-Al-Ti等，但不限于此。所述第一栅极子层131的厚度范围为

S62、如图9所示，在所述第一栅极子层131和所述栅极绝缘层121上沉积第二金属层，通过光刻工艺使所述第二金属层图案化，形成所述第二栅极子层132，其中，所述第二栅极子层132在所述衬底100上的投影覆盖所述第一栅极子层131在所述衬底100上的投影。

进一步的，所述第二栅极子层132的材料Mo、Al-Mo、Mo-Al-Mo、Ti-Al-Ti等，但不限于此。所述第二栅极子层132的厚度范围为

S7、如图10所示，在所述栅极130远离所述栅极绝缘层121的一侧形成层间绝缘层160，且所述层间绝缘层160覆盖所述栅极130，并在所述层间绝缘层160和所述栅极绝缘层121上形成第一过孔161和第二过孔162，所述第一过孔161和所述第二过孔162分别裸露出所述有源层140。

所述层间绝缘层160的材料可以是SiO

S8、如图11所示，在所述层间绝缘层160远离所述栅极130的一侧形成源极151和漏极152，所述源极151通过所述第一过孔161与所述有源层140一侧的重掺杂区143电连接，所述漏极152通过所述第二过孔162与所述有源层140另一侧的重掺杂区143电连接。

所述源极151和所述漏极152的材料可以是Mo-Al-Mo、Ti-Al-Ti等金属，但不限于此。

S9、如图12所示，在所述源极151和所述漏极152远离所述层间绝缘层160的一侧形成平坦层170，且所述平坦层170覆盖所述源极151和所述漏极152，并在所述平坦层170上形成第三过孔171，所述第三过孔171裸露出所述源极151。

S10、如图13所示，在所述层间绝缘层160远离所述源极151和所述漏极152的一侧形成钝化层180。

S11、如图2所示，在所述钝化层180远离所述层间绝缘层160的一侧形成电极层190，所述电极层190通过所述第三过孔171与所述源极151电连接。

所述电极层190的材料可以是氧化铟锡(Indium Tin Oxides，ITO)，但不限于此。

在一实施例中，以a-Si(非晶硅)结构阵列基板为例，如图14-图20所示，所述阵列基板的制备方法包括步骤：

S1、提供一衬底100。

所述衬底100可以是玻璃基板，也可以是柔性基板，所述柔性基板例如可以是聚酰亚胺(PI)，但不限于此。

S2、如图14所示，在所述衬底100的一侧形成缓冲层122，并在所述栅极绝缘层121上形成凹槽123。

其中，所述缓冲层122的材料可以是SiO

所述凹槽123可以通过光刻工艺使所述缓冲层122图形化以形成所述凹槽123的图案。

S3、在所述缓冲层122远离所述衬底100的一侧形成栅极130，一个所述栅极130对应一个所述凹槽123，所述栅极130的至少部分位于所述凹槽123内。

其中，所述栅极130包括第一栅极子层131和位于所述第一栅极子层131上的第二栅极子层132，所述第一栅极子层131位于所述凹槽123内。所述栅极130可以分两个步骤形成：

S31、如图15所示，在所述缓冲层122上沉积第一金属层，且所述第一金属层填充所述凹槽123并平铺在所述缓冲层122上，通过光刻工艺使所述第一金属层图案化，形成所述第一栅极子层131，其中，所述第一栅极子层131填充所述凹槽123。

进一步的，所述第一栅极子层131的材料Mo、Al-Mo、Mo-Al-Mo、Ti-Al-Ti等，但不限于此。所述第一栅极子层131的厚度范围为

S32、如图16所示，在所述第一栅极子层131和所述缓冲层122上沉积第二金属层，通过光刻工艺使所述第二金属层图案化，形成所述第二栅极子层132，其中，所述第二栅极子层132在所述衬底100上的投影覆盖所述第一栅极子层131在所述衬底100上的投影。

进一步的，所述第二栅极子层132的材料Mo、Al-Mo、Mo-Al-Mo、Ti-Al-Ti等，但不限于此。所述第二栅极子层132的厚度范围为

S4、如图17所示，在所述栅极130远离所述缓冲层122的一侧形成栅极绝缘层121，所述栅极绝缘层121覆盖所述栅极130。

其中，所述栅极绝缘层121的材料可以是SiO

S5、如图18所示，在所述栅极绝缘层121远离所述栅极130的一侧形成有源层140，所述有源层140的材料为非晶硅(a-Si)，且所述有源层140与所述栅极130相对。

S6、如图19所示，在所述有源层140远离所述栅极绝缘层121的一侧形成源极151和漏极152，所述源极151搭接在所述有源层140的一侧与所述有源层140电连接，所述漏极152搭接在所述有源层140另一侧与所述有源层140电连接。

所述源极151和所述漏极152的材料可以是Mo-Al-Mo、Ti-Al-Ti等金属，但不限于此。

S7、如图20所示，在所述源极151和所述漏极152远离所述有源层140的一侧形成层间绝缘层160，且所述层间绝缘层160覆盖所述源极151和所述漏极152，并在所述层间绝缘层160上形成第四过孔163，所述第四过孔163裸露出所述源极151。

所述层间绝缘层160的材料可以是SiO

S8、如图3所示，在所述层间绝缘层160远离所述源极151和所述漏极152的一侧形成电极层190，所述电极层190通过所述第四过孔163与所述源极151电连接。

所述电极层190的材料可以是氧化铟锡(Indium Tin Oxides，ITO)，但不限于此。

本申请还提供一种显示面板，所述显示面板包括如上任一实施例中所述的阵列基板。所述显示面板可以是但不限于手机、笔记本电脑、平板电脑、车载显示产品等。

综上所述，本申请提供一种阵列基板及其制备方法和显示面板，本申请提供的阵列基板通过在绝缘层上预先挖槽，使部分栅极金属形成在所述凹槽内，一方面增加了栅极金属层的厚度以降低金属阻抗，另一方面使部分栅极金属填埋在所述凹槽内，降低了栅极金属层的高厚度导致的段差，避免了金属层高段差位置爬坡断线和介质层覆盖性差的问题。

综上，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。