电平转换电路

技术领域

本公开实施例涉及电路设计领域，涉及但不限于一种电平转换电路。

背景技术

电平转换电路(Level Shift)应用非常广泛，传统电平转换电路的电平转换电路的电压域由0至VDDL转换到0至VDDH，VDDL和VDDH都为正电压，而当地不为0而是负电压时，传统电平转换电路不能实现电平转换功能。如果片上电荷泵产生负电压的驱动能力有限，在电平转换电路工作时负电压会出现抬升，从而导致电平转换翻转变慢或不翻转，从而出现无输出信号或者输出信号延迟等问题。

发明内容

有鉴于此，本公开实施例提供一种电平转换电路，包括：

第一开关，第一端连接第一高电平端，第二端与所述电平转换电路的信号输出端相连接；第二开关，第一端连接第一低电平端，第二端与所述电平转换电路的信号输出端相连接；

第一转换电路，输入端分别连接第二高电平端、第二低电平端，输出端与第一开关的控制端相连接；

第一电容，第一端连接所述第二开关的控制端；

阻挡电路，连接所述第一电容的第一端，以在所述第一电容的充电状态下阻挡所述第一电容的电荷泄露；

第二转换电路，输出端与所述第一电容的第二端连接，输入端连接第二高电平端或第二低电平端，以为所述第一电容提供第一电压或第二电压。

在一些实施例中，所述阻挡电路包括：

第三开关，第一端连接所述第一电容的第一端，第二端连接所述第二低电平端；所述第三开关的控制端用于接收变化的第一输入电平信号，以控制所述第三开关导通时释放所述第一电容的电荷，以使所述第二开关截止；或控制所述第三开关截止时，阻挡所述第一电容的电荷泄露。

在一些实施例中，所述阻挡电路还包括：

控制电路，连接所述第三开关的控制端，以提供所述第一输入电平信号切换所述第三开关的导通或截止状态。

在一些实施例中，所述控制电路包括：

第二电容，第一端用于接收变化的第二输入电平信号；

第四开关，第一端与所述第二电容的第一端连接，第二端连接至所述第三开关的控制端，以使所述第三开关控制端的电压与所述第二电容的第一端相同；

第五开关，第一端与所述第二电容的第二端连接，第二端连接至所述第三开关的控制端，以使所述第三开关控制端的电压与所述第二电容的第二端相同。

在一些实施例中，所述控制电路还包括：第六开关，第一端与所述第二电容的第二端连接，第二端连接第二低电平，所述第二电容的第二端通过所述第六开关连接至所述第二低电平。

在一些实施例中，所述第六开关的第一端连接所述第二低电平端，第二端连接所述第二电容的第二端，控制端与所述第四开关的第二端以及所述第五开关的第二端相连接；其中，所述第四开关导通时，所述第六开关截止，以减少所述第二电容的漏电；所述第五开关导通时，所述第六开关导通，以释放第二电容上的电荷。

在一些实施例中，所述控制电路还包括：第一电阻，第一端与所述第二电容的第二端连接，第二端与所述第六开关的第一端相连接。

在一些实施例中，所述控制电路还包括：第一反相器，其输入端用于接收所述第二输入电平信号，输出端连接所述第二电容的第一端。

在一些实施例中，所述控制电路的输入端接收的所述第二输入电平信号为所述使能信号，所述使能信号用于指示所述电平转换电路的工作状态或非工作状态；

所述控制电路在所述使能信号指示所述工作状态时，控制所述第三开关截止，在所述使能信号指示非工作状态时，控制所述第三开关导通。

在一些实施例中，所述电平转换电路还包括：

输入信号端，用于接收输入信号；

使能信号端，用于接收所述使能信号，其中，所述使能信号指示所述电平转换电路处于所述工作状态时与所述输入信号共同控制所述第一开关、所述第二开关的导通。

通过本公开实施例的上述电平转换电路，通过第一转换电路与第二转换电路分别控制用于输出第一高电平信号的第一开关与用于输出第一低电平信号的第二开关。并且第二开关与第一转换电路之间还连接了第一电容，利用第一电容的放电信号导通第二开关。并且通过阻挡电路连接在第一电容的第一端，从而阻挡充电状态下的第一电容的电荷泄露，从而利用第一电容的充电电荷切换第二开关的导通与截止状态，使得第二开关的导通与截止不受第一低电平端电压的影响，从而减少电平转换错误或延迟的情况。

附图说明

图1为本公开实施例提供的一种电平转换电路的结构示意图一；

图2为本公开实施例提供的一种电平转换电路的结构示意图二；

图3为本公开实施例提供的一种电平转换电路的结构示意图三；

图4为本公开实施例提供的一种电平转换电路的结构示意图四；

图5为本公开实施例提供的一种电平转换电路的结构示意图五；

图6为本公开实施例提供的一种电平转换电路的结构示意图六；

图7为本公开实施例提供的一种信号处理装置的结构框图。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以多种不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了实现描述具体的实施例的目的，不是旨在限制本公开。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示，本公开实施例提供一种电平转换电路100，包括：

第一开关K1，第一端连接第一高电平端，第二端与所述电平转换电路100的信号输出端OUT相连接；

第二开关K2，第一端连接第一低电平端，第二端与所述电平转换电路100的信号输出端OUT相连接；

第一转换电路110，输入端分别连接第二高电平端、第二低电平端，输出端与第一开关K1的控制端(节点A)相连接；

第一电容C1，第一端(节点B)连接所述第二开关K2的控制端；

第二转换电路120，输出端与所述第一电容C1的第二端(节点C)连接，输入端连接第二高电平端或第二低电平端，以为所述第一电容C1提供第一电压或第二电压；

阻挡电路130，连接所述第一电容C1的第一端，以在所述第一电容C1的充电状态下阻挡所述第一电容C1的电荷泄露。

在一些实施例中，所述第一高电平端与所述第二高电平端相互独立，且用于提供不同的高电平信号；所述第一低电平端与所述第二低电平端相互独立，且用于提供不同的低电平信号。

示例性地，上述第一高电平端用于提供第一高电平信号VDDH，第二高电平端用于提供第二高电平信号VDDL，第一低电平端用于提供第一低电平信号VSSL，第二低电平端用于提供第二低电平信号VSS。

上述第一开关K1与第二开关K2可以为三极管、场效应晶体管等三端器件来实现，这里以晶体管为例，第一开关K1可以为P型晶体管，第二开关K2可以为N型晶体管。

为了便于描述，本文将上述第一开关的控制端所连接的节点称为节点A，将上述第二开关的控制端所连接的节点称为节点B，第一电容C1与第二转换电路120连接的节点称为节点C。

上述第一高电平端的输出电压VDDH为后级电源电压，第二高电平端的输出电压VDDL为前级电源电压；第二低电平端的电压VSS可以为地电压，也可以为预设的低电平电压，例如，负电压；第一低电平端的电压VSSL则为负电压，其电压值可以等于第二高电平端的电压的负值(-VDDL)，当然也可以为其他预设的低电压值。

本公开实施例中的电平转换电路100通过上述第一开关K1与第二开关K2的通断来切换输出电平。当第一开关K1导通时，第二开关K2截止，且第一开关K1的第一端所连接的第一高电平端向信号输出端OUT提供电压，使得输出电压为VDDH。

当第二开关K2导通时，第一开关K1截止，且第二开关K2的第一端所连接的第一低电平端向信号输出端OUT提供电压，使得输出电压为VSSL。

上述第一开关K1的通断由第一转换电路110控制，第二开关K2的通断由第二转换电路130以及第一电容C1来控制。由于第二转换电路120用于向第一电容C1充电，并由充电的电荷控制第二开关K2的通断，因此，第二开关K2的通断与第一低电平端没有关联，从而不会因为VSSL被抬高而无法开启。相对地，传统的交叉耦合结构，输出开关的栅极与VSSL相关联，因此当VSSL变化时会对开关的开启速度以及是否能开启产生影响。本公开实施例中的电路，即便VSSL被抬高，也可以直接输出抬高后的VSSL，而不会出现第二开关K2开启延迟或开启失败导致输出延迟或输出错误的情况。

在本公开实施例中，第一电容C1的第一端还连接了上述阻挡电路130。第一电容C1的充电状态下会保存有电荷，利用第一电容C1的电荷极性可以切换第二开关K2的正电压或负电压，从而切换第二开关的导通与截止状态。在此过程中需要第一电容C1具有维持充电电荷的能力，因为如果充电电荷泄露，则会导致其向第二开关K2提供的电压不足以控制第二开关K2导通或者截止，从而影响第二开关K2的效果。而阻挡电路130可以在第一电容C1的第一端形成较大的阻抗使得第一电容C1的充电电荷得以维持，即阻挡第一电容C1的电荷泄露。

在一些实施例中，如图2所示，所述阻挡电路130包括：

第三开关K3，第一端连接所述第一电容C1的第一端，第二端连接所述第二低电平端；所述第三开关K3的控制端用于接收变化的第一输入电平信号S1，以控制所述第三开关K3导通时释放所述第一电容C1的电荷，以使所述第二开关K2截止；或控制所述第三开关K3截止时，阻挡所述第一电容的电荷泄露，使所述第二开关K2导通。

这里，阻挡电路由一第三开关K3组成。该第三开关K3导通时将第一电容C1的第一端接第二低电平端，从而使其电位与第二低电平信号的电位一致，例如接地。这样也就是使得第二开关K2的控制端接地，进而使得第二开关K2截止。

当第三开关K3截止时，则可以在第一电容C1的第一端形成一个大的阻抗，阻值第一电容C1中的电荷从该第一端泄露。

第三开关K3控制端接收的第一输入电平信号S1则用于切换上述两种状态。可以理解的是，当需要导通第二开关时，第一输入电平信号S1为使第三开关K3截止的信号；当不需要导通第二开关时，第一输入电平信号S1为使第三开关K3导通的信号。

在一些实施例中，如图3所示，所述阻挡电路130还包括：

控制电路131，连接所述第三开关K3的控制端，以提供所述第一输入电平信号S1切换所述第三开关K3的导通或截止状态。

利用控制电路131的输出信号为上述第一输入电平信号S1

在一些实施例中，如图4所示，所述控制电路131包括：

第二电容C2，第一端用于接收变化的第二输入电平信号S2；

第四开关K4，第一端与所述第二电容C2的第一端连接，第二端连接至所述第三开关K3的控制端，以使所述第三开关K3控制端的电压与所述第二电容C2的第一端相同；

第五开关K5，第一端与所述第二电容C2的第二端连接，第二端连接至所述第三开关K3的控制端，以使所述第三开关K3控制端的电压与所述第二电容C2的第二端相同。

上述变化的第二输入电平信号S2为控制电路131的输入信号，第一输入电平信号S1为控制电路131的输出信号。也就是说，第一输入电平信号S1是随着第二输入电平信号S2的变化而变化的。

控制电路131中使用第二电容C2来接收第二输入电平信号S2，使得第二电容随着第二输入电平信号S2充电或放电。在第二电容C2充电后，其第一端与第二端的电压不同。

第四开关K4的两端分别连接第二电容C2的第一端和第三开关K3的控制端。因此，当第四开关K4导通时，第三开关K3的控制端电压与第二电容C2的第一端电压相同。此时可以利用充电后的第二电容C2的第一端电压控制第三开关K3的通断。

第五开关K5的两端分别连接第二电容C2的第二端和第三开关K3的控制端。因此，当第五开关K5导通时，第三开关K3的控制端电压与第二电容C2的第二端的电压相同。此时可以利用充电后的第二电容C2的第二端电压控制第三开关的通断。

可以理解的是，第二电容C2在充电后两端的电压会维持一端时间，并且两端的电压是相对一高一低的。因此，在这个过程中通过切换第四开关K4与第五开关K5的导通与截止，就可以切换第三开关K3的导通与截止状态。

在一些实施例中，如图5所示，所述控制电路130还包括：第六开关K6，第一端与所述第二电容C2的第二端连接，第二端连接第二低电平，所述第二电容的第二端通过所述第六开关连接至所述第二低电平。

这里，第二低电平可以为地，也可以为其他低电平。示例性地，可以为第二低电平端提供上述第二低电平信号VSS。

第六开关K6导通时可以将第二电容C2的第二端拉低，从而调节第二电容C2两端的电压。

在一些实施例中，所述第六开关K6的第一端连接所述第二低电平端，第二端连接所述第二电容C2的第二端，控制端与所述第四开关K4的第二端以及所述第五开关K5的第二端相连接；其中，所述第四开关K4导通时，所述第六开关K6截止，以减少所述第二电容C2的漏电；所述第五开关K5导通时，所述第六开关K6导通，以释放第二电容C2上的电荷。

在上述第四开关K4导通时，为了方式第二电容C2的电荷泄露而使第三开关K3关闭不足，进而导致第一电容C1电荷的泄露，这里，第六开关可以采用具有较大电阻的MOS管，例如倒比管，即沟道长度L大于沟道官渡W的MOS管。

在另一实施例中，所述第四开关K4导通时，所述第六开关K6导通，以释放第二电容C2上的电荷；所述第五开关K5导通时，所述第六开关K6截止，以减少所述第二电容C2的漏电。

可以理解的是，第六开关K6截止的情况是需要第三开关K3截止的情况，因此，第六开关K6导通时需要第四开关K4与第五开关K5的导通与截止状态对应使得第三开关K3导通；第六开关K6截止时需要第四开关K4与第五开关K5的导通与截止状态对应使得第三开关K3截止。在实际应用中，可以根据需求配置第四开关K4与第五开关K5的类型，进而配置他们与第六开关K6的导通与截止的对应关系。

在一些实施例中，如图5所示，所述控制电路131还包括：第一电阻R1，第一端与所述第二电容C2的第二端连接，第二端与所述第六开关K6的第一端相连接。

第一电阻R1的电阻也可以较大，从而进一步减少第二电容C2上的漏电。

在一些实施例中，如上述图5所示，所述控制电路131还包括：第一反相器INV1，其输入端用于接收所述第二输入电平信号S2，输出端连接所述第二电容C2的第一端。

这里，第一反相器INV1的作用是为了使得第二输入电平信号S2与其对应的控制电路131中各开关的导通状态相匹配。因此，是否需要第一反相器INV1可以根据实际的第二输入电平信号S2的类型来确定。

在一些实施例中，所述控制电路的输入端接收的所述第二输入电平信号S2为使能信号EN，所述使能信号用于指示所述电平转换电路100的工作状态或非工作状态；

所述控制电路131在所述使能信号EN指示所述工作状态时，控制所述第三开关K3截止，在所述使能信号指示非工作状态时，控制所述第三开关K3导通。从而使得电平转换电路100在工作状态时利用截止的第三开关K3来减少第一电容C1的漏电，并利用第一电容C1上的电荷进一步控制第二开关K2的通断。在非工作状态时则利用导通的第三开关K3使得第一电容C1的电荷释放，并同时使得第二开关K2的控制端接第二低电平信号，从而维持稳定的导通状态。

这里，以图5所示的控制电路131来具体说明控制电路131的功能：

初始状态下，使能信号EN输出低电平“0”(即表示电平转换电路无效)，此时第一反相器INV1输出高电平“1”即电压VDDL向电容C2充电。此时第四开关K4导通，使得高电平电压VDDL传递至第三开关K3的控制端，并且，此时第六开关K6以及第三开关K3均导通，使得第一电容C1的电荷通过第三开关K3被释放，同时第二电容C2两侧的电压分别为VDDL与0，第五开关K5截止。

当使能信号端EN输出高电平“1”(即表示电平转换电路有效)，此时第一反相器INV1输出低电平VSS(如电压为0)，此时第二电容C2两侧的电压变为0与-VDDL，使得第五开关K5导通并将低电平信号VSS传递至第六开关K6的控制端，此时第六开关K6截止。同时，使得第三开关K3截止，从而形成大阻抗，防止第一电容C1的电荷泄露。

在一些实施例中，如图6所示，所述电平转换电路100还包括：

输入信号端，用于接收输入信号IN；

使能信号端，用于接收所述使能信号EN，其中，所述使能信号指示所述电平转换电路处于所述工作状态时与所述输入信号共同控制所述第一开关、所述第二开关的导通。

在一些实施例中，继续参考图6，所述第一转换电路110的第一端与所述第一高电平端相连接，第二端与所述第二低电平端相连接；所述第一转换电路110用于根据所述第二高电平端提供的第二高电平信号VDDL、或根据所述第二低电平端提供的第二低电平信号VSS，控制所述第一开关的导通或截止。

第一转换电路110连接作为前级输入的第二高电平端和第二低电平端，并基于一些输入信号确认输出上述第二高电平端提供的第二高电平信号VDDL还是输出第二低电平端提供的第二低电平信号VSS。示例性地，如果输出第二高电平信号VDDL可以令上述第一开关K1导通，那么输出第二低电平信号VSS可以令上述第一开关K1截止；或者，如果输出第二高电平信号VDDL可以令上述第一开关K1截止，那么输出第二低电平信号VSS可以令上述第一开关K1导通。可以理解的是，若第一开关K1使用场效应晶体管，那么连接高电平的可以使用PMOS晶体管，便于实现更好的导通和截止性能。

由于第一开关K1连接上述第一高电平端，因此，在第一开关K1导通时可以将上述第一高电平端提供的第一高电平信号VDDH通过第一开关K1传输到电平转换电路的信号输出端OUT，如此，便实现了第二高电平信号VDDL到第一高电平信号VDDH的电平转换。

在一些实施例中，如上述图6所示，所述第一转换电路110还连接输入信号端，所述第一转换电路110包括：第一上拉开关P1、第二上拉开关P2、第一下拉开关N1和第二下拉开关N2；

所述第一上拉开关P1的第一端连接所述第一高电平端，第二端连接所述第一下拉开关N1的第一端，控制端连接所述第二上拉开关P2的第二端；

所述第二上拉开关P2的第一端连接所述第一高电平端，第二端连接所述第二下拉开关P2的第一端，且连接所述第一转换电路的输出端即上述节点A，控制端连接所述第一上拉开关的第二端；

所述第一下拉开关N1的控制端用于根据输入信号IN的反相信号，接收所述第二高电平信号VDDL或所述第二低电平信号VSS，第二端连接所述第二低电平端VSS；所述第一下拉开关N1用于在接收到所述第二高电平信号VDDL时导通，以拉低所述第二上拉开关P2的控制端电压，导通所述第二上拉开关P2并拉高所述第一转换电路110的输出电压，以使所述第一开关K1截止；

所述第二下拉开关N2的控制端用于根据所述输入信号IN，接收所述第二高电平信号VDDL或所述第二低电平信号VSS，第二端连接所述第二低电平端VSS；所述第二下拉开关N2用于在接收到所述第二高电平信号VDDL时导通，以拉低所述第一上拉开关的控制端电压，导通所述第一上拉开关，同时拉低所述第一转换电路的输出信号，以使所述第一开关K1导通。

上述输入信号IN是用于决定该电平转换电路100是将第二高电平信号VDDL转换为第一高电平信号VDDH，还是将第二低电平信号VSS转换为第一低电平信号VSSL。第一转换电路110则用于根据数据信号IN确定是否将第二高电平信号VDDL转换为第一高电平信号VDDH。示例性地，若输入信号IN为“1”则确定将第二高电平信号VDDL转换为第一高电平信号VDDH，此时第一转换电路110起到转换作用。若输入信号IN为“0”则电平转换电路不转换高电平信号，而是用于将第二低电平信号VSS转换为第一低电平信号VSSL，因此，此时第一转换电路110只起到使第一开关K1截止的作用，进而电平转换电路不输出第一高电平信号VDDH。置于如何输出第一低电平信号VSSL，则由上述第二转换电路实现。

示例性地，第一转换电路110中第一上拉开关P1与第二上拉开关P2可以采用交叉连接的两个PMOS晶体管，在工作状态下，两者处于一开一关的状态。相应的，第一下拉开关N1与第二下拉开关N2可以采用两个NMOS晶体管，其控制端分别由输入信号IN与输入信号IN的反相信号来控制，如图6所示，输入信号IN通过与非门NAND1经过一次反相的第一输入信号INA可以作为第一下拉开关N1控制端的输入信号；再通过第二反相器INV2经过两次反相的第二输入信号INB可以作为第二下拉开关N2控制端的输入信号。在第一输入信号INA为第二高电平信号VDDL时，第二输入信号INB为第二低电平信号VSS；在第一输入信号INA为第二低电平信号VSS时，第二输入信号INB为第二低高平信号VDDL。因此，这两个开关在工作状态下也保持一开一关的状态。在一实施例中，上述第一下拉开关N1以及第二下拉开关N2的控制端可以连接一信号选择电路。改信号选择电路则根据接收的输入信号IN分别选择向第一下拉开关N1以及第二下拉开关N2的控制端输出第二高电平信号VDDL还是第二低电平信号VSS。

也就是说，若需要第一转换电路110输出高电平信号使第一开关K1截止，则第一上拉开关P1截止，第二上拉开关P2导通，且第一下拉开关N1导通，第二下拉开关N2截止。因此，此时的第一下拉开关N1控制端接收到的输入信号IN的反相信号为高电平，第二下拉开关N2控制端接收到的输入信号IN为低电平。

相应地，若需要第一转换电路110输出低电平信号使第一开关K2导通，则第一上拉开关P1导通，第二上拉开关P2截止，且第一下拉开关N1截止，第二下拉开关N2导通。因此，此时的第一下拉开关N1控制端接收到的输入信号IN的反相信号为低电平，第二下拉开关N2控制端接收到的输入信号IN的为高电平。此时便实现了输入第二高电平端提供的第二高电平信号VDDL输出第一高电平端提供的第一高电平信号VDDH的电平转换。

在一些实施例中，如上述图6所示，所述第二转换电路120还连接输入信号端；所述第二转换电路120包括：第七开关K7和/或第八开关K8；

所述第七开关K7以及所述第八开关K8的第一端连接所述第一电容C1的第二端，第二端根据所述输入信号IN的反相信号连接第二高电平端或连接第二低电平端；其中，所述第七开关K7和所述第八开关K8基于使能信号EN在所述电平转换电路100的工作状态下导通，在非工作状态下截止。

与第一转换电路120的功能类似，第二转换电路120连接输入信号端以及使能信号端，并基于输入信号IN确定是否导通第二开关K2。

示例性地，若输入信号IN为“1”则确定将第二高电平信号VDDL转换为第一高电平信号VDDH，此时第一转换电路110起到转换作用。若输入信号IN为“0”则电平转换电路100用于将第二低电平信号VSS转换为第一低电平信号VSSL，此时第二转换电路120与第一电容C1共同起到使第二开关K2导通的作用，进而使得电平转换电路输出第一低电平信号VSSL。

具体地，第二转换电路120可以仅包括一个开关(第七开关K7或第八开关K8)，也可以包括并联的这两个开关。若使用两个开关，则导通性能更好，能够对第一电容C1更快充电。以两个开关为例，第七开关与第八开关的控制端连接使能信号端，并由使能信号EN控制。使能信号EN用于切换整个电平转换电路100的工作状态与非工作状态。如图6所示，若第七开关K7以及第八开关K8分别为一NMOS晶体管和一PMOS晶体管，那么第七开关K7的控制端可以由使能信号EN(或使能信号经过两次反相后的第二使能信号ENB)控制，第八开关K8的控制端可以由使能信号经过一次反相后的第一使能信号ENA控制。第七开关K7与第八开关K8的第二端连接输入信号的反相信号，即上述第一输入信号INA。该第一输入信号INA实际上是基于输入信号IN得到的第二高电平信号VDDL或第二低电平信号VSS。

在工作状态下，第七开关K7与第八开关K8是导通的，可以将其第一端连接的第二高电平信号VDDL或第二低电平信号VSS传输到第一电容C1，进而通过第一电容C1另一端(即上述节点B)的电压状态控制第二开关K2导通与否，示例性地，第二开关K2可以为NMOS晶体管，其控制端为高电平时导通，控制端为低电平时截止。可以理解的是，第二高电平信号VDDL或第二低电平信号VSS是根据输入信号IN提供的，若输入信号为“0”则该位置可以提供第二高电平信号VDDL，若输入信号为“1”则该位置可以提供第二低电平信号VSS。

在输入信号为“0”时，第二高电平信号VDDL经过第七开关K7与第八开关K8为第一电容C1(节点C)充电，使其电压为VDDL，此时第一电容C1的另一端(节点B)电压为0。由于第二开关K2的源端连接第一低电平端，其电压VSSL为负值，因此此时第二开关K2可以处于导通状态，从而使得信号输出端OUT输出第一低电平信号VSSL。

在输入信号为“1”时，第二低电平信号VSS经过第七开关K7与第八开关K8拉低节点C的电压，使节点C电压为0。由于第一电容C1已经被充电，因此其第一电容C1的另一端节点B的电压会相对变化为-VDDL，进而使得第二开关K2的控制端电压降低，从而切换为截止状态。

在一些实施例中，所述电平转换电路100基于所述使能信号EN进入所述工作状态后，所述第七开关K7及所述第八开关K8在预设延迟时间后导通。

此外，输入信号端用于接收输入信号IN，第七开关K7及第八开关K8的控制端与使能信号端之间可以连接有一延迟单元T_Delay，用于对使能信号延迟预设时间。这样，当电平转换电路100在使能信号EN的控制下进入工作状态后，经过预设延迟时间后第七开关K7与第八开关K8导通。如图6所示，延迟单元T_delay可以连接在第三反相器INV3的输入端，这样第三反相器的输出信号使能信号EN为反相一次并延迟后的信号ENA，第四反相器INV4连接后面，其输出信号则为使能信号EN反相两次并延迟后的信号ENB。

如此，可以在需要信号输出端OUT输出第一低电平信号VSSL时，第一开关K1先被关闭，再拉低到第一电平信号VSSL，防止输出的负电压又被第一高电平端的电压VDDH拉高。

在一些实施例中，所述第二转换电路120还包括：第九开关K9；所述第九开关K9的第一端连接所述第一电容C1的第二端，第二端连接所述第二高电平端；其中，所述第九开关K9基于所述使能信号EN在所述工作状态下截止，在所述非工作状态下导通。示例性地，第九开关K9的控制端连接第一使能信号ENA。

这样，在非工作状态下，第九开关K9可以将节点C的电压拉高至VDDL，使得第一电容C1充电，使得第一电容两端节点C的电压为VDDL，节点B的电压为0，进而保持第二开关K2处于导通的状态。

当切换到工作状态后，第九开关K9截止，第一电容C1两端的电压则由上述第七开关K7以及第八开关K8的状态以及输入信号来决定，进而确定第二开关K2维持导通的状态还是切换为截止状态。

本公开实施例还提供如下示例：

参考上述图6所示的电平转换电路100，EN为使能端，IN为输入信号，OUT为输出信号，VDDL为前级电源电压，VDDH为后级电源电压，VSS为0电位，VSSL为负压其值为负VDDL，T＿delay为延时单元。

电平转换电路200通过开关MP3、MN3令输出电平在VDDH与VSSL(负压，由负压模块产生)之间切换，其中控制VSSL的输出开关MN3，其开启闭合与VSSL无关联，不会因为VSSL被抬高而无法开启，传统交叉耦合模式中，输出开关的栅极与VSSL相关联，因此当VSSL变化时会对开关的开启速度及是否能开启产生影响。本申请中，即便vssl抬高，则会输出抬高后的电压。

第一模块210用于输出A点电压，从而控制MP3开启或关闭。开关MN3开关通过C1的输出电压控制，而C1的电荷变化通过EN、IN共同控制。第二模块220用于通过电容C2输出E点电压，从而控制开关MN8的开启或关闭，其与输入信号IN无关，只与使能信号EN相关。其中，MN8的作用为避免C1电荷流失，其可通过其他结构代替，比如其他具有大阻抗的结构。第三模块230为数字控制模块。

下面说明电平转换电路200的工作原理：

第一、初始阶段(无信号输入IN)：

情况一：EN输入为0时，MP3断开，MN3开启，MN8开启。

1、MP3：EN＝0，INA＝1，INB＝0，MN2断开，MN1开启，MP2栅极接地，MP2开启，A为VDDH，MP3断开；

2、MN8：EN＝0，F＝VDDL，MP4开启，MN4断开，E点、MN7栅极为VDDL，MN8、MN7开启，令B点、D点为接地为0(vss)，此时C2左右两侧分别为VDDL、0；

3、MN3：EN＝0，ENA＝1，ENB＝0，即ENA为VDDH，MN6开启，C点为VDDL，MN5、MP5断开，由于B＝0，MN3开启，输出端OUT输出VSSL，此时C1两侧分别为VDDL、0。

情况二：EN输入为1时，MN8断开，MP3和MN3在没有输入信号IN时保持不变。

1、MP3：通过输入信号IN共同确定，当没有输入信号IN时，INA＝1，INB＝0，MP3状态不变；

2、MN8：EN＝1，F＝0，MP4断开，C2左侧由VDDL变化为0，右侧由0变化为-VDDL，D点为-VDDL，MN4导通，E点、MN7栅极为-VDDL，MN7断开，MN8断开；

3、MN3：EN＝1，ENA＝0，ENB＝1，MN6断开，MN5与MP5开启，C1下侧由VDDL变化为INA，C1上侧随之变化，INA由输入信号IN与EN共同确定，当没有输入信号IN时，INA＝1，即为VDDL，C1状态不变，开关MN3状态不变。

也就是说，初始阶段，为C1充电，令C1处于初始状态。

第二、电平转换阶段(使能信号为“1”)：

情况一：保持IN＝0时，保持初始状态，OUT端输出VSSL。

1、MP3：IN＝0，INA＝1，INB＝0，MP3状态不变，保持断开；

2、MN3：IN＝0，INA＝1，C1状态不变，MN3保持开启。

情况二：IN＝1时，MP3开启，MN3断开，OUT端输出VDDH。

1、MP3：IN＝1，INA＝0，INB＝1，MN1断开，MN2闭合，A点为0，MP3开启；

2、MN3：IN＝1，INA＝0，C1下侧由VDDL变化为0，上侧由0变化为-VDDL，MN3断开。

为了令MN8更好关闭，图6采用了C2，通过C2令E点变成负压，从而保证MN8可靠关闭。其他方案中，也可以令E点为0或者VDDL，即第二模块中仅保留非门、MN6。

MN5、MP5也可以仅保留一个，并联的两个开关一方面更可靠，一方面可以减小开关阻抗，当仅有MP5时，第三模块无需ENB信号。

MN8时用于避免C1在由0变化为-VDDL的时候C1上的电荷泄露到地，为了保证其可靠性，可令MN8先断开，再导通MN5和MP5，因此使能信号ENA与ENB前加入了延迟模块T_delay，将两个使能信号延迟，从而延迟MN6、MN5、MP5开关的翻转时间。此外，在C2进行电平转换时，由于MN4导通有一定的延时，MN7也会存在短暂的导通，因此可以将MN7设置成倒比管，可以减小电流。(倒比管就是L>W的mos管。电阻比较大，电流比较小，一般用于低功耗电路。)或者加一个电阻R1减少电容C2上的电荷损失，保证MN4顺利翻转。

关于开关MP3跟MN3开启顺序，最优顺序为OUT＝VDDH时，MP3后开启，OUT＝VSSL时，MP3先关闭，避免负压再被VDDH提高。此时也可以在第三模块230与非门产生INA后增加延迟模块，对MP3的开启或关闭进行调整。

通过本公开实施例中的电路，可以实现正压到负压的电平转换，并且负压部分没有交叉耦合管，理论上不存在电平转换中间态的问题，采用开关电容技术，B点在转换的过程中不存在放电翻转速度更快的问题。

如图7所示，本公开实施例还提供一种信号处理装置200，包括：

如上述任一所述的电平转换电路210；该电平转换电路210可以为如图1至图6的任一电平转换电路100。

与所述电平转换电路210连接的负载电路220。

该信号处理装置200可以是存储器、处理器、显示面板或其他需要使用电平转换电路的电学器件。

应理解，说明书通篇中提到的“一些实施例”、“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。