芯片封装结构和芯片封装方法

技术领域

本发明涉及芯片封装技术领域，具体为芯片封装结构和芯片封装方法。

背景技术

随着电子产品需求的不断更新，产品越来越复杂，芯片封装技术得到快速发展。芯片封装的集成度越来越高，越来越多地走向系统级封装(systemin package，简写为sip)结构。

在系统级封装结构中，多颗射频芯片、模拟芯片或被动元器件被集成在一起，芯片及器件之间的距离逐渐减小，从而导致芯片空间不足，产品package偏大。

发明内容

本发明的目的在于提供芯片封装结构和芯片封装方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：芯片封装结构和芯片封装方法，包括：底座，所述底座上设有罩板和第一层基板载体，第一层基板载体上设有第一层塑封体，第一层塑封体之间设有倒装芯片和支撑铜柱，支撑铜柱上方设有第二层基板载体，第二层基板载体连接有内埋芯片、第二层塑封体和第二层芯片，第二层芯片连接有连接打线。

优选的，所述底座的顶面固定连接有罩板，罩板的侧围上固定安装有过滤板。

优选的，所述第一层基板载体的底面固定连接在底座的顶面，且第一层基板载体在罩板之间，第一层基板载体的顶面固定连接有第一层塑封体。

优选的，所述支撑铜柱设有三个，且在第一层塑封体之间，支撑铜柱之间分布均匀，支撑铜柱的底面连接有焊接层二，焊接层二下方焊接有第一垫板，第一垫板的底面固定连接在第一层基板载体的顶面。

优选的，所述支撑铜柱的顶面均固定连接有第一垫板，第一垫板顶面上连接有焊接层二，焊接层二的上方连接有第一垫板，且该第一垫板固定连接在第二层基板载体。

优选的，所述支撑铜柱之间均设有倒装芯片，倒装芯片的底面连接有焊接层一，焊接层一的下方连接有第一垫板，第一垫板的底面固定连接在第一层基板载体的顶面。

优选的，所述第二层基板载体内开设有槽洞，槽洞开设有三个，且槽洞之间间距相等，槽洞的内壁均安装有内埋芯片。

优选的，所述第二层基板载体的顶面安装有第二层芯片，且第二层芯片在第二层塑封体之间，第二层芯片的顶面两端均分别和连接打线的一端固定连接，连接打线的另一端固定连接在第二层基板载体上。

如上述权利的芯片封装结构和芯片封装方法，包括以下步骤：

S1：先将第一基板载体安装在底座上，然后将第一垫板和第二垫板安装在第一层基板载体的顶面。

S2：将支撑铜柱的底面通过焊接层二和第一垫板连接，将倒装芯片通过焊接层一安装在第二垫板上。

S3：对支撑铜柱的顶面安装第一垫板，然后通过焊接层二连接有第一垫板，然后将第一层塑封体安装在第一层基板载体上，然后将该第一层垫板连接在第二层基板载体的底面。

S4：将内埋芯片安装在槽洞内，再将第二层芯片安装在第二层基板载体上，然后两者通过连接打线进行连接，然后将第二层塑封体安装在第二层基板载体上。

S5：将过滤板安装在罩板上，最后将罩板安装在底座上。

与现有技术相比，本发明的有益效果是：

先将第一层基板载体安装在底座上，然后将第一垫板和第二垫板安装在第一层基板载体的顶面，再将支撑铜柱的底面通过焊接层二和第一垫板连接，将倒装芯片通过焊接层一安装在第二垫板上，然后对支撑铜柱的顶面安装第一垫板，再通过焊接层二连接有第一垫板，再将第一层塑封体安装在第一层基板载体上，然后将该第一层垫板连接在第二层基板载体的底面，再将内埋芯片安装在槽洞内，然后将第二层芯片安装在第二层基板载体上，再将两者通过连接打线进行连接，随后将第二层塑封体安装在第二层基板载体上，然后先将过滤板安装在罩板上，最后将罩板安装在底座上，节省了承载器的可用空间，避免了导致芯片空间不足的问题，提高了集成度。

附图说明

图1为本发明整体结构示意图；

图2为本发明第一层塑封体之间结构连接示意图；

图3为本发明第二层塑封体之间结构连接示意图。

图中：1、倒装芯片；2、第一层基板载体；3、支撑铜柱；4、第一层塑封体；5、焊接层一；6、焊接层二；7、第二层芯片；8、第二层基板载体；9、第二层塑封体；10、连接打线；11、内埋芯片；12、槽洞；13、第一垫板；14、底座；15、罩板；16、过滤板；17、第二垫板。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的技术方案，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

请参阅图1至图3，芯片封装结构和芯片封装方法，包括：底座14，所述底座14上设有罩板15和第一层基板载体2，第一层基板载体2上设有第一层塑封体4，第一层塑封体4之间设有倒装芯片1和支撑铜柱3，支撑铜柱3上方设有第二层基板载体8，第二层基板载体8连接有内埋芯片11、第二层塑封体9和第二层芯片7，第二层芯片7连接有连接打线10；

先将第一层基板载体2安装在底座14上，然后将第一垫板13和第二垫板17安装在第一层基板载体2的顶面，再将支撑铜柱3的底面通过焊接层二6和第一垫板13连接，将倒装芯片1通过焊接层一5安装在第二垫板17上，然后对支撑铜柱3的顶面安装第一垫板13，再通过焊接层二6连接有第一垫板13，再将第一层塑封体4安装在第一层基板载体2上，然后将该第一垫板13连接在第二层基板载体8的底面，再将内埋芯片11安装在槽洞12内，然后将第二层芯片7安装在第二层基板载体8上，再将两者通过连接打线10进行连接，随后将第二层塑封体9安装在第二层基板载体8上，然后先将过滤板16安装在罩板15上，最后将罩板15安装在底座14上。

实施例2

在实施例1的基础上，为了节省了承载器的可用空间，提高集成度，第一层基板载体2的底面固定连接在底座14的顶面，且第一层基板载体2在罩板15之间，第一层基板载体2的顶面固定连接有第一层塑封体4，支撑铜柱3设有三个，且在第一层塑封体4之间，支撑铜柱3之间分布均匀，支撑铜柱3的底面连接有焊接层二6，焊接层二6下方焊接有第一垫板13，第一垫板13的底面固定连接在第一层基板载体2的顶面，支撑铜柱3的顶面均固定连接有第一垫板13，第一垫板13顶面上连接有焊接层二6，焊接层二6的上方连接有第一垫板13，且该第一垫板13固定连接在第二层基板载体8，支撑铜柱3之间均设有倒装芯片1，倒装芯片1的底面连接有焊接层一5，焊接层一5的下方连接有第一垫板13，第一垫板13的底面固定连接在第一层基板载体2的顶面，第二层基板载体8内开设有槽洞12，槽洞12开设有三个，且槽洞12之间间距相等，槽洞12的内壁均安装有内埋芯片11，第二层基板载体8的顶面安装有第二层芯片7，且第二层芯片7在第二层塑封体9之间，第二层芯片7的顶面两端均分别和连接打线10的一端固定连接，连接打线10的另一端固定连接在第二层基板载体8上；

先将第一层基板载体2安装在底座14上，然后将第一垫板13和第二垫板17安装在第一层基板载体2的顶面，再将支撑铜柱3的底面通过焊接层二6和第一垫板13连接，将倒装芯片1通过焊接层一5安装在第二垫板17上，然后对支撑铜柱3的顶面安装第一垫板13，再通过焊接层二6连接有第一垫板13，再将第一层塑封体4安装在第一层基板载体2上，然后将该第一垫板13连接在第二层基板载体8的底面，再将内埋芯片11安装在槽洞12内，然后将第二层芯片7安装在第二层基板载体8上，再将两者通过连接打线10进行连接，随后将第二层塑封体9安装在第二层基板载体8上，内埋芯片11、倒装芯片1和第二层芯片7的叠加，各层基板上安装的芯片，对各层基板进行塑封，以形成包覆芯片的塑封层，将布线元件配置于芯片上方，以连接两封装结构单元，有助于节省封装结构单元的承载器上的可用空间，从而提高堆叠式芯片封装结构的集成度，此外，由于封胶覆盖承载器的整个承载面，且其外型不受芯片的尺寸及配置的影响，因此本发明的芯片封装结构制程所使用的封胶模具可适用于各种不同的芯片尺寸及配置，有效解决基板上多种类多数量芯片的安装，分区域贴装芯片,减少了多芯片贴装之间干涉，减小了芯片的尺寸，其谐振频率远高于系统噪声频率，避免了电磁共振，从而使用芯片可靠性更稳定，支撑铜柱3连接两个封装结构单元，节省了承载器的可用空间，提高了集成度。

实施例3

在实施例2的基础上，为了便于芯片进行散热，底座14的顶面固定连接有罩板15，罩板15的侧围上固定安装有过滤板16；

将过滤板16安装在罩板15上，最后将罩板15安装在底座14上，芯片可以通过过滤板16散热，以此实现了芯片对外进行散热。

实际使用时，先将第一层基板载体2安装在底座14上，然后将第一垫板13和第二垫板17安装在第一层基板载体2的顶面，再将支撑铜柱3的底面通过焊接层二6和第一垫板13连接，将倒装芯片1通过焊接层一5安装在第二垫板17上，然后对支撑铜柱3的顶面安装第一垫板13，再通过焊接层二6连接有第一垫板13，再将第一层塑封体4安装在第一层基板载体2上，然后将该第一垫板13连接在第二层基板载体8的底面，再将内埋芯片11安装在槽洞12内，然后将第二层芯片7安装在第二层基板载体8上，再将两者通过连接打线10进行连接，随后将第二层塑封体9安装在第二层基板载体8上，然后先将过滤板16安装在罩板15上，最后将罩板15安装在底座14上。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。