一种用于芯片的训练验证系统

技术领域

本发明涉及电子设计技术领域，特别是涉及一种用于芯片的训练验证系统。

背景技术

在现有的内存拓扑结构下，由于不同内存单元在硬件上对应的布局布线情况不同，会导致不同内存单元对应的时钟信号与数据的偏差不一致，因此需要通过物理层(PHY)发送端的延迟线对输出信号延时进行调节，从而使物理层输出信号能够符合固态技术协会标准(JEDEC standard)的时序要求，相应地，也需要调整物理层接收端的延迟线，使得物理层能够顺利采样到内存单元的输出信号，而调整延迟线的过程即为物理层的训练过程(PHYTraining)。

在芯片前端验证场景中，需要对物理层的训练功能验证，通常的验证方法为，在基于UVM搭建的验证环境中，对内存单元接口插入延时以模拟布局布线所引入的延时，再对物理层进行训练，验证物理层在训练之后能够稳定工作。

但是，如果在前仿真中对物理层进行训练再进行验证，通常会消耗大量的仿真时间，并且随着验证门级规模的增加，训练所消耗的时间也会急剧增加，针对该问题，现有技术通常在验证环境中设置开关，用以控制是否在前仿真中跳过训练过程，显然，采用此种方法，在保证仿真时间较短时，无法验证物理层的训练功能，而验证了物理层的训练功能时，仿真时间又较长，因此，如何在保证仿真时间较短的同时，也对物理层的训练功能进行验证成为了亟待解决的问题。

发明内容

针对上述技术问题，本发明采用的技术方案为：

一种用于芯片的训练验证系统，所述系统包括：接口单元、内存单元、延迟单元、验证平台、处理器和存储有计算机程序的存储器，其中，所述接口单元通过总线与所述内存单元连接，所述延迟单元部署于所述总线上，所述验证平台与所述接口单元连接，所述验证平台包括训练模型、寄存器模型和数据库，所述数据库中包括所述内存单元对应的参考延时范围[a，b]，所述接口单元包括物理层，所述物理层包括寄存器，当所述计算机程序被处理器执行时，实现以下步骤：

S101，根据所述参考延时范围[a，b]，在[a，b]范围内随机生成模拟延时信息c。

S102，使用c配置所述延时单元。

S103，将c发送至所述训练模型，得到所述训练模型输出的寄存器参数d。

S104，使用所述寄存器模型，将d写入所述寄存器。

S105，对所述接口单元进行初始化，得到初始化后的接口单元，其中，所述初始化不包括对所述物理层的训练。

S106，对所述初始化后的接口单元和所述存储器进行读写测试，得到读写测试结果。

S107，当所述读写测试结果为读写数据一致时，确认所述物理层的训练验证通过。

本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种用于芯片的训练验证系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：

本发明提供了一种用于芯片的训练验证系统，系统包括：接口单元、内存单元、延迟单元、验证平台、处理器和存储有计算机程序的存储器，其中，接口单元通过总线与内存单元连接，延迟单元部署于总线上，验证平台与接口单元连接，验证平台包括训练模型、寄存器模型和数据库，数据库中包括内存单元对应的参考延时范围[a，b]，接口单元包括物理层，物理层包括寄存器，当计算机程序被处理器执行时，实现以下步骤：根据参考延时范围[a，b]，在[a，b]范围内随机生成模拟延时信息c，使用c配置延时单元，将c发送至训练模型，得到训练模型输出的寄存器参数d，使用寄存器模型，将d写入寄存器，对接口单元进行初始化，得到初始化后的接口单元，其中，初始化不包括对物理层的训练，对初始化后的接口单元和存储器进行读写测试，得到读写测试结果，当读写测试结果为读写数据一致时，确认物理层的训练验证通过。

可知，在初始化过程中不进行对物理层的训练，从而节省了大量验证仿真时间，而采用训练模型根据模拟延时计算出寄存器参数，再对物理层寄存器进行配置，从而能够间接验证物理层的训练功能，并且，在不同类型的内存单元上具有泛化性，从而在保证仿真时间较短的同时，也对物理层的训练功能进行验证。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种用于芯片的训练验证系统中计算机程序被处理器执行时的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本实施例提供一种用于芯片的训练验证系统，所述系统包括：接口单元、内存单元、延迟单元、验证平台、处理器和存储有计算机程序的存储器，其中，所述接口单元通过总线与所述内存单元连接，所述延迟单元部署于所述总线上，所述验证平台与所述接口单元连接，所述验证平台包括训练模型、寄存器模型和数据库，所述数据库中包括所述内存单元对应的参考延时范围[a，b]，所述接口单元包括物理层，所述物理层包括寄存器，参见图1，为本发明实施例提供的一种用于芯片的训练验证系统中计算机程序被处理器执行时的流程图，当所述计算机程序被处理器执行时，实现以下步骤：

S101，根据所述参考延时范围[a，b]，在[a，b]范围内随机生成模拟延时信息c；

S102，使用c配置所述延时单元；

S103，将c发送至所述训练模型，得到所述训练模型输出的寄存器参数d；

S104，使用所述寄存器模型，将d写入所述寄存器；

S105，对所述接口单元进行初始化，得到初始化后的接口单元，其中，所述初始化不包括对所述物理层的训练；

S106，对所述初始化后的接口单元和所述存储器进行读写测试，得到读写测试结果；

S107，当所述读写测试结果为读写数据一致时，确认所述物理层的训练验证通过。

其中，接口单元可以是指DDR IP，DDR IP可以包括DDR PHY和内存控制器，DDR PHY也即物理层，物理层可以用于将内存控制器发过来的数据转换成符合DDR协议的信号，并发送到内存单元中，同时，物理层也可以用于将内存单元发送过来的数据转换成符合DFI协议的信号并发送给内存控制器，内存单元可以是指DRAM，DRAM可以为DDR、GDDR、HBM、LPDDR等类型。

延迟单元用于在物理层与内存单元之间的信号中插入延时，以模拟内存单元因布局布线而引入的延时，由于在验证场景下，物理层与内存单元之间的信号均是无延时状态，因此为了模拟真实环境下的信号传输情况，在物理层与内存单元之间添加延迟单元。

验证平台可以是指UVM验证平台，验证平台中的训练模型可以用于仿真物理层的训练过程，也即根据模拟延时信息c，得到对应模拟延时信息c的寄存器参数d，寄存器模型可以是指UVM Ral Model，寄存器模型可以用于将训练模型的输出配置到物理层的寄存器中。

具体地，参考延时范围可以根据内存单元的属性预先设定，为先验信息，本实施例中默认参考延时范围中的任一延时均在物理层的训练调节能力范围之内。

模拟延时信息c可以采用在[a，b]范围内进行随机数生成的方式获取。

上述初始化和读写测试均为芯片验证场景下的通用操作，在此不具体解释其实现方法，但需要说明的是，初始化过程中不包括对物理层的训练，也即，在常规测试场景下，选择跳过物理层训练。

可选的是，所述接口单元还包括内存控制器。

其中，内存控制器可以用于管理与规划处理器与内存单元之间的数据传输。

可选的是，所述训练模型包括计算函数，所述计算函数用于根据c计算得到d。

其中，计算函数可以表示为f，则d＝f(c)。

可选的是，所述计算函数与所述物理层的类型一一对应。

其中，根据物理层的不同，其针对同一延时训练得到的结果也不相同，因此，训练模型中包含多个计算函数，计算函数与物理层的类型一一对应，在本实施例中，第i个物理层对应的计算函数表示为f

可选的是，所述使用所述寄存器模型，将d写入所述寄存器包括：

调用所述寄存器模型的后门函数，将d写入所述寄存器。

其中，所述寄存器模型包括后门函数，通过后门函数实现后门写入功能(backload register)。

可选的是，步骤S102还包括以下步骤：

S1021，检测所述内存单元的双向信号，得到变化信息；

S1022，根据所述变化信息，确定所述双向信号的驱动端；

S1023，当所述驱动端为所述物理层时，根据c，在所述物理层到所述内存单元的方向上增加延时；

S1024，当所述驱动端为所述内存单元时，根据c，在所述内存单元到所述物理层的方向上增加延时。

其中，内存单元的接口为双向端口，因此对内存单元的接口检测，能够得到双向(inout)信号的变化信息，进而确定驱动端。

可选的是，所述将c发送至所述训练模型包括：

通过UVM的config_db将c传递到所述训练模型。

其中，config_db可以用于UVM中不同组件之间进行互相通信和参数传递，在本实施例中，config_db可以用于将延迟单元对应的模拟延时信息c传递给验证平台中的训练模型。

可选的是，当所述计算机程序被处理器执行时，还实现以下步骤：

S108，当所述读写测试结果为读写数据不一致时，确认所述物理层的训练验证失败。

其中，当物理层的训练验证失败时，实施者可以根据仿真结果分析失败原因。

本实施例在初始化过程中不进行对物理层的训练，从而节省了大量验证仿真时间，而采用训练模型根据模拟延时计算出寄存器参数，再对物理层寄存器进行配置，从而能够间接验证物理层的训练功能，并且，在不同类型的内存单元上具有泛化性，从而在保证仿真时间较短的同时，也对物理层的训练功能进行验证。

虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明开的范围由所附权利要求来限定。