一种应用于超高场磁共振成像的多通道数据采集系统

技术领域

本申请属于磁共振成像技术领域，具体涉及一种应用于超高场磁共振成像的多通道数据采集系统。

背景技术

磁共振成像(Magnetic Resonance Imaging，MRI)系统是随着计算机技术、电子电路技术、超导体技术的发展而迅速发展起来的一种生物磁学核自旋成像技术。它利用强大的静磁场和射频脉冲作用于人体内的氢原子核，使其发生共振现象。在这一过程中，氢原子核的位置、数量和周围环境都会对共振信号的特性产生影响，形成了反映组织特征的信号，即回波信号。这些信号通过专门的接收线圈和信号处理系统采集、处理，并转化为高分辨率的图像。

在这个过程中，用于采集回波信号的采集装置是磁共振成像系统的重要部分，由于利用多通道采集回波信号具有加快成像速度、提高成像质量等优点，一般采用多通道采集回波信号。

但目前的多通道采集系统的硬件设计复杂，且可拓展性差。

发明内容

本申请提出一种应用于超高场磁共振成像的多通道数据采集系统，能够缓解相关技术中磁共振成像系统的多通道采集系统的硬件设计复杂，且可拓展性差的技术问题。

本申请第一方面实施例提出了一种应用于超高场磁共振成像的多通道数据采集系统，包括：

多个模数转换模块、序列管理器、可编程逻辑器件；

所述多个模数转换模块通过并行总线与所述可编程逻辑器件进行通信，所述序列管理器通过寄存器配置模块对所述可编程逻辑器件进行配置，所述可编程逻辑器件通过网络接口模块与所述序列管理器进行通信；

所述序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入所述寄存器配置模块以对所述可编程逻辑器件进行配置；

所述多个模数转换模块分别用于接收回波信号；将所述回波信号通过所述并行总线发送至所述可编程逻辑器件，所述并行总线的位数大于模数转换模块的数量；

所述可编程逻辑器件用于通过所述并行总线接收多个所述回波信号；基于多个所述初始化参数分别对多个所述回波信号进行初始化操作，得到多个滤波信号；将所述多个滤波信号通过网络接口模块发送至序列管理器。

一些实施例中，所述可编程逻辑器件还包括多个数字解调器和滤波器组，每个模数转换模块与对应的数字解调器通过所述并行数据总线进行通信；所述序列管理器通过所述寄存器配置模块对所述多个数字解调器和滤波器组进行配置；所述初始化参数包括第一初始化参数和第二初始化参数；

所述序列管理器用于将针对每个模数转换模块对应的回波信号的第一初始化参数通过写入所述寄存器配置模块以对每个数字解调器进行配置；将针对每个模数转换模块对应的回波信号的第二初始化参数通过写入所述寄存器配置模块以对所述滤波器组进行配置，所述第一初始化参数包括以下至少一项：频率、相位、第一数据抽取率、通道数量、采样点数和第一滤波参数，所述第二初始参数包括：第二数据抽取率和第二滤波参数；

所述多个数字解调器用于接收对应模数转换模块发送的回波信号；对所述回波信号进行混频，得到多个混频信号；按照所述第一数据抽取率和所述第一滤波餐数据对所述混频信号进行解调，得到多个解调信号；将所述多个解调信号发送至滤波器组；

所述滤波器组用于接收所述多个解调信号；对所述多个解调信号按照所述第二数据抽取滤波和所述第二滤波参数进行滤波，得到多个滤波信号。

一些实施例中，所述每个数字解调器具体用于生成基准信号；将所述基准信号与接收到的回波信号进行混频操作，得到混频信号。

一些实施例中，所述滤波器组包括多个滤波器，所述多个滤波器包括：三阶梳状滤波器、六阶梳状滤波器、补偿滤波器和低通滤波器，所述多个滤波器的组合方式为级联。

一些实施例中，所述可编程逻辑器件还包括模数控制模块，所述模数控制模块分别于对应的模数转换模块通信；

每个模数控制模块用于配置对应模数转换模块的信号处理参数，所述信号处理参数包括以下至少一种：可编程抽取滤波器参数和可编程数字增益参数。

一些实施例中，所述可编程逻辑器件还包括采集数据交换模块和流控模块；所述采集数据交换模块分别与滤波器组和网络接口模块进行通信；所述采集数据交换模块通过所述流控模块与所述网络接口模块进行通信；

所述滤波器组还用于将所述多个滤波信号发送至所述采集数据交换模块；

所述采集数据交换模块用于存储所述多个滤波信号；在检测到所述流控模块的标志位处于预设状态下，将所述多个滤波信号通过所述流控模块发送至所述网络接口模块。

一些实施例中，所述系统还包括：射频输入模块；

所述射频输入模块用于接收射频信号；对所述射频信号进行预处理，得到多个回波信号，所述预处理操作包括以下至少一种：放大和滤波。

本申请第二方面的实施例提供了一种用于高场磁共振成像的多通道数据采集方法，应用于序列管理器，包括：

在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入所述寄存器配置模块以对与所述序列管理器进行通信的可编程逻辑器件进行配置；

通过网络接口模块接收所述可编程逻辑器件发送的多个滤波信号，所述多个滤波信号为所述可编程逻辑器件对通过并行总线从多个数模转换模块接收的多个回波信号进行初始化操作得到的。

本申请第三方面的实施例提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序以实现上述第二方面所述的方法。

本申请第四方面的实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行实现上述第二方面所述的方法。

本申请实施例中提供的技术方案，至少具有如下技术效果或优点：

序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对可编程逻辑器件进行配置多个模数转换模块分别用于接收回波信号；将回波信号通过并行总线发送至可编程逻辑器件，并行总线的位数大于模数转换模块的数量；可编程逻辑器件用于通过并行总线接收多个回波信号；基于多个初始化参数分别对多个回波信号进行初始化操作，得到多个滤波信号；将多个滤波信号通过网络接口模块发送至序列管理器。本振请实施例通过采用多路数模转换模块和可编程逻辑器件的配合的硬件构架，并且设置并行总线的位数大于模数转换模块的数量实现了可根据不同使用需求进行通道数的扩展。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变的明显，或通过本申请的实践了解到。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。

在附图中：

图1示出了本申请实施例提供的一种应用于超高场磁共振成像的多通道数据采集系统的结构示意图；

图2示出了本申请实施例提供的另一种应用于超高场磁共振成像的多通道数据采集系统的结构示意图；

图3示出了本申请实施例提供的一种滤波器组的结构示意图；

图4示出了本申请一实施例所提供的另一种高场磁共振成像的多通道数据采集方法的流程示意图；

图5示出了本申请一实施例所提供的一种电子设备的结构示意图；

图6示出了本申请一实施例所提供的一种存储介质的示意图。

具体实施方式

下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。

需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。

下面结合附图来描述根据本申请实施例提出的一种应用于超高场磁共振成像的多通道数据采集系统、方法、设备及介质。

承接上述背景技术，目前核磁共振成像系统中的采集模块多采用“模-数”转换芯片+微处理器+复杂可编程逻辑器件(Complex Programmable Logic Device，简称CPLD)的架构实现。采集到的模拟信号经过信号调理后，输入至专用模拟微控制处理器进行“模-数”转换和处理，而后将信号输入至CPLD，上位机通过背板将CPLD中的数据取走。

但是这种处理方式缺点：硬件模块设计复杂，模块中需要单独的微控制处理器进行“模-数”转换和处理，并且还需要CPLD进行数据的缓存，因此实际使用中CPLD相应资源未被充分利用。并且，使用微控制处理器进行转换和处理，微控制器资源可配置性差，处理器中“模-数”转换性能有限，因此整个模块的可扩展性以及可重构性差。

基于此，本申请实施例提供一种高场磁共振成像的多通道数据采集系统，序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对可编程逻辑器件进行配置多个模数转换模块分别用于接收回波信号；将回波信号通过并行总线发送至可编程逻辑器件，并行总线的位数大于模数转换模块的数量；可编程逻辑器件用于通过并行总线接收多个回波信号；基于多个初始化参数分别对多个回波信号进行初始化操作，得到多个滤波信号；将多个滤波信号通过网络接口模块发送至序列管理器。本振请实施例通过采用多路数模转换模块和可编程逻辑器件的配合的硬件构架，并且设置并行总线的位数大于模数转换模块的数量实现了可根据不同使用需求进行通道数的扩展。

图1示出了本申请实施例提供的一种应用于超高场磁共振成像的多通道数据采集系统的结构示意图，如图1所示，该系统包括：多个模数转换模块、序列管理器、可编程逻辑器件；多个模数转换模块通过并行总线与可编程逻辑器件进行通信，序列管理器通过寄存器配置模块对可编程逻辑器件进行配置，可编程逻辑器件通过网络接口模块与序列管理器进行通信。

多个数模转换模块包括数模转换模块1、数模转换模块2…数模转换模块n。

序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对可编程逻辑器件进行配置。

成像指令可以是磁共振系统的上位机发送本振信号输出指令。

其中，初始化参数包括频率、相位、数据抽取率和滤波器参数、通道数量和采样点数以及滤波器等。

由于FPGA对数字信号处理的频率需要与输入信号的频率匹配，以确保正确地提取信号中的信息。如果FPGA对数字信号处理的频率与输入信号频率不匹配，可能无法准确地解调信号，导致信息损失或错误。

且如果FPGA对数字信号处理的频率与输入信号频率存在较大的偏差，会导致信号的部分频率成分无法被处理，从而造成信息的丢失或失真。

FPGA对数字信号处理的相位需要与输入信号的相位关系匹配，以正确地提取信号中的相位信息。如果FPGA对数字信号处理的相位与信号相位关系不匹配，可能无法准确地解调信号的相位信息，导致相位失真。

相位偏移引起相位失真：如果FPGA对数字信号处理的相位存在偏移，会导致处理过信号的相位相对于原始信号发生偏移，造成相位失真和误差。

因此，需要为FPGA设置对应的频率和相位，以对接收到的回波信号进行相应的处理，且为了提高处理速度，会通过设置合适的数据抽取率来降低信号的复杂度，以及为了滤除噪声以及处理一些冗余信号，会设置合适的滤波器参数。

多个模数转换模块分别用于接收回波信号；将回波信号通过并行总线发送至可编程逻辑器件，并行总线的位数大于模数转换模块的数量。

其中，并行总线的位数可以根据实际情况灵活设定。

一些实施例中，多个模数转换模块可以通过24位并行数据总线进行输出；儿数据位宽是16位，剩余位数预留使得设备具备可扩展性，即当前只有16个数模转换模块，如果磁共振系统需要更多的数模转换模块，可以扩展至24个数模转换模块

可编程逻辑器件用于通过并行总线接收多个回波信号；基于多个初始化参数分别对多个回波信号进行初始化操作，得到多个滤波信号；将多个滤波信号通过网络接口模块发送至序列管理器。

可编程逻辑器件在接收到多个滤波信号之后，可以将多个滤波信号发送至序列管理器以便序列管理器基于多个滤波信号进行成像处理。

本申请实施例提供一种高场磁共振成像的多通道数据采集系统，序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对可编程逻辑器件进行配置多个模数转换模块分别用于接收回波信号；将回波信号通过并行总线发送至可编程逻辑器件，并行总线的位数大于模数转换模块的数量；可编程逻辑器件用于通过并行总线接收多个回波信号；基于多个初始化参数分别对多个回波信号进行初始化操作，得到多个滤波信号；将多个滤波信号通过网络接口模块发送至序列管理器。本申请实施例通过采用多路数模转换模块和可编程逻辑器件的配合的硬件构架，并且设置并行总线的位数大于模数转换模块的数量实现了可根据不同使用需求进行通道数的扩展。且模数转换数据采用高速并行总线进行数据传递，省去串行传输中串并转换的环节，简化了系统的硬件时序设计，将有限的资源用于采集数据的抽取以及滤波。并且并行位宽采用冗余设计，使得设备在一定程度上具备可扩展性

为了进一步描述上述应用于超高场磁共振成像的多通道数据采集系统，本申请实施例示出了另一种输出信号控制系统的结构示意图，如图2所示，

可编程逻辑器件还包括多个数字解调器和滤波器组，每个模数转换模块与对应的数字解调器通过并行数据总线进行通信；序列管理器通过寄存器配置模块对多个数字解调器和滤波器组进行配置；初始化参数包括第一初始化参数和第二初始化参数；

多个数字解调器包括数字解调器1、数字解调器2…数字解调器n，数字解调器1、数字解调器2…数字解调器n分别与数模转换模块1、数模转换模块2…数模转换模块n相连接。

序列管理器用于将针对每个模数转换模块对应的回波信号的第一初始化参数通过写入寄存器配置模块以对每个数字解调器进行配置；将针对每个模数转换模块对应的回波信号的第二初始化参数通过写入寄存器配置模块以对滤波器组进行配置，第一初始化参数包括以下至少一项：频率、相位、第一数据抽取率、通道数量、采样点数和第一滤波参数，第二初始参数包括：第二数据抽取率和第二滤波参数；

多个数字解调器用于接收对应模数转换模块发送的回波信号；对回波信号进行混频，得到多个混频信号；按照第一数据抽取率和第一滤波餐数据对混频信号进行解调，得到多个解调信号；将多个解调信号发送至滤波器组；

滤波器组用于接收多个解调信号；对多个解调信号按照第二数据抽取滤波和第二滤波参数进行滤波，得到多个滤波信号。

其中，寄存器配置模块可以包括多个数字解调器和滤波器组分别对应的寄存器配置单元，因此，序列管理器可以将第一初始化参数和第二初始化参数分别通过写入寄存器配置模块以对每个数字解调器和滤波器组进行配置。

每个数字解调器接收到对应数模转换模块的回波信号之后，可以将回波信号和对应的基准信号进行混频，并将混频之后的混频信号进行抽取和滤波，以获取没有噪声且符合解调器抽取率的解调信号。

虽然解调信号没有噪声且信号复杂度符合解调器的要求，但为了提高成像质量和成像速度，还需要对解调信号进行进一步的抽取和滤波。

滤波器组在接收到解调信号之后，会按照第二初始化参数中的第二抽取率和第二滤波器参数对解调信号进行抽取和滤波，以得到符合成像要求的多个滤波信号。

一些实施例中，每个数字解调器具体用于生成基准信号；将基准信号与接收到的回波信号进行混频操作，得到混频信号。

其中，不同FPGA对应的基准信号是不同的，可以基于FPGA的IP核实现基准信号。

首先会基于FPGA的IP核确定振荡器的基本架构：根据需求和应用场景，选择适当的振荡器类型和基本架构。常见的数字控制振荡器包括数字控制震荡器(DDS)和数字控制频率合成器(NCO)等。

设计相位累加器：相位累加器是数字控制振荡器的核心组件之一，它用于生成振荡器的输出信号。相位累加器的输入通常是一个控制字或计数器值，通过累加相位增量来产生输出信号的相位。

选择振荡器输出波形：根据需求选择合适的波形形式，例如正弦波、方波、三角波等。根据振荡器类型和设计要求，可以采用不同的算法和数学模型来生成波形。

添加数字控制逻辑：根据需要添加数字控制逻辑，例如控制字的生成和更新机制，控制振荡器频率、相位和幅度等参数。

使用IP核进行实现：根据设计好的振荡器电路，使用相应的开发工具(例如FPGA开发工具)中提供的IP核生成器或者自定义IP核的方式，将设计转化为硬件描述语言(如VHDL或Verilog)。

进行验证和测试：使用仿真工具对设计进行验证和功能测试，确保振荡器的性能和功能符合预期。可以通过模拟输入控制字和观察振荡器输出信号来进行验证。

集成到目标系统中：完成验证后，将IP核集成到目标系统中，通过连接其他逻辑模块或接口，实现数字控制振荡器与其他系统的交互。

在一个可选的实施例中，通过FPGA内部通过IP核实现的数字控制振荡器作为本振输出正交的Sine以及cosine波形与ADC输出的高采样率的回波信号进行乘法计算得到I、Q两路正交的信号。

其中，其中"I"代表"In-phase"(同相)信号，"Q"代表"Quadrature"(正交)信号。这种信号表示方法在通信系统和信号处理中非常常见。

在一个IQ信号中，"I"和"Q"分别代表了信号的两个正交分量。这种表示方式可以方便地描述一个复杂的信号，尤其适用于调制解调、无线通信和数字信号处理等应用中。

本申请实施例通过在FPGA内完成多个通道采样信道的独立数字正交解调，抽取和数据流控制，实现FPGA内部构架根据外部硬件通道数进行自适性

一些实施例中，为了保证滤波信号能够满足磁共振成像系统的成像要求，会设置对应的滤波器组，本申请实施例提供了一种滤波器组的结构示意图，如图3所示，滤波器组包括多个滤波器，多个滤波器包括：三阶梳状滤波器、六阶梳状滤波器、补偿滤波器和低通滤波器，多个滤波器的组合方式为级联。

首先，解调信号通过两个不同阶数的梳妆滤波器，用于抽取的梳状滤波器可以去除回波信号中的噪声或者不需要的频率成分，然后以较低的速率输出。在这个过程中，通过丢弃部分采样数据，可以实现信号的降采样操作。

当将两个梳状滤波器级联时，第一个滤波器的输出作为第二个滤波器的输入。这个级联的操作可以看作是连续进行了两次抽取操作。假设第一个梳状滤波器的抽取率为M，第二个梳状滤波器的抽取率为N。那么整个级联系统的抽取率就是M*N。这是因为第一个滤波器将输入信号的采样率降低了M倍，然后输出的信号经过第二个滤波器再次降低了N倍。所以最终的抽取率就是M*N。通过调整两个滤波器的阶数和抽取率，我们可以实现对最终的抽取率进行灵活的配置。这种级联配置提供了一种灵活的方式来满足不同应用中对于抽取率的需求。

低通滤波器可以有效地通过滤除高频信号来实现频率的降低。它的主要作用是保留低频部分，而抑制高频部分。

补偿滤波器的设计目的是为了弥补前级滤波器(比如低通滤波器)的不足。补偿滤波器通常能够在某些频率范围内提供额外的衰减或增益，以补偿前级滤波器在该频率范围内的性能不足。

当这两种滤波器级联时，低通滤波器首先会将信号的高频部分滤除，然后补偿滤波器可以进一步调整在特定频率范围内的衰减或增益。这样，通过两者的协同作用，可以实现对特定频率范围内的信号进行更精细的调控，从而实现阻带衰减和通带信号增益。

一些实施例中，如图2所示，可编程逻辑器件还包括模数控制模块，模数控制模块分别于对应的模数转换模块通信；模数控制模块分别与数模转换模块1、数模转换模块2…数模转换模块n连接。

每个模数控制模块用于配置对应模数转换模块的信号处理参数，信号处理参数包括以下至少一种：可编程抽取滤波器参数和可编程数字增益参数。

其中，为了提高回波信号的质量，数模转换模块一般内置有数字信号处理单元，且该数字信号处理单元支持输入可编程有限冲击响应滤波和可编程数字增益等信号处理参数。

一些实施例中，如图2所示，可编程逻辑器件还包括采集数据交换模块和流控模块；采集数据交换模块分别与滤波器组和网络接口模块进行通信；采集数据交换模块通过流控模块与网络接口模块进行通信；

滤波器组还用于将多个滤波信号发送至采集数据交换模块；

采集数据交换模块用于存储多个滤波信号；在检测到流控模块的标志位处于预设状态下，将多个滤波信号通过流控模块发送至网络接口模块。

一些实施例中，采集数据交换模块可以实现为一双端口RAM，且双端口RAM通常被设计为同步存储器，因此，双端口RAM在接收到多个滤波信号之后，会存储该多个滤波信号。

且在流控模块中会设置一个标志位，该标志位用于标识采集数据交换模块是否将多个滤波信号发送至网络接口模块。

在一个可选的实施例中，标志位可以为1或0，在标志位为1的情况下，表示采集数据交换模块中的数据已满，需要通过流控模块将多个滤波信号发送至网络接口模块。在标志位为0的情况下，表示采集数据交换模块中的数据未满，还可继续存储数据，不用通过流控模块将多个滤波信号发送至网络接口模块。

一些实施例中，如图2所示，系统还包括：射频输入模块；

射频输入模块用于接收射频信号；对射频信号进行预处理，得到多个回波信号，预处理操作包括以下至少一种：放大和滤波。

一般情况下，射频输入模块接收到的射频信号都比较微弱且存在一定的噪声，因此射频输入模块在接收到射频信号时，可以对射频信号进行放大和滤波操作，已形成回波信号，并将回波信号分别发送至多个数模转换模块。

此外，本申请实施例还提供了一种用于高场磁共振成像的多通道数据采集方法，应用于序列管理器，该方法包括以下步骤：

S401、在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对与序列管理器进行通信的可编程逻辑器件进行配置。

S402、通过网络接口模块接收可编程逻辑器件发送的多个滤波信号。

多个滤波信号为可编程逻辑器件对通过并行总线从多个数模转换模块接收的多个回波信号进行初始化操作得到的。

在本申请实施例中，序列管理器用于在接收到成像指令的情况下，将针对每个模数转换模块对应的回波信号的初始化参数通过写入寄存器配置模块以对可编程逻辑器件进行配置多个模数转换模块分别用于接收回波信号；将回波信号通过并行总线发送至可编程逻辑器件，并行总线的位数大于模数转换模块的数量；可编程逻辑器件用于通过并行总线接收多个回波信号；基于多个初始化参数分别对多个回波信号进行初始化操作，得到多个滤波信号；将多个滤波信号通过网络接口模块发送至序列管理器。本振请实施例通过采用多路数模转换模块和可编程逻辑器件的配合的硬件构架，并且设置并行总线的位数大于模数转换模块的数量实现了可根据不同使用需求进行通道数的扩展。

本申请实施方式还提供一种电子设备，以执行上述一种应用于超高场磁共振成像的多通道数据采集系统。请参考图5其示出了本申请的一些实施方式所提供的一种电子设备的示意图。如图5所示，电子设备8包括：处理器800，存储器801，总线802和通信接口803，所述处理器800、通信接口803和存储器801通过总线802连接；所述存储器801中存储有可在所述处理器800上运行的计算机程序，所述处理器800运行所述计算机程序时执行本申请前述任一实施方式所提供的一种应用于超高场磁共振成像的多通道数据采集系统。

其中，存储器801可能包含高速随机存取存储器(RAM：Random Access Memory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口803(可以是有线或者无线)实现该装置网元与至少一个其他网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。

总线802可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。其中，存储器801用于存储程序，所述处理器800在接收到执行指令后，执行所述程序，前述本申请实施例任一实施方式揭示的所述一种应用于超高场磁共振成像的多通道数据采集系统可以应用于处理器800中，或者由处理器800实现。

处理器800可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器800中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器800可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器801，处理器800读取存储器801中的信息，结合其硬件完成上述方法的步骤。

本申请实施例提供的电子设备与本申请实施例提供的用于高场磁共振成像的多通道数据采集方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。

本申请实施方式还提供一种与前述实施方式所提供的用于高场磁共振成像的多通道数据采集方法对应的计算机可读存储介质，请参考图6，其示出的计算机可读存储介质为光盘30，其上存储有计算机程序(即程序产品)，所述计算机程序在被处理器运行时，会执行前述任意实施方式所提供的用于高场磁共振成像的多通道数据采集方法。

需要说明的是，所述计算机可读存储介质的例子还可以包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他光学、磁性存储介质，在此不再一一赘述。

本申请的上述实施例提供的计算机可读存储介质与本申请实施例提供的一种应用于超高场磁共振成像的多通道数据采集系统出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。

需要说明的是：

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在上面对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下示意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。