存储器中的电力管理及其相关方法

分案申请的相关信息

本申请是申请日为2020年2月27日、申请号为202010125764.9、发明名称为“存储器中的电力管理及其相关方法”的分案申请。

技术领域

本发明大体上涉及存储器装置，且更具体地说涉及用于存储器中的电力管理的设备和方法。

背景技术

通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过当未被供电时保持所存储的数据而提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等等。

还利用存储器作为易失性和非易失性数据存储装置以用于广泛范围的电子应用。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器例如MP3播放器、电影播放器和其它电子装置。存储器单元可布置成阵列，其中阵列用于存储器装置。

存储器可以是计算装置中使用的存储器模块(例如，双列直插式存储器模块(DIMM))的部分。存储器模块可以包含例如DRAM的易失性存储器和/或例如快闪存储器或RRAM的非易失性存储器。DIMM可以用作计算系统中的主存储器。

发明内容

根据本发明一实施例，提供了一种用于存储器中的电力管理的设备。所述设备包括：第一数目的存储器装置(221，321，421，521)，其经由所述第一数目的存储器装置(221，321，421，521)的第一数目的端口(222，422)耦合到主机(102，202，302，402，502)，其中经由来自电力管理组件(130，230，430，630)的第一数目的信号执行第一数目的命令以经由所述第一数目的端口(222，422)在所述第一数目的存储器装置(221，321，421，521)与主机(102，202，302，402，502)之间传送第一数据，其中所述电力管理组件基于所述第一数目的存储器装置的电力管理准则而将若干输入信号转换成所述第一数目的信号；以及第二数目的存储器装置(224，324，424，524)，其经由第二数目的端口(222，422)耦合到所述第一数目的存储器装置(221，321，421，521)，其中经由来自所述电力管理组件(130，230，430，630)的第二数目的信号执行第二数目的命令以经由所述第二数目的端口(222，422)在所述第一数目的存储器装置与所述第二数目的存储器装置之间传送第二数据同时所述第一数目的命令经执行以在所述第一数目的存储器装置与所述主机之间传送所述第一数据，其中所述电力管理组件基于所述第二数目的存储器装置的电力管理准则而将所述若干输入信号转换成所述第二数目的信号以通过减少所述第二数目的信号的量值来增加所述设备的效率。

根据本发明另一实施例，提供了一种用于存储器中的电力管理的设备。所述设备包括：非易失性双列直插式存储器模块NVDIMM(110，210，310，410，510)，其中所述NVDIMM(110，210，310，410，510)包含耦合到控制器(114，214，314，414，614)的第一数目的存储器装置和第二数目的存储器装置，其中所述NVDIMM(110，210，310，410，510)可耦合到主机(102，202，302，402，502)，且其中所述NVDIMM(110，210，310，410，510)经配置以：用来自电力管理组件(130，230，430，630)的第一组信号对所述第一数目的存储器装置(221，321，421，521)执行操作，其中所述电力管理组件基于所述第一数目的存储器装置的电力管理准则而将若干输入信号转换成第一数目的信号；以及用来自所述电力管理组件(130，230，430，630)的第二组信号对所述第二数目的存储器装置(224，324，424，524)执行操作同时用所述第一组信号对所述第一数目的存储器装置执行操作，其中所述电力管理组件基于所述第二数目的存储器装置的电力管理准则而将所述若干输入信号转换成所述第二组信号以通过减少所述第二组信号的量值来增加所述设备的效率。

根据本发明又一实施例，提供了一种用于存储器中的电力管理的方法。所述方法包括：响应于在第一存储器装置(221，321，421，521)处从电力管理组件(130，230，430，630)经由第一数目的信号接收到第一数目的命令而经由所述第一存储器装置(221，321，421，521)处的第一组端口(222，422)在设备的所述第一存储器装置(221，321，421，521)与主机(102，202，302，402，502)之间传送第一数据，其中所述电力管理组件基于所述第一存储器装置的电力管理准则而将若干输入信号转换成所述第一数目的信号；以及响应于在第二存储器装置(224，324，424，524)处从所述电力管理组件(130，230，430，630)经由第二数目的信号接收到第二数目的命令而经由所述第二存储器装置(224，324，424，524)处的第二组端口(222，422)在所述第一存储器装置(221，321，421，521)与所述设备的所述第二存储器装置(224，324，424，524)之间传送第二数据同时在所述第一存储器装置与所述主机之间传送所述第一数据，其中所述电力管理组件基于所述第二存储器装置的电力管理准则而将所述若干输入信号转换成所述第二数目的信号以通过减少所述第二数目的信号的量值来增加所述设备的效率。

根据本发明又一实施例，提供了一种用于存储器中的电力管理的方法。所述方法包括：从电力管理组件(130，230，430，630)经由第一数目的信号将第一数目的命令发送到非易失性双列直插式存储器模块NVDIMM(110，210，310，410，510)的第一数目的存储器装置(221，321，421，521)，其中所述电力管理组件基于所述第一数目的存储器装置的电力管理准则而将若干输入信号转换成所述第一数目的信号；响应于接收到所述第一数目的命令在所述第一数目的存储器装置与主机(102，202，302，402，502)之间传送第一数据；从所述电力管理组件(130，230，430，630)经由第二数目的信号将第二数目的命令发送到所述NVDIMM的第二数目的存储器装置，其中所述电力管理组件基于所述第二数目的存储器装置的电力管理准则而将所述若干输入信号转换成所述第二数目的信号以通过减少所述第二数目的信号的量值来增加所述NVDIMM的效率；以及响应于接收到所述第二数目的命令经由第二数目的端口(222，422)在所述第一数目的存储器装置(221，321，421，521)与第二数目的存储器装置(224，324，424，524)之间传送第二数据。

附图说明

图1A是根据本发明的若干实施例的呈包含存储器系统的计算系统的形式的设备的框图。

图1B是根据本发明的若干实施例的呈双列直插式存储器模块(DIMM)形式的设备的框图。

图2是根据本发明的若干实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)。

图3是根据本发明的若干实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)。

图4是根据本发明的若干实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)。

图5是根据本发明的若干实施例的计算系统的框图，所述计算系统包含主机和存储器系统，所述存储器系统包括具有第一和第二控制器以及第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)。

图6是根据本发明的若干实施例的包含主电力供应器和控制器的计算系统的框图。

图7是说明根据本发明的若干实施例的使用端口的存储器过程中的实例数据传送的流程图。

图8是说明根据本发明的若干实施例的使用端口的存储器过程中的实例数据传送的流程图。

具体实施方式

本发明包含与存储器中的电力管理有关的设备和方法。实例设备可包含经由第一数目的端口耦合到主机的第一数目的存储器装置，其中经由来自电力管理组件的第一数目的信号执行第一数目的命令以经由第一数目的端口以及经由第二数目的端口耦合到第一数目的存储器装置的第二数目的存储器装置在第一数目的存储器装置与主机之间传送第一数据，其中执行经由来自电力管理组件的第二数目信号的第二数目的命令以经由第二数目的端口在第一数目的存储器装置与第二数目的存储器装置之间传送第二数据。

在若干实施例中，DIMM的第一数目的存储器装置可经由第一数目的端口耦合到主机。可响应于经由来自电力管理组件的第一数目的信号的第一数目的命令经由第一数目的端口在第一数目的存储器装置与主机之间传送数据。在一些实例中，响应于经由来自电力管理组件的第二数目的信号的第二数目的命令，可响应于第二数目的命令经由第二数目的端口在DIMM的第一数目的存储器装置与第二数目的存储器装置之间传送数据。

电力管理组件可将若干输入信号转换成将与第一数目的存储器装置兼容的第一数目的信号以及将与第二数目的存储器装置兼容的第二数目的信号。在一些实例中，电力管理组件可包含电力管理集成电路(PMIC)和/或电容性分压器(CVD)。

CVD可从主电力供应器接收主供应信号，将主供应信号转换为与PMIC的操作兼容的经修改主供应信号，且将经修改主供应信号发送到PMIC。在一些实例中，PMIC可包含一或多个调节器以通过增加或减小信号而将主供应信号和/或经修改主供应信号转换为第一数目的信号和/或第二数目的信号。

在若干实施例中，电力管理组件可增加DIMM的效率。电力管理组件可取决于存储器装置的类型而修改和发送经定制信号量值到存储器装置。举例来说，第一数目的存储器装置可为DRAM且第二数目的存储器装置可为非易失性存储器(NVM)。在此实例中，DRAM可需要具有比NVM可需要的量值更大量值的信号。因此，电力管理组件当向NVM发送信号时可例如减小信号以节省电力。

存储器系统可包含具有若干存储器装置的双列直插式存储器模块(DIMM)。举例来说，DIMM可为非易失性DIMM(NVDIMM)，其包含若干易失性存储器装置和若干非易失性存储器装置。DIMM可执行命令以在主机与易失性存储器装置之间、在主机与非易失性存储器装置之间、在易失性与非易失性存储器装置之间、在非易失性存储器装置之间以及在易失性存储器装置之间传送数据。DIMM可从另一装置(例如主机)接收命令，和/或可由DIMM上的控制器生成命令。

举例来说，所述若干易失性存储器装置可经由第一端口(例如，A侧端口)耦合到例如主机等另一装置，且经由第二端口(例如，B侧端口)耦合到DIMM上的控制器。多个非易失性存储器装置可耦合到DIMM上的控制器。DIMM可执行命令以经由A侧端口在另一装置(例如主机)与易失性存储器装置之间传送数据，且DIMM可执行命令以经由B侧端口在易失性存储器装置与非易失性存储器装置之间传送数据。DIMM可执行命令以在另一装置与易失性存储器装置之间传送数据，同时执行命令以在易失性存储器装置与非易失性存储器装置之间传送数据。

DIMM可包含若干实施例，其中不使用端口将易失性存储器装置耦合到其它装置和/或控制器(例如，来自主机和/或控制器的总线直接耦合到易失性存储器装置)。DIMM可以向例如主机的另一装置发送就绪/等待信号，指示DIMM是否准备好从另一装置接收命令。例如，DIMM可以向主机发送就绪/等待信号，指示DIMM尚未准备好从主机接收命令，并且正忙于执行命令以在DIMM上的存储器装置之间传送数据。当DIMM不忙于执行命令以在DIMM上的存储器装置之间传送数据时，DIMM可以向主机发送就绪/等待信号，指示DIMM准备好从主机接收命令。在本发明的以下详细描述中，参考形成本发明的一部分的附图，并且在附图中通过图示的方式示出可以如何实践本发明的若干实施例。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例，且可在不脱离本发明的范围的情况下进行工艺、电气和结构改变。如本文所使用，指定符“N”指示如此指定的多个特定特征可以包含在本发明的若干实施例中。

如本文中所使用，“若干”某物可指此类事物中的一或多个。举例来说，若干存储器装置可指一或多个存储器装置。另外，如本文中所使用的例如“N”的指定符，尤其相对于图式中的附图标记，指示如此指定的数个特定特征可与本发明的若干实施例一起包含。

本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。如将了解，可添加、交换和/或去除本文中的各种实施例中展示的元件以便提供本发明的若干额外实施例。另外，图中所提供的元件的比例和相对比例希望说明本发明的各种实施例，并且不会以限制性意义来使用。

图1A是根据本发明的一或多个实施例的计算系统100的功能框图，所述计算系统包含呈若干存储器系统104-1…104-N形式的设备。如本文所使用，“设备”可以指但不限于多种结构或结构的组合中的任何一种，例如电路或电路系统、一或多个裸片、一或多个模块、一或多个装置或一或多个系统。在图1A中所图示的实施例中，存储器系统104-1…104-N可包含一或多个双列直插式存储器模块(DIMM)110-1、…、110-X、110-Y。DIMM 110-1、…、110-X、110-Y可包含易失性存储器和/或非易失性存储器。在若干实施例中，存储器系统104-1、…、104-N可以包含多芯片装置。多芯片装置可以包含多个不同的存储器类型和/或存储器模块。例如，存储器系统可以包含在任何类型的模块上的非易失性或易失性存储器。下文结合图1A-7描述的实例使用DIMM作为存储器模块，但是本发明的实施例可以在包含易失性和/或非易失性存储器的任何存储器系统上使用。在图1A中，经由通道103-1耦合到主机的存储器系统104-1可以包含DIMM 110-1、…、110-X，其中DIMM 110-1是NVDIMM且110-X是DRAM DIMM。在此实例中，每个DIMM 110-1、…、110-X、110-Y包含控制器114。控制器114可从主机102接收命令并控制DIMM上的命令执行。另外，在若干实施例中，本发明的协议可以由不具有控制器的存储器装置(例如，DIMM)来实现，并且可以将使用本发明的协议的命令执行内置到存储器装置中。取决于DIMM中的存储器类型，主机102可以使用本发明的协议和/或先前协议将命令发送到DIMM 110-1、…、110-X、110-Y。例如，主机可以使用本发明的协议来在同一通道(例如，通道103-1)上与NVDIMM进行通信，并且可以使用先前的协议来与均位于同一存储器系统104上的DRAM DIMM进行通信。

如图1A所示，主机102可以耦合到存储器系统104-1…104-N。在若干实施例中，每一存储器系统104-1…104-N可经由通道(例如，通道103-1、…、103-N)耦合到主机102。在图1A中，存储器系统104-1经由通道103-1耦合到主机102，并且存储器系统104-N经由通道103-N耦合到主机102。主机102可为膝上型计算机、个人计算机、数码相机、数字记录技术和重放装置、移动电话、PDA、存储卡读卡器、接口集线器以及其它主机系统，且可包含存储器存取装置，例如处理器。所属领域一般技术人员将理解，“处理器”可以是一或多个处理器，例如并行处理系统、多个协处理器等。

主机102包含主机控制器108以与存储器系统104-1…104-N通信。主机控制器108可经由通道103-1…103-N向DIMM 110-1、…、110-X、110-Y发送命令。主机控制器108可以与DIMM 110-1、…、110-X、110-Y和/或DIMM 110-1、…、110-X、110-Y中的每一个上的控制器114通信以读取、写入和擦除数据以及其它操作。物理主机接口可以提供用于在存储器系统104-1…104-N与具有与物理主机接口兼容的接收器的主机102之间传递控制、地址、数据和其它信号的接口。信号可以例如经由通道103-1…103-N在例如数据总线和/或地址总线的多个总线上在102与DIMM 110-1、…、110-X、110-Y之间进行传送。

DIMM上的主机控制器108和/或控制器114可包含控制电路系统，例如硬件、固件和/或软件。在一或多个实施例中，主机控制器108和/或控制器114可以是耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。并且，每一DIMM110-1、…、110-X、110-Y可包含易失性和/或非易失性存储器的缓冲器116、寄存器107以及电力管理组件130。缓冲器106可用以缓冲在命令的执行期间使用的数据。

在若干实施例中，DIMM 110-1、…、110-X、110-Y可包含耦合到控制器114的第一数目的存储器装置和第二数目的存储器装置。DIMM 110-1、…、110-X、110-Y可经配置以经由第一数目的信号接收第一数目的命令。第一数目的信号可来自电力管理组件130。

电力管理组件130可将若干输入信号转换成将与第一数目的存储器装置兼容的第一数目的信号。在一些实例中，电力管理组件130可包含电力管理集成电路(PMIC)和/或电容性分压器(CVD)。

第一数目的命令可例如经由第一数目的端口在第一数目的存储器装置的第一部分上执行。DIMM 110-1、…、110-X、110-Y可经配置以经由来自电力管理组件130的第二数目的信号接收第二数目的命令。第二数目的命令可经由第二数目的端口在第一数目的存储器装置的第二部分上执行。

在若干实施例中，DIMM 110-1、…、110-X、110-Y可包含第二数目的存储器装置。DIMM 110-1、…、110-X、110-Y可经由来自电力管理组件130的第三数目的信号接收第三数目的命令，以用于经由例如第二数目的端口在第二数目的存储器装置的第一部分上执行。

DIMM 110-1、…、110-X、110-Y可以为存储器系统提供主存储器或可以用作整个存储器系统中的附加存储器或存储装置。每一DIMM 110-1、…、110-X、110-Y可包含存储器裸片上的一或多个存储器单元阵列，所述存储器单元例如易失性和/或非易失性存储器单元。举例来说，阵列可以是具有NAND架构的快闪阵列。实施例不限于特定类型的存储器装置。例如，存储器装置可以包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM和快闪存储器以及其它存储器。

图1A的实施例可以包含为免模糊本发明的实施例而未示出的另外的电路。例如，存储器系统104-1…104-N可包含地址电路，以锁存通过I/O电路在I/O连接上提供的地址信号。地址信号可由行解码器和列解码器接收且解码以存取DIMM 110-1、…、110-X、110-Y。本领域的技术人员将了解，地址输入连接的数目可取决于DIMM 110-1、…、110-X、110-Y的密度和架构。

图1B是根据本发明的若干实施例的呈双列直插式存储器模块(DIMM)110的形式的设备的框图。在图1B中，DIMM 110可包含控制器114。控制器114可包含例如SRAM存储器等存储器，其可为缓冲器106、若干寄存器107和电力管理组件130。DIMM 110可包含耦合到控制器的若干存储器装置105-1、…、105-Z。存储器装置105-1、…、105-Z可以是易失性和/或非易失性存储器装置，例如图2中的存储器装置221和224，并且包含非易失性存储器阵列和/或易失性存储器阵列。存储器装置105-1、…、105-Z可包含可用以在存储器装置105-1、…、105-Z上执行命令的控制电路109(例如，硬件、固件和/或软件)。控制电路109可以从控制器114接收命令。控制电路109可经配置以执行命令以在存储器装置105-1、…、105-Z中读取和/或写入数据。

图2是根据本发明的若干实施例的计算系统200的框图，所述计算系统包含主机202和存储器系统，所述存储器系统包括具有端口的双列直插式存储器模块(DIMM)210。在图2中，主机202经由数据总线212-1、…、212-16以及命令/地址总线218-1和218-2耦合到DIMM 210。主机202可以经由若干通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM210。例如，主机202经由包含数据总线212-1、…、212-4和命令/地址总线218的第一通道耦合到DIMM 210，并且主机202经由包含数据总线212-5、…、212-8和命令地址/总线2188的第二通道耦合到DIMM 210。主机202可以在第一通道上发送命令以在存储器装置221-1、…、221-8和存储器装置224-1、…、224-4上执行，并且可以在第二通道上发送命令以在存储器装置221-9、…、221-16和存储器装置224-5、…、224-8上执行。控制器214可以从主机202接收命令。来自主机202的命令可以经由总线218发送到寄存器时钟驱动器(RCD)217，并且所述命令可以经由总线219从RCD 217发送到控制器214。控制器214可以从RCD 217接收命令并将与命令相关联的数据(例如，命令指令和/或在命令执行期间从存储器装置221和/或224读取和/或要写入存储器装置221和/或224的数据)存储在缓冲器206中。控制器214可以向RCD 217发送信号，指示一对存储器装置中的哪个存储器装置(例如，存储器装置221-1或221-2)将执行命令。信号可从RCD 217发送到多路复用器226-1、…、226-8，且致使多路复用器226-1、…、226-8从一对存储器装置选择存储器装置且将选择的存储器装置经由总线225-1和/或225-2耦合到RCD 217。例如，如果命令是经由A侧端口传送数据并且A侧端口将存储器装置221-1耦合到主机202，而B侧端口将存储器装置221-2耦合到控制器214，则信号可以指示多路复用器226-1将总线225-1耦合到存储器装置221-1。控制器可随后经由RCD217在总线225-1上将命令发送到存储器装置221-1，且存储器装置221-1可通过在存储器装置221-1与主机202之间传送数据来执行命令。存储器装置221-1、…、221-16可在总线225-1和225-2上向RCD 217和控制器214发送信号(例如，命令完成信号)，所述信号指示存储器装置221-1、…221-16已完成命令的执行且准备好接收额外命令。一旦命令已经被执行，控制器214就可向RCD 217发送另一命令以用于执行和/或向主机202发送状态信号，指示从主机202接收的命令已经执行。控制器214可包含非易失性和/或易失性存储器，例如SRAM存储器，其可为缓冲器206、在命令的执行期间使用的寄存器207和/或电力管理组件230。在一些实例中，电力管理组件230可在控制器214外部但耦合到所述控制器，如图2所示。

DIMM 210可包含第一数目的存储器装置221-1、…、221-16。举例来说，存储器装置221-1、…、221-16可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DRAM存储器装置221-1、…、221-16可配对在一起。举例来说，DRAM存储器装置221-1和221-2配对在一起，经由端口222-1(A侧端口)以及总线212-1和212-2耦合到主机，且经由端口222-2(B侧端口)以及总线213-1、213-2、223-1和223-2耦合到控制器214。DRAM存储器装置221-3和221-4配对在一起，经由端口222-3(A侧端口)以及总线212-3和212-4耦合到主机，且经由端口222-4(B侧端口)以及总线213-3、213-4、223-1和223-2耦合到控制器214。DRAM存储器装置221-5和221-6配对在一起，经由端口222-5(A侧端口)以及总线212-5和212-6耦合到主机，且经由端口222-6(B侧端口)以及总线213-5、213-6、223-1和223-2耦合到控制器214。DRAM存储器装置221-7和221-8配对在一起，经由端口222-7(A侧端口)以及总线212-7和212-8耦合到主机，且经由端口222-8(B侧端口)以及总线213-7、213-8、223-1和223-2耦合到控制器214。DRAM存储器装置221-9和221-10配对在一起，经由端口222-9(A侧端口)以及总线212-9和212-10耦合到主机，且经由端口222-10(B侧端口)以及总线213-9、213-10、223-3和223-4耦合到控制器214。DRAM存储器装置221-11和221-12配对在一起，经由端口222-11(A侧端口)以及总线212-11和212-12耦合到主机，且经由端口222-12(B侧端口)以及总线213-11、213-12、223-3和223-4耦合到控制器214。DRAM存储器装置221-13和221-14配对在一起，经由端口222-13(A侧端口)以及总线212-13和212-14耦合到主机，且经由端口222-14(B侧端口)以及总线213-13、213-14、223-3和223-4耦合到控制器214。DRAM存储器装置221-15和221-16配对在一起，经由端口222-15(A侧端口)以及总线212-15和212-16耦合到主机，且经由端口222-16(B侧端口)以及总线213-15、213-16、223-3和223-4耦合到控制器214。

DIMM 210可包含第二数目的存储器装置224-1、…、224-8。举例来说，存储器装置221-1、…、221-8可为3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。

存储器系统200可经配置以通过在命令/地址总线213-1和213-2上从主机控制器208向寄存器时钟驱动器(RCD)217发送命令/地址信息以及在数据总线212-1、…、212-16上发送数据来执行从主机202发送到DIMM 210的命令。来自主机的命令可包含存储器装置221-1、…221-16的地址信息，其中主机正在请求对存储器装置221-1、…221-16中特定位置处的数据进行操作。来自主机的命令可包含存储器装置224-1、…、224-8的地址信息，其中主机正在请求对存储器装置224-1、…、224-8中特定位置处的数据进行操作，而存储器装置221-1、…221-16可在命令的执行期间充当缓冲器。

在若干实施例中，存储器装置221-1、…221-16可经配置为高速缓冲存储器。例如，存储器装置可经配置为用于存储在存储器装置224-1、…、224-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓冲存储器。DIMM 210可经配置以具有可由主机202寻址的一部分存储器装置221-1、…221-16以及经配置为高速缓冲存储器的一部分存储器装置221-1、…221-16。

DIMM 210包含一起配对的存储器装置，并且配对的存储器装置中的一个可经选择用于经由A侧端口耦合到主机202，而配对的存储器装置中的另一个可经选择用于经由B侧端口耦合到控制器214。举例来说，与存储器装置221-2配对的存储器装置221-1可经选择用于经由端口222-1耦合到主机202，而存储器装置221-2可经选择用于经由端口222-2耦合到控制器214。端口222-1可包含多路复用器以选择且耦合存储器装置221-1到主机202，同时隔离存储器装置221-2与主机202。端口222-2可包含多路复用器以选择且耦合存储器装置221-2到控制器214，同时隔离存储器装置221-1与控制器214。主机202可向DIMM 210发送命令以用于在选择的A侧端口存储器装置(例如，存储器装置221-1)上执行。可以通过在总线212-1和/或212-2上经由端口222-1在主机202与存储器装置221-1之间传送数据来执行命令。DIMM 210还可执行命令以在选择的B侧端口存储器装置(例如，存储器装置221-2)上执行。可通过在总线212-1、212-2、223-1和/或223-2上经由端口222-1和控制器214在存储器装置221-2与其它存储器装置之间传送数据来执行命令。使用B侧端口执行的命令可在存储器装置221-1、…、221-16之间和/或存储器装置221-1、…、221-16与存储器装置224-1、…、224-8之间传送数据。端口222-1、…、22-16可在存储器装置221-1、…、221-16外部，如图2中所图示。

在多个实施例中，可以与经由B侧端口传送数据的命令同时地执行经由A侧端口传送数据的命令。配对存储器装置中存储的数据可由控制器进行仲裁和协调。在数据已在A侧端口上传送到存储器装置中的一个和/或从存储器装置中的一个传送以及在B侧端口上传送到另一配对存储器装置和/或从另一配对存储器装置传送的情况下已执行命令的存储器装置可通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置224-1、…、224-8之间传送数据来协调所述对存储器装置上的数据。举例来说，在A侧端口和B侧端口传送已在一对存储器装置上发生且DIMM 210空闲之后，控制器214可发送协调存储在所述对存储器装置上的数据的命令，以使得通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置224-1、…、224-8之间传送数据而在存储器装置中的每一个上存储相同数据。

在若干实施例中，可从主机202接收和/或由控制器214生成命令，以在存储器装置224-1、…、224-8之间传送数据。可使用缓冲器206和/或寄存器207经由控制器214在存储器装置224-1、…、224-8之间传送数据。

在一些实例中，存储器装置221-1、…、221-16可经由A侧端口耦合到主机202。可响应于经由来自电力管理组件230的第一数目的信号的第一数目的命令而经由A侧端口在存储器装置221-1、…、221-16与主机202之间传送数据。举例来说，可经由A侧端口222-1在存储器装置221-1与主机202之间传送数据。

在若干实施例中，存储器装置224-1、…、224-8可经由B侧端口耦合到存储器装置221-1、…、221-16。可响应于经由来自电力管理组件230的第二数目的信号的第二数目的命令经由B侧端口在存储器装置221-1、…、221-16与存储器装置224-1、…、224-8之间传送数据。可例如经由B侧端口213-1在存储器装置221-1与存储器装置224-1之间传送数据。

电力管理组件230可将若干输入信号转换成将与第一数目的存储器装置221-1、…、221-16兼容的第一数目的信号和/或将与第二数目的存储器装置224-1、…、224-8兼容的第二数目的信号。在一些实例中，可增加或减小所述数目的输入信号以产生第一数目的信号和/或第二数目的信号。

在若干实施例中，第一数目的信号221-1、…、224-16和第二数目的信号224-1、…、224-8可为电压。在一些实例中，第一数目的信号221-1、…、224-16和第二数目的信号224-1、…、224-8可为不同信号和/或不同电压。

图3是根据本发明的若干实施例的计算系统300的框图，所述计算系统包含主机302和存储器系统，所述存储器系统包括具有就绪/忙碌总线的双列直插式存储器模块(DIMM)310。在图3中，主机302经由数据总线312-1、…、312-16、命令/地址总线318和就绪/忙碌总线327耦合到DIMM 310。主机302可经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM 310。例如，主机302经由第一通道耦合到DIMM 310，所述第一通道包含数据总线312-1、…、312-4、命令/地址总线318和就绪/忙碌总线327；并且主机302经由第二通道耦合到DIMM 310，所述第二通道包含数据总线312-5、…、312-8、命令地址/总线318和就绪/忙碌总线327。

DIMM 310可包含第一数目的存储器装置321-1、…、321-8。举例来说，存储器装置321-1、…、321-16可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM 310可包含第二数目的存储器装置324-1、…、324-8。举例来说，存储器装置321-1、…、321-8可为3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。

控制器314可在就绪/忙碌总线327上将就绪/忙碌信号发送到主机302。就绪/忙碌信号可向主机302指示控制器是否准备好从主机302接收命令。举例来说，如果DIMM 310正忙于执行命令，例如在存储器装置321-1、…、321-4与存储器装置324-1、…、324-4(例如，DIMM)之间传送数据且未准备好接收命令，因此就绪/忙碌信号可在就绪/忙碌总线327上发送到主机302，所述信号指示DIMM 310未准备好接收命令。一旦DIMM 310不再忙于执行命令，DIMM 310就可在就绪/忙碌总线327上向主机302发送就绪/忙碌信号，指示DIMM 310准备好从主机302接收命令。主机302可以响应于接收到就绪/忙碌信号而向DIMM 310发送命令。

控制器314可从主机302接收命令。来自主机302的命令可经由总线318发送到寄存器时钟驱动器(RCD)317，且命令可经由总线319从RCD 317发送到控制器314。控制器314可从RCD 317接收命令且在缓冲器306中存储命令相关联的数据(例如，命令指令和/或在命令的执行期间从存储器装置321和/或324读取的数据和/或将写入到所述存储器装置的数据)。控制器可经由RCD 317在总线325-1和/或325-2上将命令发送到存储器装置321-1、…、321-8，且存储器装置321-1、…、321-8可通过在存储器装置321-1、…、321-8与主机302和/或存储器装置321-1、…、321-8与存储器装置324-1、…、324-8之间传送数据而执行命令。存储器装置321-1、…、321-8可在总线325-1和325-2上将信号发送到RCD 317和控制器314，所述信号指示存储器装置321-1、…、321-8已完成命令的执行且准备好接收额外命令。一旦命令已执行，控制器314就可将状态信号发送到主机302，指示从主机302接收的命令已执行。控制器314可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器306、在命令的执行期间使用的寄存器307以及电力管理组件330。

存储器系统300可经配置以通过在命令/地址总线318上从主机控制器308向寄存器时钟驱动器(RCD)317发送命令/地址信息且在数据总线312-1、…、312-8上发送数据来执行从主机302发送到DIMM 310的命令。来自主机的命令可包含存储器装置321-1、…321-8的地址信息，其中主机正在请求对存储器装置321-1、…321-16中特定位置处的数据进行操作。来自主机的命令可包含存储器装置324-1、…、324-4的地址信息，其中主机正在请求对存储器装置324-1、…、324-4中特定位置处的数据进行操作，而存储器装置321-5、…321-8可在命令的执行期间充当缓冲器。

在若干实施例中，存储器装置321-1、…321-8可经配置为高速缓冲存储器。例如，存储器装置可经配置为用于存储在存储器装置324-1、…、324-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓冲存储器。DIMM 310可经配置以具有可由主机302寻址的一部分存储器装置321-1、…321-8以及经配置为高速缓存的一部分存储器装置321-1、…321-8。

在多个实施例中，可以从主机302接收和/或由控制器314生成命令，以在存储器装置324-1、…、324-8之间传送数据。可以使用缓冲器306和/或寄存器307经由控制器314在存储器装置324-1、…、324-8之间传送数据。

图4是根据本发明的若干实施例的计算系统400的框图，所述计算系统包含主机402和存储器系统，所述存储器系统包括具有第一和第二控制器的双列直插式存储器模块(DIMM)410。在图2中，主机402经由数据总线412-1、…、412-8和命令/地址总线418-1和418-2耦合到DIMM 210。主机402可经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM 410。例如，主机402经由包含数据总线412-1、…、412-4和命令/地址总线418-1的第一通道耦合到DIMM 410，并且主机402经由包含数据总线412-5、…、412-9和命令地址/总线418-2的第二通道耦合到DIMM 410。主机402可以在第一通道上发送命令以在存储器装置421-1、…、421-8和存储器装置424-1、…、424-4上执行，并且可以在第二通道上发送命令以在存储器装置421-9、…、421-16和存储器装置424-5、…、424-8上执行。控制器414-1可在通道1上从主机402接收命令，并且控制器414-2可在通道2上从402接收命令。来自主机402的命令可以经由总线418-1和/或418-2发送到寄存器时钟驱动器(RCD)217，并且命令可以从RCD 217经由总线419-1发送到控制器414-1以及经由总线419-2发送到控制器414-2。

DIMM 410可包含控制器414-1和414-2。控制器414-1可耦合到存储器装置421-1、…、421-8和存储器装置424-1、…、424-4且发送信号以控制所述存储器装置的操作。控制器414-2可耦合到存储器装置421-9、…、421-16和存储器装置424-8、…、424-8且发送信号以控制所述存储器装置的操作。具有控制器414-1和414-2的DIMM 410可允许存储器装置421-1、…、421-8和存储器装置424-1、…、424-4独立于存储器装置421-9、…、421-16和存储器装置424-8、…、424-8操作。控制器414-1耦合到控制器414-2，可以在控制器414-1与414-2之间传送数据。因此，控制器414-1可以独立于其它存储器装置来操作存储器装置421-1、…、421-8和存储器装置424-1、…、424-4，并且还可以从存储器装置421-1、…、421-8和存储器装置424-1、…、424-4向例如存储器装置421-9、…、421-16和存储器装置424-8、…、424-8等其它存储器装置传送数据。

控制器414可从RCD 417接收命令且在缓冲器406中存储与命令相关联的数据(例如，命令指令和/或在命令的执行期间从存储器装置421和/或424读取的数据和/或将写入到所述存储器装置的数据)。控制器414可将信号发送到RCD 417，指示一对存储器装置中的哪一个存储器装置(例如，例如存储器装置421-1或421-2)将执行命令。可以将信号从RCD217发送到多路复用器426-1、…、426-8，并使多路复用器426-1、…、426-8从一对存储器装置中选择一个存储器装置，并将所选存储器装置经由总线425-1和/或425-2耦合到RCD417。举例来说，如果命令是经由A侧端口传送数据且A侧端口将存储器装置421-1耦合到主机402，而B侧端口将存储器装置421-2耦合到控制器414，那么信号可向多路复用器426-1指示将总线425-1耦合到存储器装置421-1。控制器可随后经由RCD 417在总线425-1上将命令发送到存储器装置421-1，且存储器装置421-1可通过在存储器装置421-1与主机402之间传送数据而执行命令。存储器装置421-1、…、421-16可在总线425-1和425-2上向RCD 417和控制器414发送信号，所述信号指示存储器装置421-1、…、421-16已完成命令的执行且准备好接收额外命令。一旦命令已执行，控制器414就可将状态信号发送到主机402，指示从主机402接收的命令已执行。控制器414-1和414-2可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器406、在命令的执行期间使用的寄存器407和/或电力管理组件430。

DIMM 410可包含第一数目的存储器装置421-1、…421-16。举例来说，存储器装置421-1、…421-16可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DRAM存储器装置421-1、…421-16可配对在一起。举例来说，DRAM存储器装置421-1和421-2配对在一起，经由端口422-1(A侧端口)以及总线412-1和412-2耦合到主机，且经由端口422-2(B侧端口)以及总线413-1、413-2、423-1和423-2耦合到控制器414-1。DRAM存储器装置421-3和421-4配对在一起，经由端口422-3(A侧端口)以及总线412-3和412-4耦合到主机，且经由端口422-4(B侧端口)以及总线413-3、413-4、423-1和423-2耦合到控制器414-1。DRAM存储器装置421-5和421-6配对在一起，经由端口422-5(A侧端口)以及总线412-5和412-6耦合到主机，且经由端口422-6(B侧端口)以及总线413-5、413-6、423-1和423-2耦合到控制器414-1。DRAM存储器装置421-7和421-8配对在一起，经由端口422-7(A侧端口)以及总线412-7和412-8耦合到主机，且经由端口422-8(B侧端口)以及总线413-7、413-8、423-1和423-2耦合到控制器414-1。DRAM存储器装置421-9和421-10配对在一起，经由端口422-9(A侧端口)以及总线412-9和412-10耦合到主机，且经由端口422-10(B侧端口)以及总线413-9、413-10、423-3和423-4耦合到控制器414-2。DRAM存储器装置421-11和421-12配对在一起，经由端口422-11(A侧端口)以及总线412-11和412-12耦合到主机，且经由端口422-12(B侧端口)以及总线413-11、413-12、423-3和423-4耦合到控制器414-2。DRAM存储器装置421-13和421-14配对在一起，经由端口422-13(A侧端口)以及总线412-13和412-14耦合到主机，且经由端口422-14(B侧端口)以及总线413-13、413-14、423-3和423-4耦合到控制器414-2。DRAM存储器装置421-15和421-16配对在一起，经由端口422-15(A侧端口)以及总线412-15和412-16耦合到主机，且经由端口422-16(B侧端口)以及总线413-15、413-16、423-3和423-4耦合到控制器414-2。

DIMM 410可包含第二数目的存储器装置424-1、…424-8。举例来说，存储器装置421-1、…421-8可为3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。

存储器系统400可经配置以通过在命令/地址总线413-1和413-2上从主机控制器408向寄存器时钟驱动器(RCD)417发送命令/地址信息以及在数据总线412-1、…、412-16上发送数据来执行从主机402发送到DIMM 410的命令。来自主机的命令可包含存储器装置421-1、…421-16的地址信息，其中主机正在请求对存储器装置421-1、…421-16中特定位置处的数据进行操作。来自主机的命令可包含存储器装置424-1、…、424-8的地址信息，其中主机正在请求对存储器装置424-1、…、424-8中特定位置处的数据进行操作，而存储器装置421-1、…421-16可在命令的执行期间充当缓冲器。

在多个实施例中，存储器装置421-1、…421-16可经配置为高速缓冲存储器。例如，存储器装置可经配置为用于存储在存储器装置424-1、…、424-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓冲存储器。DIMM 410可经配置以具有可由主机402寻址的一部分存储器装置421-1、…421-16以及经配置为高速缓存的一部分存储器装置421-1、…421-16。

DIMM 410包含一起配对的存储器装置，并且配对的存储器装置中的一个可经选择用于经由A侧端口耦合到主机402，而配对的存储器装置中的另一个可经选择用于经由B侧端口耦合到控制器414。举例来说，与存储器装置421-2配对的存储器装置421-1可经选择用于经由端口422-1耦合到主机402，而存储器装置421-2可经选择用于经由端口422-2耦合到控制器414-1。端口422-1可包含多路复用器以选择且耦合存储器装置421-1到主机402，同时隔离存储器装置421-2与主机402。端口422-2可包含多路复用器以选择且耦合存储器装置421-2到控制器414-1，同时隔离存储器装置421-1与控制器414。主机402可发送命令到DIMM 210以用于在选择的A侧端口存储器装置(例如，存储器装置421-1)上执行。可以通过在总线412-1和/或412-2上经由端口422-1在主机402与存储器装置421-1之间传送数据来执行命令。DIMM 410还可执行命令以在选择的B侧端口存储器装置(例如，存储器装置421-2)上执行。可以通过经由总线412-1、412-2、423-1和/或423-2上的端口422-1和控制器414-1在存储器装置421-2与其它存储器装置之间传送数据来执行命令。使用B侧端口执行的命令可以在存储器装置421-1、…、421-16之间和/或在存储器装置421-1、…、421-16与存储器装置424-1、…、424-8之间传送数据。端口422-1、…、422-32可以位于存储器装置421-1、…、421-16的外部，如图4所示。

在若干实施例中，可以与经由B侧端口传送数据的命令同时地执行经由A侧端口传送数据的命令。配对存储器装置中存储的数据可由控制器进行仲裁和协调。在数据已在A侧端口上传送到存储器装置中的一个和/或从存储器装置中的一个传送以及在B侧端口上传送到另一配对存储器装置和/或从另一配对存储器装置传送的情况下已执行命令的存储器装置可通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置424-1、…、424-8之间传送数据来协调所述对存储器装置上的数据。举例来说，在A侧端口和B侧端口传送已在一对存储器装置上发生且DIMM 210空闲之后，控制器414-1和414-2可发送协调存储在所述对存储器装置上的数据的命令，以使得通过在所述对存储器装置之间和/或所述对存储器装置与存储器装置424-1、…、424-8之间传送数据而在存储器装置中的每一个上存储相同数据。

在多个实施例中，可以从主机402接收和/或由控制器414-1和414-2生成命令，以在存储器装置424-1、…、424-8之间传送数据。可以使用缓冲器406和/或寄存器407经由控制器414-1和414-2在存储器装置424-1、…、424-8之间传送数据。

在一些实例中，存储器装置421-1、…、421-8可经由A侧端口耦合到主机402。可响应于经由来自控制器414-1的电力管理组件430的第一数目的信号的第一数目的命令而经由A侧端口在存储器装置421-1、…、421-8与主机402之间传送数据。举例来说，可经由A侧端口422-1在存储器装置421-1与主机402之间传送数据。

在若干实施例中，存储器装置424-1、…、424-4可经由B侧端口耦合到存储器装置421-1、…、421-8。可响应于经由来自控制器414-1的电力管理组件430的第二数目的信号的第二数目的命令经由B侧端口在存储器装置421-1、…、421-8与存储器装置424-1、…、424-4之间传送数据。可例如经由B侧端口413-1在存储器装置421-1与存储器装置424-1之间传送数据。

在一些实例中，存储器装置421-9、…、421-16可经由A侧端口耦合到主机402。可响应于经由来自控制器414-2的电力管理组件430的第一数目的信号的第一数目的命令而经由A侧端口在存储器装置421-9、…、421-16与主机402之间传送数据。举例来说，可经由A侧端口422-9在存储器装置421-9与主机402之间传送数据。

在若干实施例中，存储器装置424-5、…、424-8可经由B侧端口耦合到存储器装置421-9、…、421-16。可响应于经由来自控制器414-2的电力管理组件430的第二数目的信号的第二数目的命令经由B侧端口在存储器装置421-9、…、421-16与存储器装置424-5、…、424-8之间传送数据。可例如经由B侧端口422-25在存储器装置421-9与存储器装置424-5之间传送数据。

电力管理组件430可将若干输入信号转换成将与第一数目的存储器装置421-1、…、421-16兼容的第一数目的信号和/或将与第二数目的存储器装置424-1、…、424-8兼容的第二数目的信号。在一些实例中，可增加或减小所述数目的输入信号以产生第一数目的信号和/或第二数目的信号。

在若干实施例中，第一数目的信号421-1、…、424-16和第二数目的信号424-1、…、424-8可为电压。在一些实例中，第一数目的信号421-1、…、424-16和第二数目的信号424-1、…、424-8可为不同信号和/或不同电压。

图5是根据本发明的若干实施例的计算系统500的框图，所述计算系统包含主机502和存储器系统，所述存储器系统包括具有第一和第二控制器以及第一和第二就绪/忙碌总线的双列直插式存储器模块(DIMM)510。在图5中，主机502经由数据总线512-1、…、512-16、命令/地址总线518-1和518-2以及就绪/忙碌总线527-1和527-2耦合到DIMM 510。主机502可以经由多个通道(例如，图1A中的通道103-1、…、103-N)耦合到DIMM 510。例如，主机502经由包含数据总线512-1、…、512-4、命令/地址总线518-1和就绪/忙碌总线527-1的第一通道耦合到DIMM 510；且主机502经由包含数据总线512-5、…、512-8、命令地址/总线518-2和就绪/忙碌总线527-2的第二通道耦合到DIMM 510。控制器514-1可以从通道1上的主机502接收命令，并且控制器514-2可以从通道2上的主机502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，并且命令可以从RCD517经由总线519-1发送到控制器514-1以及经由总线519-2发送到控制器514-2。

DIMM 510可包含控制器514-1和514-2。控制器514-1可耦合到存储器装置521-1、…521-4和存储器装置424-1、…、424-4且发送信号以控制所述存储器装置的操作。控制器514-2可耦合到存储器装置521-5、…、521-8和存储器装置524-5、…、524-8且发送信号以控制所述存储器装置的操作。具有控制器514-1和514-2的DIMM 510可允许存储器装置521-1、…、521-4和存储器装置524-1、…、524-4独立于存储器装置521-5、…、521-8和存储器装置524-5、…、524-8操作。控制器514-1耦合到控制器514-2，并且可以在控制器514-1与514-2之间传送数据。因此，控制器514-1可以独立于其它存储器装置来操作存储器装置521-1、…、521-4和存储器装置524-1、…、524-4，并且还可以从存储器装置521-1、…、521-4和存储器装置524-1、…、524-4向例如存储器装置521-5、…、451-8和存储器装置524-5、…、524-8等其它存储器装置传送数据。

DIMM 510可包含第一数目的存储器装置521-1、…、521-8。举例来说，存储器装置521-1、…、521-8可为DRAM存储器装置，以及其它类型的易失性和/或非易失性存储器。DIMM510可包含第二数目的存储器装置524-1、…、524-8。举例来说，存储器装置521-1、…、521-8可为3D XPoint存储器装置，以及其它类型的易失性和/或非易失性存储器。

控制器514-1和514-2可分别在就绪/忙碌总线527-1和524-2上向主机502发送就绪/忙碌信号。就绪/忙碌信号可以向主机502指示控制器514-1和/或514-2是否准备好从主机502接收命令。例如，如果DIMM 510上的控制器514-1正忙于执行命令，例如在存储器装置521-1、…、521-4与存储器装置524-1、…、524-4之间传送数据，则控制器514-1没有准备好在通道1上接收命令，但是控制器514-2可以在通道2上接收命令。控制器514-1可在就绪/忙碌总线527-1上将就绪/忙碌信号发送到主机502，所述信号指示控制器514-1未准备好在通道1上接收命令，且控制器514-2可在就绪/忙碌总线527-2上将就绪/忙碌信号发送到主机，指示控制器514-2准备好在通道2上从主机502接收命令。主机502可在第二通道上发送命令到控制器514-2以用于在存储器装置521-5、…、521-8和/或存储器装置524-5、…、524-8上执行。一旦控制器514-1不再忙于执行命令，例如在与通道1相关联的存储器装置上传送数据的命令，则控制器514-1可在就绪/忙碌总线527-1上发送就绪/忙碌信号到主机502，指示控制器514-1准备好在通道1上从主机502接收命令。主机502可响应于接收到就绪/忙碌信号而在通道1上发送命令到控制器514-1。

控制器514-1和514-2可以从主机502接收命令。来自主机502的命令可以经由总线518-1和/或518-2发送到寄存器时钟驱动器(RCD)517，并且命令可以分别经由总线519-1和/或519-2从RCD 517发送到控制器514-1和514-2。控制器514-1和514-2可从RCD 517接收命令，且在缓冲器506中存储与命令相关联的数据(例如，命令指令和/或在命令的执行期间从存储器装置521和/或524读取的数据和/或将写入到所述存储器装置的数据)。控制器514-1和514-2可经由RCD 517在总线525-1和/或525-2上发送命令到存储器装置521-1、…、521-8，且存储器装置521-1、…、521-8可通过在存储器装置521-1、…、521-8与主机502和/或存储器装置521-1、…、521-8与存储器装置524-1、…、524-8之间传送数据而执行命令。存储器装置521-1、…、521-8可在总线525-1和525-2上发送信号到RCD 517和控制器514-1和514-2，所述信号指示存储器装置521-1、…、521-8已完成命令的执行且准备好接收额外命令。一旦命令已经被执行，控制器514-1和514-2就可以向主机502发送状态信号，指示从主机502接收的命令已经被执行。控制器514-1和514-2可包含非易失性和/或易失性存储器，例如SRAM存储器，所述存储器可为缓冲器506、在命令的执行期间使用的寄存器507和/或电力管理组件530。

存储器系统500可经配置以通过在命令/地址总线518上从主机控制器508向寄存器时钟驱动器(RCD)517发送命令/地址信息且在数据总线512-1、…、512-8上发送数据来执行从主机502发送到DIMM 510的命令。来自主机的命令可包含存储器装置521-1、…521-8的地址信息，其中主机正在请求对存储器装置521-1、…521-16中特定位置处的数据进行操作。来自主机的命令可包含存储器装置524-1、…、524-4的地址信息，其中主机正在请求对存储器装置524-1、…、524-4中特定位置处的数据进行操作，而存储器装置521-5、…521-8可在命令的执行期间充当缓冲器。

在若干实施例中，存储器装置521-1、…521-8可经配置为高速缓冲存储器。例如，存储器装置可经配置为用于存储在存储器装置524-1、…、524-8和/或耦合到计算系统的其它存储器装置中的数据的高速缓冲存储器。DIMM 510可经配置以使存储器装置521-1、…521-8的一部分可由主机502寻址且存储器装置521-1、…521-8的一部分经配置为高速缓冲存储器。

在多个实施例中，可以从主机502接收和/或由控制器514-1和514-2生成命令，以在存储器装置524-1、…、524-8之间传送数据。可以使用缓冲器506和/或寄存器507经由控制器514-1和514-2在存储器装置524-1、…、524-8之间传送数据。

图6是根据本发明的若干实施例的包含主电力供应器和控制器的计算系统的框图。

在若干实施例中，主供应信号可以但不限于由电源插座、电池、AC/DC转换器或其组合生成。主电力供应器632可将主供应信号发送到电力管理组件630且主供应信号可由电力管理组件630接收。在一些实例中，主供应信号可为电压。

系统631的控制器614可包含电力管理组件630和电容性分压器(CVD)638。电力管理组件630可从主电力供应器632接收输入信号(例如，主供应信号)，且基于存储器装置的电力管理准则而分配和/或修改输入信号以与一或多个存储器装置的操作兼容。

在若干实施例中，电力管理组件630可将若干输入信号转换为可基于操作状态的输出信号，所述输出信号可为电压。操作状态可为作用中状态或降低电力状态。在一些实例中，降低电力状态可为睡眠状态、备用状态或断开状态。电力管理组件630可经配置以例如在降低电力状态中输出较低电压信号或在作用中状态中输出较高电压信号。

电力管理组件630可包含电力管理集成电路(PMIC)636。PMIC 636可包含一或多个调节器639-1、639-2。所述一或多个调节器639-1、639-2可将若干输入信号转换成若干输出信号，所述输出信号可为第一数目的信号和/或第二数目的信号。在一些实例中，可增加和/或减小所述数目的输入信号以产生第一数目的信号和/或第二数目的信号。所述一或多个调节器639-1、639-2可包含低压差(LDO)调节器、降压-升压型转换器、降压调节器，或其组合。

在若干实施例中，CVD 638可耦合到PMIC 636。CVD 638例如可从主电力供应器632接收主供应信号。CVD 638可将主供应信号转换为经修改主供应信号以使其与PMIC 636的操作兼容。

图7是说明根据本发明的若干实施例的在使用端口的存储器过程中的实例数据传送的流程图。

在框742处，方法740可包含响应于经由来自第一存储器装置处的电力管理组件的第一数目的信号接收到第一数目的命令而经由第一存储器装置处的第一组端口在第一存储器装置与主机之间传送第一数据。

在框744处，方法740可进一步包含响应于经由来自第二存储器装置处的电力管理组件的第二数目的信号接收到第二数目的命令而经由第二存储器装置处的第二组端口在第一存储器装置与第二存储器装置之间传送第二数据。

图8是说明根据本发明的若干实施例的使用端口的存储器过程中的实例数据传送的流程图。

在框852处，方法850可包含经由来自电力管理组件的第一数目的信号发送第一数目的命令。

在框854处，方法850可包含响应于接收到第一数目的命令经由第一数目的端口在非易失性双列直插式存储器模块(NVDIMM)的第一数目的存储器装置与主机之间传送第一数据。

在框856处，方法850可进一步包含经由来自电力管理组件的第二数目的信号发送第二数目的命令。

在框858处，方法850可进一步包含响应于接收到第二数目的命令经由第二数目的端口在非易失性双列直插式存储器模块(NVDIMM)的第一数目的存储器装置与第二数目的存储器装置之间传送第二数据。

尽管已在本文中说明并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本发明希望涵盖本发明的各种实施例的调适或变化。应该理解，以上描述是以说明性方式进行的，而不是限制性的。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本发明的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等效物的完整范围而确定。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么功能可存储于计算机可读媒体上或作为计算机可读媒体上的一或多个指令或代码来传输。其它实例和实施方案在本发明及所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。

并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。为了避免疑问，A、B或C中的至少一者或其任何组合的列表同样是包含性列表。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本发明的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

在前述具体实施方式中，出于简化本发明的目的而将各种特征一起分组在单个实施例中。本发明的这一方法不应被理解为反映本发明的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明标的物在于单个所公开实施例的不到全部的特征。因此，所附权利要求特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。