一种基于神经网络的逻辑器件通用建模方法

技术领域

本发明涉及半导体器件建模技术领域，尤其是一种用于SPICE电路仿真基于神经网络的逻辑器件通用建模方法。

背景技术

半导体器件建模是集成电路设计与制造的桥梁，先进工艺逻辑器件RFET以其低功耗和高集成度的优势，已经成为了超越摩尔定律的有力竞争者。随着各种超越摩尔定律的先进工艺器件问世，业内公认的精准模型如Berkeley短通道IGFET模型（BSIM模型）将不再适用。BSIM模型适用于单栅的常规器件，而对于多栅的RFET器件，由于没有考虑肖特基隧穿等物理效应，无法使用BSIM模型进行建模。

目前，不少研究者在基于神经网络模型对半导体器件进行建模，大多只简单拟合器件的转移特性和输出特性，未考虑器件的G

现有技术的神经网络模型大多都是对器件所有I-V数据进行建模，没有考虑器件的C-V特性曲线，以及神经网络模型在电路仿真中的收敛性，没有建立有效的等效SPICE模型再测试电路中仿真验证。

发明内容

本发明的目的是针对现有技术的不足而提供的一种基于神经网络的逻辑器件通用建模方法，采用神经网络对半导体器件的I-V和C-V特性进行建模的方法，通过 Verilog-A语言将神经网络模型转换为SPICE模型，最后将SPICE模型放入测试电路进行仿真，并将电路仿真结果与TCAD仿真结果进行对比，该方法通过神经网络建模的方式，大大减少了人工介入的半导体建模时间，较好提升了集成电路设计与制造的效率，有效地将神经网络模型转换为可用于SPICE仿真的模型，最大化减少半导体模型创建时间和人工介入，为未来新型器件的器件工艺协同优化（DTCO）的学术研究和工业应用提供了一条高效可靠的途径。

实现本发明目的的具体技术方案是：一种基于神经网络的逻辑器件通用建模方法，其特点是该方法对数据进行预处理，并对重要数据进行筛选，通过建立神经网络模型，对器件的I-V特性和C-V特性进行建模。在建模过程中，先用大学习率和简单的损失函数训练神经网络模型使其拟合I-V特性、C-V特性数据，再对器件重要数据进行筛选，调小学习率并调整损失函数进行细调。最后将训练好的神经网络模型通过Python脚本转换为可用于SPICE仿真的模型，并利用该模型搭建基本逻辑门电路测试验证。基于神经网络的逻辑器件通用建模方法具体包括下述步骤：

步骤1：数据准备:

采用Synopsys Sentaurus TCAD软件对先进逻辑器件进行仿真，其中SentaurusStructure Editor 进行器件结构的搭建，包括对该器件的尺寸、结构区域、材料种类、电极位置、网格大小进行定义； Sentaurus Device进行器件的I-V特性和C-V特性仿真。

步骤2：数据预处理

将Synopsys Sentaurus TCAD仿真好的所有数据进行筛选，剔除明显异常的数据。由于晶体管的漏极电流和电容的数据数量级范围很大，需要通过公式将其压缩在合理的范围内。

步骤3：构建神经网络模型

基于神经网络模型的半导体器件建模，由于模型需要一阶导连续，通常使用Sigmoid和Tanh两种激活函数。神经网络模型的输入层节点个数由特征数决定。为了神经网络模型转换为SPICE模型后，在测试电路中实现快速仿真，通常只选取一层隐藏层，该隐藏层的节点个数由样本数量决定。输出层的节点个数通常为1，即根据I-V特性与C-V特性分别建立一个神经网络模型。

步骤4：将数据导入神经网络模型进行训练

在神经网络模型的训练过程中，损失函数是指导参数优化的关键，基于神经网络的逻辑器件通用建模方法采用了两种不同的损失函数。在粗调过程中，损失函数通常不考虑G

步骤5：将神经网络模型转换为SPICE模型

神经网络模型训练结束后，利用Python脚本将每个节点与节点之间的权重值提取出来，并根据所选取的激活函数将神经网络模型转换为数学表达式，然后利用Python脚本将该数学表达式以Verilog-A语言的形式转换为等效子电路模型。其中，I-V特性的神经网络模型转换为一个受控电流源，C-V特性的神经网络模型转换为一个可变电容器。

步骤6：将该等效子电路模型放入SPICE仿真器进行电路仿真验证

所述步骤1中的数据准备一般包含器件的尺寸参数，仿真得到的电流值及其对应的电压值以及仿真得到的电容值及其对应的电压值。

所述步骤2中的数据压缩使用如下述（a）式进行压缩：

（a）。

其中，y为转换后的漏极电流数据；I

所述步骤3采用Sigmoid或Tanh函数作为神经网络模型的激活函数，隐藏层选取一层，节点个数采用下述（d）式表示的经验公式确定：

（d）。

其中，N

所述步骤4选取I-V特性模型的损失函数由下述（c）式表示为：

（c）。

其中，y，y

所述步骤5中的神经网络模型训练完成后，利用Python脚本将神经网络模型中每个节点之间的权重值提取出来，并根据所选取的激活函数将神经网络模型转换为数学表达式。然后通过Python脚本将神经网络模型转换为等效电路模型。其中，I-V模型转换为受电压控制的电流源，C-V模型转换为可变电容。搭建等效模型后，将数学表达式以Verilog-A语言的形式写入SPICE模型用于电路仿真验证。

本发明与现有技术相比具有提升集成电路设计与制造的效率，有效地将神经网络模型转换为可用于SPICE仿真的模型，最大化减少半导体模型创建时间和人工介入半导体建模时间，为未来新型器件的器件工艺协同优化（DTCO）的学术研究和工业应用提供了一条高效可靠的途径。

附图说明

图1为RFET纳米线结构器件的3D示意图；

图2为RFET纳米线结构器件2D剖面示意图；

图3为神经网络模型示意图；

图4为实施例1预测D

图5为实施例1预测D

图6为实施例1预测D

图7为实施例1预测D

图8为实施例1预测D

图9为实施例1预测D

图10为实施例1预测D

图11为实施例1用于神经网络训练的器件尺寸示意图；

图12为实施例1预测各个尺寸RFET器件电学特性的均方根误差（RMS）值；

具体实施方式

本发明通过神经网络模型分步骤训练逻辑器件的I-V特性和C-V特性，采用不同损失函数分别粗调和细调神经网络模型，最后通过Python脚本将训练好的神经网络模型转换为SPICE模型用于电路仿真验证。下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

步骤1、使用TCAD搭建器件结构模型并进行仿真获得数据

参阅图1～图2，本实施例使用RFET纳米线结果器件进行建模，采用TCAD搭建的RFET纳米线结构器件3D结构图如图1所示，其2D剖面结构图如图2所示。对于RFET纳米线结构器件，可以取其不同纳米线直径D

步骤2、对仿真的电流值及电容值进行数据预处理

数据预处理需要按下列流程进行：首先对数据进行剔除，剔除如N型RFET中I

（a）。

其中，y为转换后的漏极电流值数据，I

以C

（b）。

其中，y

筛选该RFET纳米线器件导通后的数据用于细调神经网络模型，即对V

步骤3、采用Sigmoid激活函数构建单隐藏层的神经网络模

参阅图3，神经网络模型采用Sigmoid函数作为激活函数，其输入层节点个数为5个，分别对应5个特征，即D

所述神经网络模型损失函数由下述（c）式表示为：

（c）。

其中，y，y

步骤4、对构建好的模型先进行粗调，再进行细调优化

神经网络模型的训练策略为：训练I-V特性模型时首先设置学习率为0.1，w

采用Python脚本将神经网络模型每个节点与节点之间的权重值提取出来，再根据所选取的激活函数将神经网络模型转换为数学表达式，然后通过数学表达式将神经网络模型转换为SPICE子电路等效模型。其中，I-V模型转换为受控电流源，C-V模型转换为可变电容。为了仿真验证方便，在转换为SPICE模型时，可将纳米线直径和栅极长度等尺寸参数以纳米为单位设置为器件的输入端。在测试电路中的D

参阅图4，从 D

参阅图5，从D

参阅图6，从D

参阅图7，从D

参阅图8，从D

参阅图9，本实施例验证了模型对训练集之外的器件电学特性的预测能力，从D

参阅图10，从D

参阅图11，本实施例中用于训练的尺寸如图所示。

参阅图12，本实施例得到的模型预测各个尺寸器件电学特性的RMS误差如图所示，从中可以看出基本均符合业内对半导体模型精准度的需求。

上述实施例仅为本发明的优选实施，并非对本发明保护范围的限制，但凡为本发明等效实施，以及在此基础上进行非创造性劳动而做出的变化，均应包含于本发明专利的权利要求范围之内。