通信方法、存储介质及电子设备

技术领域

本申请属于量子计算技术领域，涉及一种通信方法，特别是涉及一种通信方法、存储介质及电子设备。

背景技术

量子计算机基于量子力学的基本原理来执行计算任务。不同于传统计算机的二进制逻辑，量子计算机使用量子比特(qubit)来存储和处理信息。这些量子比特不仅可以表示0和1的状态，还可以同时处于多个状态的线性组合。此外，量子计算机的另一个关键特性是量子纠缠，这使得不同的量子比特之间可以相互关联，这种纠缠性质使得在信息传输和处理方面可以实现更高效、更安全的方法。

发明内容

本申请的目的在于提供一种通信方法、存储介质及电子设备，用于实时获取量子比特的状态。

第一方面，本申请提供一种通信方法，应用于FPGA设备，所述通信方法包括：根据用户指令生成控制脉冲，并将所述控制脉冲发送至量子计算机；发送读取脉冲至所述量子计算机，以使所述量子计算机生成反射脉冲；接收所述量子计算机发送的反射脉冲；根据所述控制脉冲和所述反射脉冲的相位差异获取量子比特的状态。

在第一方面的一种实现方式中，所述通信方法还包括：根据所述量子比特的状态确定是否发送下一个控制脉冲至所述量子计算机。

在第一方面的一种实现方式中，所述通信方法还包括：根据所述量子比特的状态确定下一个控制脉冲的参数。

在第一方面的一种实现方式中，所述FPGA设备通过模数转换器、数模转换器以及混频器与所述量子计算机通信相连，所述FPGA设备与所述模数转换器、所述数模转换器和/或所述混频器采用相同的主时钟。

在第一方面的一种实现方式中，所述用户指令用于指定所述控制脉冲的波形、频率、开始相位、振幅、发出时间和/或接收时间。

在第一方面的一种实现方式中，所述通信方法还包括：对所述反射脉冲进行解调，以获取所述反射脉冲的相位信息。

第二方面，本申请实施例提供另一种通信方法，应用于量子计算机，所述通信方法包括：接收FPGA设备发送的控制脉冲；根据所述控制脉冲控制量子比特的状态；接收所述FPGA设备发送的读取脉冲；响应于所述读取脉冲而生成反射脉冲；将所述反射脉冲发送至所述FPGA设备，以使所述FPGA设备根据所述控制脉冲和所述反射脉冲的相位差异获取所述量子比特的状态。

第三方面，本申请实施例提供又一种通信方法，应用于通信系统，所述通信系统包括通信相连的FPGA设备和量子计算机，所述通信方法包括：所述FPGA设备根据用户指令生成控制脉冲，并将所述控制脉冲发送至所述量子计算机；所述量子计算机根据所述控制脉冲控制量子比特的状态；所述FPGA设备发送读取脉冲至所述量子计算机；所述量子计算机响应于所述读取脉冲而生成反射脉冲，并将所述反射脉冲发送至所述FPGA设备；所述FPGA设备根据所述控制脉冲和所述反射脉冲的相位差异获取所述量子比特的状态。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现本申请实施例提供的通信方法。

第五方面，本申请实施例提供一种电子设备，所述电子设备包括：存储器，存储有一计算机程序；处理器，与所述存储器通信相连，调用所述计算机程序时执行本申请实施例提供的通信方法。

本申请实施例提供的通信方法中，FPGA(Field-Programmable Gate Array，现场可编辑逻辑门阵列)设备在收到反射脉冲后会直接对其进行处理从而确定量子比特的状态。此种方式能够减少时间延迟，从而保证在量子比特塌陷之前完成对量子比特的状态判断。

此外，本申请实施例提供的通信方法允许用户通过用户指令来指定控制脉冲的参数，从而满足用户的不同需求。

再者，本申请实施例中，FPGA设备、模数转换器、数模转换器和/或混频器可以被配置为采用相同的主时钟信号，以此来保证这些设备之间的时钟同步，使得升级量子比特数量成为可能。

附图说明

图1显示为本申请实施例的一种应用场景示意图。

图2A显示为本申请实施例提供的通信方法的流程图。

图2B显示为本申请实施例中生成反射脉冲的示意图。

图3显示为本申请实施例提供的另一种通信方法的流程图。

图4显示为本申请实施例提供的又一种通信方法的流程图。

图5显示为本申请实施例提供的电子设备的结构示意图。

元件标号说明

500 电子设备

510 存储器

520 处理器

530 显示器

S21～S25步骤

S31～S34步骤

S41～S45步骤

具体实施方式

以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

图1显示为本申请实施中一种通信系统的架构图。如图1所示，该通信系统包括PC(Personal Computer，个人计算机)、FPGA设备、DAC(Digital-to-Analog Converter，数模转换器)、ADC(Analog-to-Digital Converter，模数转换器)、上行混频器、下行混频器、振荡器和量子计算机。

PC可用于为用户提供GUI(Graphical User Interface，图形用户界面)。通过GUI，用户可以输入用户指令，这些指令用于配置通信过程中的信号参数。此外，PC还提供了编程接口，允许用户使用编程语言如C语言或Python来开发自定义的通信应用程序。

FPGA设备可以用作PC与量子计算机之间的中间设备，用于帮助传输控制命令、数据和结果。此外，FPGA设备具有并行计算能力和可编程性，可用于数据预处理、格式转换、数据加工以及调制解调，以满足特定应用的需求。

在一些实现方式中，FPGA设备可以通过UDP(User Datagram Protocol，用户数据报协议)接口和UART(Universal Asynchronous Receiver-Transmitter，通用异步收发传输器)接口与PC进行通信连接。其中，UDP是一种面向无连接的协议，用于在FPGA设备与PC之间提供高速率、高吞吐量以及低延迟的数据传输。UART是一种串行通信协议，用于实现FPGA设备和PC之间的可靠的串行通信。示例性地，UART接口可用于对设备的维护和调试。例如，用户可以通过PC发送指令，该指令通过UART接口从PC到达FPGA设备，再经由SPI(SerialPeripheral Interface，串行外设接口)协议到达ADC和/或DAC，以实现对ADC和/或DAC的配置。

在一些实现方式中，FPGA设备可以通过下行接口与数据转换器(包括ADC和DAC)进行通信。该下行接口可以在各种环境和电源循环条件下，实现FPGA设备和数据转换器之间的高速串行通信，且具有确定性延迟。

在一些实现方式中，FPGA设备可以包括DSP(Digital Signal Processor，数字信号处理器)和BSP(Board Support Package，板级支持包)。其中，DSP用于执行数字信号处理任务。BSP是用于支持特定硬件板级别的嵌入式系统的软件包，其包含一系列软件组件和驱动程序。

DAC用于将FPGA设备发送的数字信号转换为模拟信号并发送至上行混频器。ADC用于将接收到的下行信号转换为数字信号并发送至FPGA设备。

上行混频器用于将接收到的上行信号与振荡器提供的信号进行混合，从而将信号的频率升高，以便在信道中进行传输。下行混频器用于将接收到的下行信号与振荡器提供的信号进行混合，从而将信号的频率降低，以便ADC和FPGA设备进行信号处理。

量子计算机使用量子比特来存储和处理信息。这些量子比特不仅可以表示0和1的状态，还可以同时处于多个状态的线性组合。此外，量子计算机的另一个关键特性是量子纠缠，这使得不同的量子比特之间可以相互关联。这种纠缠性质使得在信息传输和处理方面可以实现更高效、更安全的方法。

在一些技术方案中，FPGA设备接收到的信号通过高速通信协议发送给PC，然后由PC上的基于C语言或者Python语言的程序进行处理分析，从而得出量子比特的状态。然而，此种方式的时间延迟较大，通常远大于1ms。而量子比特的寿命较短，通常小于1ms。因此，这些技术方案无法在量子比特塌陷之前完成对量子比特的状态判断。此外，由于Windows、Linux等操作系统均不是实时操作系统，因而这些技术方案中的时间延迟也不确定。许多后续处理，例如量子纠错，都是以准确且及时地获得量子比特的状态为前提。因此，这些技术方案并不能作为这些后续处理的基础。

至少针对上述问题，本申请实施例提供一种通信方法。图2A显示为本申请实施例提供的通信方法的流程图。如图2A所示，本申请实施例提供的通信方法包括以下步骤S21至S25。

S21，FPGA设备根据用户指令生成控制脉冲，并将控制脉冲发送至量子计算机。控制脉冲用于控制量子比特的状态，例如，控制量子比特的状态由0变为1，或者由0变为0和1之间的叠加态。

S22，量子计算机根据控制脉冲控制量子比特的状态。

S23，FPGA设备发送读取脉冲至量子计算机。

S24，量子计算机响应于读取脉冲而生成反射脉冲，并将反射脉冲发送至FPGA设备。

S25，FPGA设备根据控制脉冲和反射脉冲的相位差异获取量子比特的状态。

在一些实现方式中，请参阅图2B，为了获得量子比特的状态，FPGA设备发送读取脉冲至量子计算机。然而，如果读取脉冲直接与量子比特产生相互作用会破坏量子态，导致读取错误。针对该问题，在这些实现方式中，FPGA设备将读取脉冲发送到与量子比特耦合的谐振器(Resonator)中。读取脉冲在谐振器与量子比特相互作用，其振幅和相位会发生变化，且改变的大小取决于量子比特的状态。谐振器将输出的信号，也即反射脉冲，发送至FPGA设备。FPGA设备接收到反射脉冲后，可以根据反射脉冲的信息来判断量子比特的状态。

根据以上描述可知，本申请实施例提供的通信方法中，FPGA设备在收到反射脉冲后会直接对其进行处理从而确定量子比特的状态。而在一些其他技术方案中，FPGA设备需要将接收到的信号发送至PC，由PC通过C语言或Python语言的程序进行处理分析以确定量子比特的状态。相较而言，本申请实施例提供的通信方法能够减少时间延迟，从而保证在量子比特塌陷之前完成对量子比特的状态判断。例如，在一些实例中，本申请实施例提供的通信方法可以在100ns内完成对量子比特的状态判断。因此，本申请实施例提供的通信方法能够为许多后续处理，例如量子纠错，提供基础。

在一些实现方式中，FPGA设备在t时刻发送控制脉冲，在t+△t时间后发送读取脉冲。其中，△t可以根据实际需求配置，量子比特在[t，t+△t]的时段内完成相关演化和计算。

在一些实现方式中，FPGA设备在获取到量子比特的状态以后，通信方法还可以包括：根据量子比特的状态确定是否发送下一个控制脉冲至量子计算机。若确定发送下一个控制脉冲至量子计算机，则根据量子比特的状态确定下一个控制脉冲的参数。

在一些实现方式中，通信系统可以包含多个FPGA设备。FPGA设备通过ADC、DAC以及混频器与量子计算机通信相连。各FPGA设备与ADC、DAC和/或混频器采用相同的主时钟信号。示例性地，主时钟信号可以由与混频器相连的晶体振荡器生成。通过此种方式，能够在多个FPGA设备、ADC、DAC和/或混频器之间实现完美同步，这使得升级量子比特的数量成为可能。

以读取脉冲为例，FPGA设备发出读取脉冲以后，读取脉冲经过DAC和上行混频器，然后到达量子计算机。量子计算机返回反射脉冲，反射脉冲经过下行混频器和ADC，然后到达FPGA设备。其中，上行混频器和下行混频器可以根据实际需求配置为不同的频率范围，以满足用户的不同需求。

在一些实现方式中，ADC接收到的原始数据被存储在FPGA设备中。用户可以通过读取FPGA设备来获取这些数据并对其进行处理。例如，用户可以通过PC来获取FPGA设备中的原始数据，并对这些原始数据执行一些实时性较低的处理。用户也可以通过PC来查看这些原始数据，从而获取原始的数据信息。

在一些实现方式中，用户可以通过PC的GUI发送用户指令，该用户指令用于指定控制脉冲和/或读取脉冲的波形、频率、开始相位、振幅、发出时间和/或接收时间等参数。此外，用户指令也可用于沿时间轴拉伸控制脉冲和/或读取脉冲的波形。通过合理配置用户指令，本申请实施例可以实现任意波形的生成。

在一些实现方式中，FPGA设备可以在用户指令的控制下，在连续模式、单次发射模式或N次发射模式下发送控制脉冲和/或读取脉冲。其中N为大于1的正整数。

在一些实现方式中，FPGA设备可以根据用户指令进行调制以生成控制脉冲。此外，FPGA设备可以对接收到的反射脉冲进行解调以获取反射脉冲的相位信息。

示例性地，FPGA设备可以采用用于生成单边带的IQ混频(IQ mixing for singlesideband generation)的调制解调体制。通过该体制可以生成期望频率的信号，并能够方便地从反射脉冲中解调出其相位信息。

示例性地，FPGA设备可以采用带噪声抑制的解调方式对反射脉冲进行解调。例如，可以采用滤波器对反射脉冲进行滤波以滤除其中的噪声，并对滤波后的信号进行解调来获取其相位信息。该滤波器可以为FPGA设备中DSP的滤波器，但并不以此为限。

在一些实现方式中，FPGA设备可以采用阈值方法或者GMM(Gaussian MixerModel，高斯混合模型)方法对延迟小于100ns的量子比特的状态进行分类，进而得到量子比特的状态。其中，阈值方法中的阈值或者GMM方法中两个量子比特状态所对应相位的平均数和标准差可以根据实际需求或者经验进行配置。在这些实现方式中利用FPGA设备，而非PC，来实现对量子比特的状态分类，通过此种方式能够实现对量子比特的状态进行实时分类，并在此基础上可以实现实时反馈和前馈控制。

图3显示为本申请实施例提供的另一种通信方法的流程图。如图3所示，该通信方法包括以下步骤S31至S34。

S31，根据用户指令生成控制脉冲，并将控制脉冲发送至量子计算机。

S32，发送读取脉冲至量子计算机，以使量子计算机生成反射脉冲。

S33，接收量子计算机发送的反射脉冲。

S34，根据控制脉冲和反射脉冲的相位差异获取量子比特的状态。

需要说明的是，上述步骤S31至S34与图2A所示通信方法中的步骤S21、S23和S25类似，此处不做赘述。

图4显示为本申请实施例提供的又一种通信方法的流程图，该通信方法应用于量子计算机。如图4所示，该通信方法包括以下步骤S41至S45。

S41，接收FPGA设备发送的控制脉冲。

S42，根据控制脉冲控制量子比特的状态。

S43，接收FPGA设备发送的读取脉冲。

S44，响应于读取脉冲而生成反射脉冲。

S45，将反射脉冲发送至FPGA设备，以使FPGA设备根据控制脉冲和反射脉冲的相位差异获取量子比特的状态。

需要说明的是，上述步骤S41至S45与图2A所示通信方法中的步骤S22和S24类似，此处不做赘述。

本申请实施例所述的通信方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本申请的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本申请的保护范围内。

本领域普通技术人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序。该计算机程序被处理器执行时实现本申请实施例提供的通信方法。本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分步骤是可以通过程序来指令处理器完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质是非短暂性(non-transitory)介质，例如随机存取存储器，只读存储器，快闪存储器，硬盘，固态硬盘，磁带(magnetic tape)，软盘(floppy disk)，光盘(optical disc)及其任意组合。上述存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如数字视频光盘(digital video disc，DVD))、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。

本申请实施例还提供一种电子设备。图5显示为本申请一实施例中电子设备500的结构示意图。如图5所示，本实施例中电子设备500包括存储器510和处理器520。

存储器510用于存储计算机程序。在一些可能的实现方式中，存储器510可以包括：ROM、RAM、磁碟、U盘、存储卡或者光盘等各种可以存储程序代码的介质。

本申请实施例中，存储器510可以包括易失性存储器形式的计算机系统可读介质，例RAM和/或高速缓存存储器。电子设备500可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。存储器510可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本申请各实施例的功能。

处理器520与存储器510相连，用于执行存储器510存储的计算机程序，以使电子设备500执行本申请实施例提供的通信方法。

在一些实施例中，处理器520可以是通用处理器，包括中央处理器(CentralProcessing Unit，CPU)、网络处理器(Network Processor，NP)等。在其他实施例中，处理器520还可以是数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在一些可能的实现方式中，本申请实施例提供的电子设备500还可以包括显示器530。显示器530与存储器510和处理器520通信相连，用于显示通信方法的相关图形用户界面(Graphical User Interface，GUI)。

本申请实施例中，显示器530可以包括显示屏(显示面板)。在一些实现方式中，可以采用液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)等形式来配置显示面板。此外，显示器530还可以是触控面板(触摸屏、触控屏)，触控面板可包括显示屏和触敏表面。当触敏表面检测到在其上或附近的触摸操作后，传送给处理器520以确定触摸事件的类型，随后处理器520根据触摸事件的类型在显示装置上提供相应的视觉输出。

本申请实施例还可以提供一种计算机程序产品，所述计算机程序产品包括一个或多个计算机指令。在计算设备上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机或数据中心进行传输。

所述计算机程序产品被计算机执行时，所述计算机执行前述方法实施例所述的通信方法。该计算机程序产品可以为一个软件安装包，在需要使用前述通信方法的情况下，可以下载该计算机程序产品并在计算机上执行该计算机程序产品。

综上所述，本申请实施例提供通信方法、存储介质及电子设备。在本申请实施例提供的通信方法中，设备在收到反射脉冲后会直接对其进行处理从而确定量子比特的状态。此种方式能够减少时间延迟，从而保证在量子比特塌陷之前完成对量子比特的状态判断。此外，本申请实施例提供的通信方法允许用户通过用户指令来指定控制脉冲的参数，从而满足用户的不同需求。再者，本申请实施例中，FPGA设备、模数转换器、数模转换器和/或混频器可以被配置为采用相同的主时钟信号，从而保证这些设备之间的时钟同步。

因此，本申请实施例克服了现有技术中的种种缺陷而具有较高的产业价值。

上述各个附图对应的流程或结构的描述各有侧重，某个流程或结构中没有详述的部分，可以参见其他流程或结构的相关描述。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。