显示面板及其控制方法

技术领域

本发明涉及显示技术领域，尤其涉及显示面板制造技术领域，具体涉及显示面板及其控制方法。

背景技术

随着LED(Light Emitting Diode，发光二极管)技术的发展，采用微缩化和矩阵化技术制作的Mini LED(Mini Light Emitting Diode,次毫米发光二极管)显示器和MicroLED(Micro Light Emitting Diode,微型发光二极管)显示器应用而生，其具有高亮度、高发光效率、轻薄等优势。

然而，对于LED、Mini LED或者Micro LED的驱动架构而言，一般通过设置对应于每一子像素的至少一开关元件，并且结合栅极驱动电路和栅极线，以逐行开启多个开关元件以将对应的数据信号传输至对应的多个子像素以实现发光，造成电路复杂且电路中的元器件分布密集，增加了LED、Mini LED或者Micro LED的驱动架构制作的成本。

因此，急需提供显示面板，以降低LED、Mini LED或者Micro LED的驱动架构制作的成本。

发明内容

本发明实施例提供显示面板及其控制方法，以解决现有的LED、Mini LED或者Micro LED的驱动架构制作的成本较高的技术问题。

本发明提供了显示面板的控制方法，包括：

生成复合信号，所述复合信号包括多段复合信息，每一段所述复合信息包括第一子信息和第二子信息，多段复合信息中的多个所述第一子信息和所述显示面板中的多个像素组一一对应；

识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。

本发明还提供了显示面板，包括：

时序控制芯片，用于生成复合信号，所述复合信号包括多段复合信息，每一段所述复合信息包括第一子信息和第二子信息；

面板主体，所述面板主体包括多个像素组，多个所述像素组和多段所述复合信息中的多个所述第一子信息一一对应；

识别模块，电性连接于所述时序控制芯片和所述面板主体之间，以获取所述复合信号，所述识别模块通过识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。

在一实施例中，所述识别模块包括：

多个第一子识别模块，电性连接至所述时序控制芯片，多个所述第一子识别模块和多段所述复合信息、多个所述像素组一一对应，每一所述第一子识别模块电性连接至对应的所述像素组，每一所述第一子识别模块通过识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。

在一实施例中，所述面板主体还包括：

多条子数据线，每一所述像素组包括多个子像素，多条所述子数据线与多个所述像素组中的多个所述子像素一一对应；

其中，每一所述第二子信息包括多个第三子信息，所述复合信息中的多个所述第三子信息与对应的所述像素组中的多个所述子像素一一对应；

其中，每一所述第一子识别模块电性连接至对应的多条所述子数据线，以根据所述第一子信息将对应的每一所述第三子信息加载至对应的所述子像素。

在一实施例中，所述显示面板还包括：

源极驱动芯片，电性连接于所述时序控制芯片和所述面板主体之间；

多个开关元件，每一所述像素组包括多个子像素，多个所述开关元件与多个所述像素组中的多个所述子像素一一对应，每一所述开关元件电性连接至对应的所述子像素；

多条数据线，多个子像素形成为多个像素串，每一所述像素串中的多个所述子像素包含于不同的所述像素组，每一所述数据线电性连接于所述源极驱动芯片和对应的所述像素串之间；

其中，每一所述第二子信息包括多个第六子信息，所述复合信息中的多个所述第六子信息与对应的所述像素组中的多个所述子像素一一对应；

其中，每一所述第一子识别模块电性连接于所述源极驱动芯片和对应的所述像素组之间，根据所述第一子信息开启与对应的所述像素组对应的多个所述开关元件，以将对应的所述第二子信息中的每一所述第六子信息通过对应的所述数据线加载至对应的所述子像素。

在一实施例中，所述面板主体还包括：

移位寄存器，所述移位寄存器的输入端电性连接至所述源极驱动芯片，所述移位寄存器的第一输出端电性连接至多个所述第一识别模块，以将多个所述第一子信息依次加载至多个所述第一识别模块，所述移位寄存器的第二输出端电性连接至所述多条所述数据线，以将多个所述第二子信息依次加载至多条所述数据线。

在一实施例中，所述面板主体还包括：

多个像素驱动芯片，每一所述像素组包括多个子像素，多个所述像素驱动芯片与多个所述像素组中的多个所述子像素一一对应，每一所述像素驱动芯片电性连接于对应的所述子像素；

其中，每一所述第二子信息包括多个第九子信息，所述复合信息中的多个所述第九子信息和与对应的所述像素组中的多个所述子像素一一对应，每一所述第九子信息包括第七子信息和第八子信息，所述第九信息中的多个所述第七子信息、多个所述第八子信息和对应的像素组中的多个所述子像素一一对应；

其中，每一所述像素驱动芯片根据所述第七子信息将对应的所述第八子信息加载至对应的所述子像素。

在一实施例中，所述面板主体还包括：

多个像素驱动芯片，每一所述像素组包括多个子像素，多个所述像素驱动芯片与多个所述像子素组中的多个所述子像素一一对应，每一所述像素驱动芯片电性连接于对应的所述子像素；

其中，每一段所述复合信息包括多个子复合信息，每一所述子复合信息包括一第四子信息和一第五子信息，多个所述第四子信息组成对应的所述第一子信息，多个所述第五子信息组成对应的所述第二子信息；

其中，每一所述像素驱动芯片根据所述第四子信息将对应的所述第五子信息加载至对应的所述子像素。

在一实施例中，所述时序控制芯片用于接收外部芯片产生的初始信号，所述初始信号包括多个所述第二子信息，所述时序控制芯片还用于在每一所述第二子信息之前插入对应的所述第一子信息，以将所述初始信号转化为所述复合信号。

在一实施例中，所述时序控制芯片包括：

缓冲模块，电性连接至所述控制芯片，以获取并存储多个所述第二子信息；

处理模块，电性连接至所述缓冲模块，以获取所述第二子信息并在所述第二子信息之前插入对应的所述第一子信息，以将所述第二子信息转化为对应的所述复合信息。

本发明提供了显示面板及其控制方法，包括：生成复合信号，所述复合信号包括多段复合信息，每一段所述复合信息包括第一子信息和第二子信息，多段复合信息中的多个所述第一子信息和所述显示面板中的多个像素组一一对应；识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。其中，本发明通过生成包括了与多个子像素一一对应的多个第一子信息和多个第二子信息的复合信号，并且通过第一子信息以将对应的第二子信息加载至对应的子像素，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板中子像素的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板中子像素的驱动架构制作的成本。

附图说明

下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的第一种显示面板的结构示意图。

图2为本发明实施例提供的第一种复合信号的结构示意图。

图3为本发明实施例提供的第二种显示面板的结构示意图。

图4为本发明实施例提供的第二种复合信号的结构示意图。

图5为本发明实施例提供的第三种显示面板的结构示意图。

图6为本发明实施例提供的第四种显示面板的结构示意图。

图7为本发明实施例提供的第三种复合信号的结构示意图。

图8为本发明实施例提供的第五种显示面板的结构示意图。

图9为本发明实施例提供的第四种复合信号的结构示意图。

图10为本发明实施例提供的第六种显示面板的结构示意图。

图11为本发明实施例提供的第五种复合信号的结构示意图。

图12为本发明实施例提供的第七种显示面板的结构示意图。

图13为本发明实施例提供的第六种复合信号的结构示意图。

图14为本发明实施例提供的第八种显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本发明实施例提供了显示面板，显示面板包括但不限于以下实施例以及以下实施例的组合。

在一实施例中，如图1所示，显示面板100包括：时序控制芯片10，用于生成复合信号，如图2所示，所述复合信号包括多段复合信息，每一段所述复合信息包括地址信息和数据信息；源极驱动芯片20，电性连接于所述时序控制芯片10，以获取所述复合信号；面板主体30，包括一一对应的多个子像素3011和多个像素驱动芯片3012，每一所述像素驱动芯片3012电性连接于对应的所述子像素3011和所述源极驱动芯片20之间；其中，每一所述像素驱动芯片3012通过识别对应的所述地址信息，以使每一所述子像素3011加载对应的所述数据信息。

其中，如图1所示，多个子像素3011可以阵列排布，每一子像素3011可以为但不限于OLED、LED、Mini LED或者Micro LED，每一像素驱动芯片3012可以包括对应的像素驱动电路，每一像素驱动电路可以包括对应的线路和元器件，进一步的，每一像素驱动电路还可以电性连接至工作信号VDD，以保证像素驱动芯片3012的正常工作。其中，结合图1和图2所示，多段复合信息可以和多个子像素3011一一对应，进一步的，每一复合信息中的地址信息可以表征对应的子像素3011所处地址，每一复合信息中的数据信息可以理解为与一帧画面中应该加载至对应的子像素3011上的电压相关的值，例如“00……01”可以表征位于第一行、第一列的子像素3011的地址，对应的，“Data D1G1”可以表征与应该被加载位于第一行、第一列的子像素3011的电压相关的值，“00……10”可以表征位于第一行、第二列的子像素3011的地址，对应的，“Data D1G2”可以表征与应该被加载位于第一行、第二列的子像素3011的电压相关的值。

具体的，本实施例中通过时序控制芯片10生成复合信号，即包括了与多个子像素3011一一对应的多个地址信息和多个数据信息，如图2所示，每一行的多个子像素3011可以通过一数据线402电性连接至源极驱动芯片20，复合信号可以通过源极驱动芯片20和多条数据线402传输至多个像素驱动芯片3012，进一步的，每一像素驱动芯片3012中的子识别模块900可以将多个地址信息与预先存储的预设地址对比，若传输至子识别模块900的地址信息与预先存储的预设地址相同，则子识别模块900可以控制对应的数据信息加载至对应的子像素3011。当然，不限于以上描述，即本实施例中对像素驱动芯片3012与源极驱动芯片20之间电性连接的方式不做限定，可以在每一像素驱动芯片3012和源极驱动芯片20之间设置对应的导线，也可以将位于同一行或者同一列的多个像素驱动芯片3012两两之间通过导线连接，再通过一导线连接至源极驱动芯片20，也可以将所有的像素驱动芯片3012连接后通过一导线连接至源极驱动芯片20。

可以理解的，本实施例中通过时序控制芯片10生成包括了与多个子像素3011一一对应的多个地址信息和多个数据信息的复合信号，且每一子识别模块900均可以接收并识别复合信号中的多个地址信息，以将对应的数据信息加载至对应的子像素3011，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

本发明实施例还提供了显示面板的控制方法，显示面板的控制方法包括但不限于以下步骤以及以下步骤的组合：生成复合信号，所述复合信号包括多段复合信息，每一段所述复合信息包括第一子信息和第二子信息，多段复合信息中的多个所述第一子信息和所述显示面板中的多个像素组一一对应；识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。具体的，可以参考上文关于图1、图2的相关描述以理解显示面板的控制方法。

在一实施例中，如图3所示，显示面板100包括：时序控制芯片10，用于生成复合信号，如图4所示，所述复合信号包括多段复合信息，每一段所述复合信息包括一一对应的第一子信息和第二子信息；面板主体30，所述面板主体30包括多个像素组301，多个所述像素组301和多段所述复合信息中的多个所述第一子信息一一对应；识别模块90，电性连接于所述时序控制芯片10和所述面板主体30之间，以获取所述复合信号，所述识别模块90通过识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组301。

其中，如图3所示，多个像素组301可以沿第一方向延伸且沿第二方向排列，第一方向可以平行于显示面板100的一侧边，第二方向可以平行于显示面板100的另一侧边。其中，结合图3和图4所示，多段复合信息可以和多个像素组301一一对应，进一步的，每一段复合信息中的第一子信息可以表征对应的像素组301所处地址，每一复合信息中的第二子信息可以理解为与一帧画面中应该加载至对应的像素组301的电压相关的值，例如“00……01”可以表征位于第一行的像素组301的地址，对应的，“Data D1”可以表征位于第一行的像素组301的数据，“00……10”可以表征位于第二行的像素组301的地址，对应的，“Data D2”可以表征位于第二行的像素组301的数据。

具体的，本实施例中通过时序控制芯片10生成复合信号，即包括了与多个像素组301一一对应的多个第一子信息和多个第二子信息，复合信号可以通过源极驱动芯片20传输至识别模块90，进一步的，识别模块90电性连接于时序控制芯片10和面板主体30之间，可以结合识别模块90与多个像素组301的连接关系以及预先存储的地址信息库，将对应的第二子信息加载至对应的像素组301。具体的，本实施例中对识别模块90的具体位置和结构不做限定，意在说明识别模块90具有上述识别功能。

可以理解的，本实施例中通过时序控制芯片10生成包括了与多个像素组301一一对应的多个第一子信息和多个第二子信息的复合信号，并且通过识别模块90的识别功能以将多个第一子信息和预先存储的地址信息库作比较，以将对应的第二子信息加载至对应的像素组301，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，结合图4和图5所示，所述识别模块90包括：多个第一子识别模块901，电性连接至所述时序控制芯片10，多个所述第一子识别模块901和多段所述复合信息、多个所述像素组301一一对应，每一所述第一子识别模块901电性连接至对应的所述像素组301，每一所述第一子识别模块901通过识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。

具体的，结合图4和图5所示，每一第一子识别模块901可以将复合信号中的多个第一子信息与预先存储的地址信息对比，每一第一子识别模块901预先存储的地址信息为对应的像素组301的地址信息，若传输至第一子识别模块901的第一子信息与预先存储的地址信息相同，则第一子识别模块901可以控制对应的第二子信息加载至对应的像素组301。可以理解的，本实施例中通过时序控制芯片10生成包括了与多个像素组301一一对应的多个第一子信息和多个第二子信息的复合信号，并且通过多个第一子识别模块901的识别功能以将多个第一子信息和预先存储的多个地址信息作比较，以将每一第二子信息加载至对应的像素组301，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，如图6所示，所述面板主体30还包括：多条子数据线401，每一所述像素组301包括多个子像素3011，多条所述子数据线401与多个所述像素组301中的多个所述子像素3011一一对应，如图7所示，每一所述第二子信息包括多个第三子信息，所述复合信息中的多个所述第三子信息与对应的所述像素组301中的多个所述子像素3011一一对应；其中，每一所述第一子识别模块901电性连接至对应的多条所述子数据线401，以根据所述第一子信息将对应的所述第三子信息加载至对应的所述子像素3011。

具体的，如图6所示，此处以多个像素组301沿水平方向延伸，且沿竖直方向排列为例进行说明。其中，每一第一子识别模块901可以包括与对应的像素组301中的多个子像素3011一一对应的多个输出端，即第一子识别模块901可以并行输出与对应的像素组301中的多个子像素3011相对应的第二子信息中的多个第三子信息；进一步的，结合图6和图7所示，每一第一子识别模块901的每一输出端可以电性连接至对应的子像素3011之间，以将对应的第三子信息加载至对应的子像素3011上，例如基于电性连接至位于第一行的像素组301的第一子识别模块901，该第一子识别模块901的第一个输出端可以将“Data D1G1”传输至位于第一行、第一列的子像素3011，该第一子识别模块901的第二个输出端可以将“DataD1G2”传输至位于第一行、第二列的子像素3011。

在一实施例中，如图8所示，所述显示面板100还包括：源极驱动芯片20，电性连接于所述时序控制芯片10和所述面板主体30之间；多个开关元件801，每一所述像素组301包括多个子像素3011，多个所述开关元件801与多个所述像素组301中的多个所述子像素3011一一对应，每一所述开关元件801电性连接至对应的所述子像素3011；多条数据线402，多个子像素3011形成为多个像素串302，每一所述像素串302中的多个所述子像素3011包含于不同的所述像素组301，每一所述数据线402电性连接于所述源极驱动芯片20和对应的所述像素串302之间；其中，如图9所示，每一所述第二子信息包括多个第六子信息，所述复合信息中的多个所述第六子信息与对应的所述像素组中的多个所述子像素一一对应；其中，每一所述第一子识别模块901电性连接于所述源极驱动芯片20和对应的所述像素组301之间，根据所述第一子信息开启与对应的所述像素组301对应的多个所述开关元件801，以将对应的所述第二子信息中的每一所述第六子信息通过对应的所述数据线402加载至对应的所述子像素3011。

具体的，如图8所示，每一第一子识别模块901的具体结构可以为但不限于与电路，在多个第一子识别模块901通过多个第一子信息和预先存储的多个地址信息，以使每一时刻开启对应的像素组301所对应的多个开关元件801后，每一数据线402可以将与之对应的第二子信息中的多个第六子信息分别传输至对应的多个子像素3011，例如基于电性连接至位于第一行的像素组301的与电路，该与电路可以在识别至对应的第一子信息控制对应的多个开关元件801开启，因此对应的第二子信息中的“Data G1D1”、“Data G1D2”、“DataG1D3”等多个第六子信息可以分别传输至位于第一行的多个子像素3011。

可以理解的，本实施例中结合多个第一子识别模块901的识别功能，以及每一数据线402电性连接于源极驱动芯片20和对应的像素串302之间，可以传输对应的第六子信息至对应的所述子像素3011，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，如图8所示，所述显示面板100还包括：移位寄存器50，所述移位寄存器50的输入端电性连接至所述源极驱动芯片20，所述移位寄存器50的第一输出端501电性连接至多个所述第一子识别模块901，以将多个所述第一子信息依次加载至多个所述第一子识别模块901，所述移位寄存器50的第二输出端502电性连接至所述多条所述数据线402，以将多个所述第二子信息依次加载至多条所述数据线402。

具体的，如图8所示，每一段复合信息中的第一子信息和第二子信息可以依次传输至移位寄存器50的第一输出端501、第二输出端502，即移位寄存器50的第一输出端501相较于第二输出端502可以优先加载为第一子信息和第二子信息，因此存在一时刻满足：移位寄存器50的第一输出端501加载为第一子信息，移位寄存器50的第二输出端502加载为第二子信号；结合上文论述，移位寄存器50的第一输出端501可以将复合信息中的第一子信息加载至多个第一子识别模块901以供识别出为对应于的像素组301，从而开启对应的多个开关元件801，进一步的，移位寄存器50的第二输出端502中的多个子端口可以和多条数据线402一一对应，每一数据线402电性连接于对应的子端口和对应的像素串302之间，移位寄存器50的第二输出端502中的多个子端口可以分别将对应的第二子信息中的多个第六子信息加载至对应的像素组301中的多个子像素3011上。

在一实施例中，如图10所示，所述面板主体30还包括：多个像素驱动芯片3012，每一所述像素组301包括多个子像素3011，多个所述像素驱动芯片3012与多个所述像素组301中的多个所述子像素3011一一对应，每一所述像素驱动芯片3012电性连接于对应的所述子像素3011；其中，如图11所示，每一所述第二子信息包括多个第九子信息，所述复合信息中的多个所述第九子信息和对应的所述像素组301中的多个所述子像素3011一一对应，每一所述第九子信息包括第七子信息和第八子信息，所述第九信息中的多个所述第七子信息、多个所述第八子信息和对应的像素组中的多个所述子像素一一对应；每一所述像素驱动芯片3012根据所述第七子信息将对应的所述第八子信息加载至对应的所述子像素3011。

进一步的，如图10所示，每一所述像素驱动芯片3012内可以设有一第三子识别模块903，每一第一子识别模块901可以电性连接对应的像素组301所对应的多个第三子识别模块903。可以理解的，本实施例中在每一第一子识别模块901将复合信号中的多个第一子信息与预先存储的地址信息对比，每一第一子识别模块901预先存储的地址信息为对应的像素组301的地址信息，若传输至第一子识别模块901的第一子信息与预先存储的地址信息相同，则第一子识别模块901可以控制对应的第二子信息加载至对应的像素组301的基础上，每一第三子识别模块903可以接收并识别对应的第九子信息中的多个第七子信息，将对应的第八子信息加载至对应的子像素3011。同理，本实施例可以避免设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，如图5所示，所述显示面板100还包括：源极驱动芯片20，电性连接于所述时序控制芯片10和所述面板主体30之间，源极驱动芯片20包括所述识别模块90。具体的，识别模块90可以嵌入至源极驱动芯片20中，源极驱动芯片20电性连接于时序控制芯片10以获取复合信号后，可以将复合信号中的多个第一子信息与预先存储的地址信息库对比，进一步的，源极驱动芯片20中的识别模块90可以包括多个第一子识别模块901，源极驱动芯片20中的每一第一子识别模块901可以将复合信号中的多个第一子信息与预先存储的地址信息对比，若传输至第一子识别模块901的第一子信息与预先存储的地址信息相同，则第一子识别模块901可以控制对应的第二子信息加载至对应的像素组301。

当然，如图8所示，所述识别模块90也可以独立于源极驱动芯片20和面板主体30而设置，所述识别模块90可以电性连接于源极驱动芯片20和面板主体30之间，以将复合信号中的多个第一子信息与预先存储的地址信息库对比，进一步的，识别模块90可以包括多个第一子识别模块901，每一第一子识别模块901可以将复合信号中的多个第一子信息与预先存储的地址信息对比，若传输至第一子识别模块901的第一子信息与预先存储的地址信息相同，则第一子识别模块901可以控制对应的第二子信息加载至对应的像素组301。

在一实施例中，如图12所示，所述面板主体30还包括：多个像素驱动芯片3012，每一所述像素组301包括多个子像素3011，多个所述像素驱动芯片3012与多个所述像素组301中的多个所述子像素3011一一对应，每一所述像素驱动芯片3012电性连接于对应的所述子像素3011；其中，如图13所示，每一段所述复合信息包括多个子复合信息，每一所述子复合信息包括一第四子信息和一第五子信息，多个所述第四子信息组成对应的所述第一子信息，多个所述第五子信息组成对应的所述第二子信息；其中，每一所述像素驱动芯片3012根据所述第四子信息将对应的所述第五子信息加载至对应的所述子像素3011。

具体的，结合图12和图13所示，多段复合信息可以和多个像素组301一一对应，进一步的，多个子复合信息可以和多个子像素3011一一对应，进一步的，每一子复合信息中的第四子信息可以表征对应的子像素3011所处地址，每一子复合信息中的第五子信息可以表征一帧画面中应该加载至对应的子像素3011上的电压，例如“00……01”可以表征位于第一行、第一列的子像素3011，“00……10”可以表征位于第一行、第二列的子像素3011的地址，“Data D1G1”可以表征与应该被加载位于第一行、第一列的子像素3011的电压相关的值，“00……10”可以表征位于第一行、第二列的子像素3011的地址，“Data D1G2”可以表征与应该被加载位于第一行、第二列的子像素3011的电压相关的值。

进一步的，如图12所示，每一所述像素驱动芯片3012内可以设有一第二子识别模块902，时序控制芯片10可以电性连接多个第二子识别模块902。具体的，本实施例中通过时序控制芯片10生成复合信号，即包括了与多个子像素3011一一对应的多个第四子信息和多个第五子信息，复合信号可以通过源极驱动芯片20传输至多个像素驱动芯片3012，进一步的，每一像素驱动芯片3012中的第二子识别模块902可以将多个第四子信息与预先存储的预设地址对比，若传输至第二子识别模块902的第四子信息与预先存储相同，则第二子识别模块902可以控制对应的第五子信息加载至对应的子像素3011。其中，第二子识别模块902、第四子信息和第五子信息可以分别参考上文关于子识别模块900、地址信息和数据信息的相关描述。

可以理解的，本实施例中通过时序控制芯片10生成包括了与多个子像素3011一一对应的多个第四子信息和多个第五子信息的复合信号，并且通过每一像素驱动芯片3012中的第二子识别模块902识别第四子信息以将对应的第五子信息加载至对应的子像素3011，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，如图14所示，所述时序控制芯片10用于接收外部芯片60产生的初始信号，所述初始信号包括多个所述第二子信息，所述时序控制芯片10还用于在每一所述第二子信息之前插入对应的所述第一子信息，以将所述初始信号转化为所述复合信号。需要注意的是，结合上文论述，第二子信息可以为子像素3011的数据信息，第一子信息可以为子像素3011的地址信息，外部芯片60生成并向时序控制芯片10传输的初始信号中不包括多个子像素3011的多个地址信息，故需要结合栅极驱动电路、栅极线以及晶体管以逐行开启每一行的子像素3011。

可以理解的，本实施例中的时序控制芯片10在每一第二子信息之前插入了对应的第一子信息，并且通过识别模块90的识别功能以将多个第一子信息和预先存储的地址信息库作比较，以将对应的第二子信息加载至对应的像素组301，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板100中子像素3011的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板100中子像素3011的驱动架构制作的成本。

在一实施例中，如图14所示，所述时序控制芯10包括：缓冲模块101，电性连接至所述外部芯片60，以获取并存储多个所述第二子信息；处理模块102，电性连接至所述缓冲模块101，以获取所述第二子信息并在所述第二子信息之前插入对应的所述第一子信息，以将所述第二子信息转化为对应的所述复合信息。

需要注意的是，结合上文论述，外部芯片60生成并串行向时序控制芯片10传输包括多个第二子信息的初始信号，而时序控制芯片10需要在每一第二子信息之前插入了对应的第一子信息，由于时序控制芯片10插入第一子信息的速率小于外部芯片60生成并串行向时序控制芯片10传输初始信号的速率，因此，本实施例中设置缓冲模块101可以将接收的多个第二子信息进行缓存，当时序控制芯片10每完成在第二子信息之前插入了对应的第一子信息之后，缓冲模块101可以向时序控制芯片10传输下一第二子信息，以供时序控制芯片10在第二子信息之前插入了对应的第一子信息。可以理解的，本实施例可以保证时序控制芯片10有序地在每一第二子信息之前插入对应的第一子信息，避免因时序控制芯片10插入第一子信息的速率与外部芯片60生成并串行向时序控制芯片10传输初始信号的速率不一致，造成第一子信息插入位置不准确，从而降低生成的复合信号的可靠性。

本发明提供了显示面板及其控制方法，包括：生成复合信号，所述复合信号包括多段复合信息，每一段所述复合信息包括第一子信息和第二子信息，多段复合信息中的多个所述第一子信息和所述显示面板中的多个像素组一一对应；识别每一所述第一子信息，以将对应的所述第二子信息加载至对应的所述像素组。其中，本发明通过生成包括了与多个子像素一一对应的多个第一子信息和多个第二子信息的复合信号，并且通过第一子信息以将对应的第二子信息加载至对应的子像素，避免了设置栅极驱动电路、栅极线以及电性连接至栅极线的晶体管，可以降低显示面板中子像素的驱动架构的复杂程度、元器件分布密集程度，以降低显示面板中子像素的驱动架构制作的成本。

以上对本发明实施例所提供的显示面板及其控制方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。