电致发光显示装置

相关申请的交叉引用

本申请要求于2019年12月26日提交的韩国专利申请第10-2019-0175357号的权益，其通过引用而结合于此，如同在此完全阐述一样。

技术领域

本公开内容涉及一种电致发光显示装置。

背景技术

以如下方式提供电致发光显示装置：在阳极电极与阴极电极之间设置发光层，并且该发光层通过在上述两个电极之间产生的电场发光，从而显示图像。

发光层可以由有机材料(该有机材料在通过电子和空穴的键合产生激子并且激子从激发态下降到基态时发光)形成，或者可以由无机材料例如量子点形成。

发光层可以被配置成通过每个子像素发射不同颜色的光例如红色光、绿色光和蓝色光，或者可以被配置成通过每个子像素发射相同颜色的光例如白色光。

为了实现具有高分辨率的电致发光显示装置，需要以固定的间隔紧凑地提供子像素。然而，通过使用掩模，通过每个子像素精确地图案化不同颜色的发光层并不容易。因此，在不使用掩模的情况下沉积多个堆叠部或发光层的方法对于高分辨率电致发光显示装置是有利的。

然而，相关技术的高分辨率电致发光显示装置具有发光效率低和制造工艺复杂的缺点。

发明内容

鉴于上述问题做出了本公开内容，并且本公开内容的目的是提供一种电致发光显示装置，其能够提高发光效率并简化制造工艺。

根据本公开内容的一个方面，可以通过提供一种电致发光显示装置来实现上述和其他目的，该电致发光显示装置包括：具有第一子像素和第二子像素的基板；设置在该基板上的辅助层，其中，辅助层包括被配置成围绕第一子像素的外围的第一辅助层以及被配置成围绕第二子像素的外围的第二辅助层；设置在第一子像素和第二子像素的每一个中的第一电极；设置在第一电极上的发光层；以及设置在发光层上的第二电极，其中，设置在第一子像素中的第一电极与第一辅助层连接，并且设置在第二子像素中的第一电极与第二辅助层连接。

根据本公开内容的另一方面，提供了一种电致发光显示装置，该电致发光显示装置包括：基板，该基板设置有包括第一子像素和第二子像素的多个子像素；外涂层，其包括设置在基板上的第一子像素中的第一外涂层、设置在基板上的第二子像素中的第二外涂层、以及设置在基板上的第一子像素和第二子像素之间的边界区域中的第三外涂层；第一电极，其设置在外涂层上并设置在第一子像素和第二子像素的每一个中；发光层，其设置在第一电极上；以及第二电极，其设置在发光层上，其中，第一外涂层、第二外涂层、第三外涂层彼此不连接并且彼此间隔开。

附图说明

通过以下结合附图的详细描述，将更加清楚地理解本公开内容的上述和其他目的、特征和其他优点。在附图中：

图1是示出根据本公开内容的一个实施方式的电致发光显示装置的平面图；

图2是示出根据本公开内容的一个实施方式的电致发光显示装置的截面图，其对应于沿着图1的A-B线的截面图；

图3是示出根据本公开内容的一个实施方式的电致发光显示装置中的钝化层和外涂层的平面图；

图4是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图；

图5是沿图4的A-B线的截面图；

图6是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图；

图7是沿着图6的A-B线的截面图；

图8是沿着图6的C-D线的截面图；

图9是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图；

图10是沿着图9的A-B线的截面图；

图11是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图；

图12是沿着图11的A-B线的截面图；以及

图13A至图13C涉及根据本公开内容的另一实施方式的电致发光显示装置，其涉及头戴式显示(HMD)设备。

具体实施方式

现在将详细参考本公开内容的示例性实施方式，其示例在附图中示出。在可能的情况下，贯穿附图将使用相同的附图标记来指代相同或相似的部分。

本公开内容的优点和特征及其实现方法将通过参照附图描述的以下实施方式来阐明。然而，本公开内容可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施方式。而是，提供这些实施方式，以使得本公开内容将是彻底和完整的，并且将向本领域技术人员充分地传达本公开内容的范围。此外，本公开内容仅由权利要求的范围限定。

在用于描述本公开内容的实施方式的附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因此，本公开内容不限于所示的细节。相似的附图标记始终表示相似的元件。在下面的描述中，当确定相关已知功能或配置的详细描述不必要地模糊本公开内容的要点时，将省略该详细描述。

在解释元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。

在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在......上”、“在......上方”、“在......下”以及“靠近......”时，可以在两个部件之间设置一个或更多个其它部件，除非使用了“刚好”或“直接”。

在描述时间关系时，例如，当时间顺序被描述为“在......之后”、“随后”、“接下来”以及“在......之前”时，可以包括不连续的情况，除非使用了“刚好”或“直接”。

将理解，尽管在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件和另一个元件。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

如本领域技术人员可以充分理解的，本公开内容的各个实施方式的特征可以部分或整体地彼此耦合或组合，并且可以彼此不同地互操作并且在技术上被驱动。本公开内容的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。

在下文中，将参照附图详细描述根据本公开内容的实施方式的电致发光显示装置。

图1是示出根据本公开内容的一个实施方式的电致发光显示装置的平面图。

如图1所示，根据本公开内容的一个实施方式的电致发光显示装置可以包括基板100、辅助层310、320、330和340以及第一电极610、620、630和640。

在基板100上设置有多个子像素(SP1，SP2，SP3，SP4)。

多个子像素(SP1，SP2，SP3，SP4)可以包括第一子像素(SP1)、第二子像素(SP2)、第三子像素(SP3)和第四子像素(SP4)。可以通过第一至第四子像素(SP1，SP2，SP3，SP4)的组合来定义像素。第一子像素(SP1)被配置成发射第一颜色光例如红色光，第二子像素(SP2)被配置成发射第二颜色光例如白色光，第三子像素(SP3)被配置成发射第三颜色光例如蓝色光，并且第四子像素(SP4)被配置成发射第四颜色光例如绿色光，但不限于此结构。

多个子像素(SP1，SP2，SP3，SP4)以'2×2'矩阵配置布置。因此，第一子像素(SP1)和第二子像素(SP2)顺序地布置在第一行中，并且第三子像素(SP3)和第四子像素(SP4)顺序地布置在第二行中，但不限于此结构。例如，多个子像素(SP1，SP2，SP3，SP4)可以沿直线布置，但不限于此结构。

此外，根据本公开内容的另一实施方式，可以通过红色第一子像素(SP1)、绿色第二子像素(SP2)和蓝色第三子像素(SP3)的组合来定义一个像素。在这种情况下，第一至第三子像素(SP1，SP2，SP3)可以沿直线布置，但不限于此结构。

辅助层310、320、330和340可以包括围绕第一子像素(SP1)的外围的第一辅助层310、围绕第二子像素(SP2)的外围的第二辅助层320、围绕第三子像素(SP3)的外围的第三辅助层330和围绕第四子像素(SP4)的外围的第四辅助层340。因此，辅助层310、320、330和340可以形成为与多个子像素(SP1，SP2，SP3，SP4)中的每个子像素中的形状对应的形状，例如矩形形状的框结构。框结构表示具有边缘和空的中心的结构。

第一辅助层310被配置成围绕第一子像素(SP1)中的第一电极610的外围，并且第一辅助层310的至少一些部分与第一子像素(SP1)的第一电极610交叠。类似地，第二至第四辅助层320、330和340的每一个被配置成围绕第二至第四子像素(SP2，SP3，SP4)的每一个中的第一电极620、630和640的外围，并且第二至第四辅助层320、330和340的每一个中的至少一些部分与第二至第四子像素(SP2，SP3，SP4)的每一个中的第一电极620、630和640交叠。第一辅助层310、第二辅助层320、第三辅助层330和第四辅助层340彼此电绝缘而不彼此电连接。

每个第一电极610、620、630和640在第一至第四子像素(SP1，SP2，SP3，SP4)的每一个中被图案化。也就是说，一个第一电极610形成在第一子像素(SP1)中，另一个第一电极620形成在第二子像素(SP2)中，另一个第一电极630形成在第三子像素(SP3)中，并且另一个第一电极640形成在第四子像素(SP4)中。

每个第一电极610、620、630和640可以在第一至第四子像素(SP1，SP2，SP3，SP4)的每一个中充当阳极。因此，每个第一电极610、620、630和640与在第一至第四子像素(SP1，SP2，SP3，SP4)的每一个中图案化的驱动薄膜晶体管的源极端子或漏极端子电连接。

图2是示出根据本公开内容的一个实施方式的电致发光显示装置的截面图，其对应于沿着图1的A-B线的截面图。图3是示出根据本公开内容的一个实施方式的电致发光显示装置中的钝化层和外涂层的平面图。

如图2所示，根据本公开内容的一个实施方式的电致发光显示装置可以包括基板100、电路器件层200、钝化层400、外涂层500、第一电极610和620、发光层700和第二电极800。

根据本公开内容的一个实施方式的电致发光显示装置可以形成为其中发射的光向下传播的底部发光型。在这种情况下，基板100可以由诸如玻璃或塑料的透明材料形成。然而，如果根据本公开内容的一个实施方式的电致发光显示装置形成为其中发射的光向上传播的顶部发光型，则基板100可以由不透明材料以及透明材料形成。

电路器件层200形成在基板100上。在电路器件层200中，由每个子像素(SP1，SP2)形成驱动薄膜晶体管(Tr)以及辅助层310和320。除了驱动薄膜晶体管(Tr)和辅助层310和320之外，在电路器件层200中设置有包括栅极线、数据线、电源线和参考线的各种信号线、包括开关薄膜晶体管和感测薄膜晶体管的薄膜晶体管以及电容器。

驱动薄膜晶体管(Tr)形成在第一子像素(SP1)和第二子像素(SP2)的每一个中。驱动薄膜晶体管(Tr)包括：基板100上的有源层210；有源层210上的栅极绝缘膜220；栅极绝缘膜220上的栅电极230；栅电极230上的绝缘夹层240；以及源电极251和漏电极252，其设置在绝缘夹层240上并且经由设置在绝缘夹层240和栅极绝缘膜220中的孔分别与有源层210的一端和另一端连接。虽然未示出，但是为了防止环境光被引入到有源层210中，可以在有源层210下方另外设置遮光层。在本文中，驱动薄膜晶体管(Tr)形成为其中栅电极230设置在有源层210上方的顶部栅极结构。然而，可以设置其中栅电极230设置在有源层210下方的底部栅极结构的驱动薄膜晶体管(Tr)。驱动薄膜晶体管(Tr)的结构可以改变为本领域技术人员通常已知的各种类型。

辅助层310和320可以包括设置在第一子像素(SP1)中的第一辅助层310和设置在第二子像素(SP2)中的第二辅助层320。辅助层310和320可以位于与驱动薄膜晶体管(Tr)的源电极251和漏电极252相同的层中，并且可以由与驱动薄膜晶体管(Tr)的源电极251和漏电极252相同的材料形成。

第一辅助层310设置在第一子像素(SP1)的两个外围侧中。例如，设置在第一子像素(SP1)的一侧，即第一子像素(SP1)的右外围侧的第一辅助层310可以与第一子像素(SP1)的驱动薄膜晶体管(Tr)的漏电极252连接。如果需要，第一辅助层310可以与第一子像素(SP1)的驱动薄膜晶体管(Tr)的源电极251连接。在这种情况下，第一辅助层310可以与漏电极252或源电极251形成为一体。

类似地，第二辅助层320设置在第二子像素(SP2)的两个外围侧中。例如，设置在第二子像素(SP2)的一侧，即第二子像素(SP2)的右外围侧的第二辅助层320可以与第二子像素(SP2)的驱动薄膜晶体管(Tr)的漏电极252连接。如果需要，第二辅助层320可以与第二子像素(SP2)的驱动薄膜晶体管(Tr)的源电极251连接。在这种情况下，第二辅助层320可以与漏电极252或源电极251形成为一体。

在第三钝化层430介于第二辅助层320与第一辅助层310之间的条件下，设置在第二子像素(SP2)的另一侧，即第二子像素(SP2)的左外围侧的第二辅助层320面对设置在第一子像素(SP2)的一侧，即第一子像素(SP1)的右外围侧的第一辅助层310。因此，在第一子像素(SP1)与第二子像素(SP2)之间的边界区域中，第一辅助层310和第二辅助层320彼此相对。

钝化层400设置在电路器件层200上，更具体地，设置在驱动薄膜晶体管(Tr)的源电极251和漏电极252以及辅助层310和320上。钝化层400可以由无机绝缘材料形成，但是不限于该材料。

钝化层400包括：设置在第一子像素(SP1)中的第一钝化层410；设置在第二子像素(SP2)中的第二钝化层420；以及设置在第一钝化层410与第二钝化层420之间的第三钝化层430。第三钝化层430可以设置在第一子像素(SP1)与第二子像素(SP2)之间的边界区域中。

第一钝化层410和第三钝化层430彼此间隔开，并且第一辅助层310的至少一些部分可以在第一钝化层410与第三钝化层430之间的间隔区域中露出。此外，第二钝化层420和第三钝化层430彼此间隔开，并且第二辅助层320的至少一些部分可以在第二钝化层420与第三钝化层430之间的间隔区域中露出。

参照图3，第一钝化层410形成为与第一子像素(SP1)的形状相对应的岛形状，第二钝化层420形成为与第二子像素(SP2)的形状相对应的岛形状，并且第三钝化层430可以形成为在子像素(SP1，SP2)的每一个之间的边界区域中的网格形状，同时被配置成围绕第一子像素(SP1)和第二子像素(SP2)。在这种情况下，第一钝化层410和第三钝化层430以预定间隔彼此间隔开，并且彼此不连接，并且第二钝化层420和第三钝化层430以预定间隔彼此间隔开，并且彼此不连接。因此，第一钝化层410和第二钝化层420也以预定间隔彼此间隔开，并且彼此不连接。

再次参照图2，外涂层500设置在钝化层400上。外涂层500可以由有机绝缘材料形成，但不限于该材料。外涂层500可以包括设置在第一子像素(SP1)中的第一外涂层510、设置在第二子像素(SP2)中的第二外涂层520、以及设置在第一外涂层510与第二外涂层520之间的第三外涂层530。第三外涂层530可以设置在第一子像素(SP1)和第二子像素(SP2)之间的边界区域中。

第一外涂层510设置在第一钝化层410上，第二外涂层520设置在第二钝化层420上，并且第三外涂层530设置在第三钝化层430上。在第一开口区域(OA1)介于第一外涂层510和第三外涂层530之间的条件下，第一外涂层510和第三外涂层530彼此间隔开。在第二开口区域(OA2)介于第二外涂层520和第三外涂层530之间的条件下，第二外涂层520和第三外涂层530彼此间隔开。

第一外涂层510可以被配置成具有比第一钝化层410的宽度相对更大的宽度。详细地，第一外涂层510可以从第一钝化层410的一侧和另一侧的每一侧延伸，并且可以与第一辅助层310的上表面的一些部分接触。第二外涂层520可以被配置成具有比第二钝化层420的宽度相对更大的宽度。详细地，第二外涂层520可以从第二钝化层420的一侧和另一侧的每一侧延伸，并且可以与第二辅助层320的上表面的一些部分接触。第三外涂层530可以被配置成具有比第三钝化层430的宽度相对更大的宽度。详细地，第三外涂层530可以从第三钝化层430的一侧和另一侧的每一侧延伸，然而，第三外涂层530不与第一辅助层310和第二辅助层320接触。因此，在第三外涂层530下方设置有第一底切区域(UC1)和第二底切区域(UC2)。

对应于第一辅助层310和第三外涂层530之间的间隔的第一底切区域(UC1)与第一开口区域(OA1)连通。因此，第一辅助层310在第一开口区域(OA1)和第一底切区域(UC1)中露出。

第一开口区域(OA1)对应于其中未形成外涂层500的区域，并且第一开口区域(OA1)设置在第一外涂层510与第三外涂层530之间的间隔区域中。第一底切区域(UC1)设置在第三外涂层530与第一辅助层310之间的区域中，并且从该区域中去除了第三钝化层430。第一底切区域(UC1)和第一开口区域(OA1)彼此接触，并且彼此连通。第一开口区域(OA1)是未被外涂层500覆盖而露出的区域，并且第一开口区域(OA1)是未形成钝化层400的区域。第一底切区域(UC1)被第三外涂层530覆盖。然而，第一底切区域(UC1)对应于通过蚀刻剂在第三外涂层530的一端下方的渗透来去除第三钝化层430的预定部分而形成的区域。在蚀刻剂的渗透期间，第一辅助层310充当蚀刻停止层，由此第一辅助层310和位于其下方的电路器件层200不会被蚀刻剂蚀刻。

对应于第二辅助层320和第三外涂层530之间的间隔的第二底切区域(UC2)与第二开口区域(OA2)连通。因此，第二辅助层320在第二开口区域(OA2)和第二底切区域(UC2)中露出。

第二开口区域(OA2)对应于其中未形成外涂层500的区域，并且第二开口区域(OA2)设置在第二外涂层520与第三外涂层530之间的间隔区域中。第二底切区域(UC2)设置在第三外涂层530和第二辅助层320之间的区域中，并且从该区域去除了第三钝化层430。第二底切区域(UC2)和第二开口区域(OA2)彼此接触，并且彼此连通。第二开口区域(OA2)是未被外涂层500覆盖而露出的区域，并且第二开口区域(OA2)是未形成钝化层400的区域。第二底切区域(UC2)被第三外涂层530覆盖。然而，第二底切区域(UC2)对应于通过蚀刻剂在第三外涂层530的另一端下方的渗透而去除第三钝化层430的预定部分而形成的区域。在蚀刻剂的渗透期间，第二辅助层320充当蚀刻停止层，由此第二辅助层320和位于其下方的电路器件层200不会被蚀刻剂蚀刻。

参照图3，第一外涂层510形成为与第一子像素(SP1)的形状相对应的岛形状，第二外涂层520形成为与第二子像素(SP2)的形状相对应的岛形状，并且第三外涂层530可以形成为在子像素(SP1，SP2)的每一个之间的边界区域中的网格形状，同时被配置成围绕第一子像素(SP1)和第二子像素(SP2)。

具有比第一钝化层410的尺寸相对更大的尺寸的第一外涂层510与第一钝化层410交叠。具有比第二钝化层420的尺寸相对更大的尺寸的第二外涂层520与第二钝化层420交叠。具有比第三钝化层430的尺寸相对更大的尺寸的第三外涂层530与第三钝化层430交叠。

在第一开口区域(OA1)介于第一外涂层510和第三外涂层530之间的情况下，第一外涂层510和第三外涂层530以预定间隔彼此间隔开。在第二开口区域(OA2)介于第二外涂层520和第三外涂层530之间的条件下，第二外涂层520和第三外涂层530以预定间隔彼此间隔开。因此，第一外涂层510和第二外涂层520彼此间隔开，并且彼此不连接。

再次参照图2，第一电极610和620在第一和第二子像素(SP1，SP2)的每一个中被图案化，同时被设置在外涂层510和520上。

设置在第一子像素(SP1)中的第一电极610经由第一开口区域(OA1)以及第一外涂层510的上表面和侧表面延伸到第一底切区域(UC1)。由此，设置在第一子像素(SP1)中的第一电极610在第一开口区域(OA1)和第一底切区域(UC1)中与第一辅助层310的上表面接触。最终，通过使用第一辅助层310，设置在第一子像素(SP1)中的第一电极610与第一子像素(SP1)中的驱动薄膜晶体管(Tr)的漏电极252或源电极251连接。第一辅助层310用作第一电极610与驱动薄膜晶体管(Tr)的漏电极252或源电极251之间的连接介质。

设置在第二子像素(SP2)中的第一电极620经由第二开口区域(OA2)以及第二外涂层520的上表面和侧表面延伸到第二底切区域(UC2)。由此，设置在第二子像素(SP2)中的第一电极620在第二开口区域(OA2)和第二底切区域(UC2)中与第二辅助层320的上表面接触。最终，通过使用第二辅助层320，设置在第二子像素(SP2)中的第一电极620与第二子像素(SP2)中的驱动薄膜晶体管(Tr)的漏电极252或源电极251连接。第二辅助层320用作第一电极620与驱动薄膜晶体管(Tr)的漏电极252或源电极251之间的连接介质。

同时，在第一子像素(SP1)和第二子像素(SP2)之间的边界区域中制备的第三外涂层530的上表面和侧表面上设置有导电层600。导电层600与第一子像素(SP1)中的第一电极610和第二子像素(SP2)中的第一电极620的每一个间隔开，并且不与第一子像素(SP1)中的第一电极610和第二子像素(SP2)中的第一电极620的每一个连接。导电层600形成为与第三外涂层530相同的图案。

导电层600以及第一电极610和620由相同的材料形成，并且通过相同的工艺制造。详细地，如果通过沉积材料的沉积工艺例如具有较差平直度的溅射工艺将预定的导电材料沉积在第一至第三外涂层510、520和530上，则该导电材料被沉积在第一至第三外涂层510、520和530上，并且也可以通过渗透到第一和第二开口区域(OA1，OA2)以及第一和第二底切区域(UC1，UC2)中而沉积在第一辅助层310和第二辅助层320上。因此，在第一外涂层510上形成延伸到第一开口区域(OA1)和第一底切区域(UC1)的一个第一电极610，在第二外涂层520上形成延伸到第二开口区域(OA2)和第二底切区域(UC2)的另一个第一电极620，并且在第三外涂层530上形成导电层600。

在这种情况下，第三外涂层530与第一辅助层310和第二辅助层320间隔开，由此设置在第三外涂层530上的导电层600不与一个第一电极610和另一个第一电极620连接并且与一个第一电极610和另一个第一电极620间隔开。因此，一个第一电极610和另一个第一电极620彼此间隔开，并且一个第一电极610和另一个第一电极620分别在第一子像素(SP1)和第二子像素(SP2)中被图案化。

根据本公开内容的一个实施方式，可以在每个单独的子像素(SP1，SP2)中对第一电极610和620进行图案化，而无需额外的掩模工艺，从而简化了制造工艺。

发光层700设置在导电层600以及第一电极610和620上。发光层700连续设置在第一子像素(SP1)和第二子像素(SP2)之间的间隔以及第一子像素(SP1)和第二子像素(SP2)中而没有任何断开。发光层700可以通过沉积材料的沉积工艺例如具有良好的平直度的蒸发工艺来形成。因此，发光层700不会渗透到第一底切区域和第二底切区域(UC1，UC2)中，由此可以在第一底切区域和第二底切区域(UC1，UC2)中设置没有被发光层700填充的空的间隔。

在第一子像素(SP1)中，发光层700的与第一电极610接触的预定区域成为第一发光区域(EA1)。在第二子像素(SP2)中，发光层700的与第一电极620接触的预定区域成为第二发光区域(EA2)。第一发光区域(EA1)可以包括在第一外涂层510介于其间的条件下设置在一侧的第三外涂层530与设置在另一侧的第三外涂层530之间的区域。第二发光区域(EA2)可以包括在第二外涂层520介于其间的条件下设置在一侧的第三外涂层530与设置在另一侧的第三外涂层530之间的区域。

根据本公开内容的一个实施方式，如箭头所示，从发光层700发射的光在第三外涂层530的区域上被反射，并且更具体地，在设置在第三外涂层530的侧表面上的导电层600上被反射，然后传播到每个发光区域(EA1，EA2)，从而能够提高发光效率。另外，根据本公开内容的一个实施方式，第三外涂层530的宽度减小，从而可以增加发光区域(EA1，EA2)的尺寸，从而提高孔径比。

同时，在第一电极610和620的两端未设置发光层700。因此，即使电流集中在与第一电极610和620的两端对应的区域上，发光也不会在其中发生。也就是说，不需要用于覆盖第一电极610和620的两端的附加堤部。即使发光层700渗透到第一底切区域和第二底切区域(UC1，UC2)中并且设置在对应于第一电极610和620的两端的区域上，由于设置在第一和第二底切区域(UC1，UC2)中的第三外涂层530，在与第一电极610和620的两端对应的区域中也不会发生发光，因此无需附加堤部。

根据本公开内容的一个实施方式，不需要附加的堤部，从而具有简化的制造工艺的优点。

发光层700被配置成发射白色光。在这种情况下，发光层700可以形成为包括多个堆叠部的结构。例如，发光层700可以包括被配置成发射诸如蓝色或淡绿色的第一颜色光的第一堆叠部、被配置成发射诸如淡绿色或蓝色的第二颜色光的第二堆叠部、以及设置在第一堆叠部和第二堆叠部之间的N型和P型电荷产生层。在这种情况下，第一堆叠部可以包括依次沉积的第一空穴传输层、被配置成发射第一颜色光的第一有机发光层、和第一电子传输层，并且第二堆叠部可以包括依次沉积的第二空穴传输层、被配置成发射第二颜色光的第二有机发光层和第二电子传输层，但不限于这些结构。

同时，发光层700连续设置在第一子像素(SP1)和第二子像素(SP2)之间的区域以及第一子像素(SP1)和第二子像素(SP2)中而没有任何断开，由此在第一子像素(SP1)和第二子像素(SP2)之间的区域中可能存在漏电流。特别地，包括在发光层700中的N型电荷产生层具有良好的导电性。因此，由于相邻子像素(SP1，SP2)之间通过N型电荷产生层的电荷转移，可能产生漏电流。然而，根据本公开内容的一个实施方式，基于沉积工艺的特性，沉积在第三外涂层530的侧表面上的发光层700的厚度相对较小，使得相应区域中的电阻增加，从而减少了相邻子像素(SP1，SP2)之间漏电流的发生。

第二电极800设置在发光层700上。第二电极800连续设置在第一子像素(SP1)和第二子像素(SP2)之间的区域以及第一子像素(SP1)和第二子像素(SP2)中而没有任何断开。第二电极800可以充当电致发光显示装置的阴极。

如果根据本公开内容的一个实施方式的电致发光显示装置形成为底部发光型，则第二电极800包括反射电极，并且第一电极610和620可以包括透明电极。同时，如果根据本公开内容的一个实施方式的电致发光显示装置形成为顶部发光型，则第二电极800包括透明电极，并且第一电极610和620可以包括反射电极。

尽管未示出，但是可以在第二电极800上另外设置封装层，其中，该封装层防止外部湿气渗透到发光层700中。该封装层可以由无机绝缘材料形成，或者可以通过交替地沉积无机绝缘材料和有机绝缘材料而形成为交替的沉积结构，但是不限于这些结构。

此外，尽管未示出，但是根据本公开内容的一个实施方式，可以由每个子像素(SP1，SP2)设置滤色器。如果根据本公开内容的一个实施方式的电致发光显示装置形成为底部发光型，则滤色器可以设置在电路器件层200中。如果根据本公开内容的一个实施方式的电致发光显示装置形成为顶部发光型，则滤色器可以设置在第二电极800上。

图4是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图。图5是沿图4的A-B线的截面图。

图4和图5所示的电致发光显示装置与图1至图3所示的电致发光显示装置的不同之处在于，图4和图5所示的电致发光显示装置包括附加的接触孔(CH)。因此，在整个附图中将使用相同的附图标记来指代相同或相似的部件，并且将仅详细描述不同的部件。

如图4所示，根据本公开内容的另一实施方式，由每个单独的子像素(SP1，SP2，SP3，SP4)设置接触孔(CH)。通过接触孔(CH)，每个第一电极610、620、630和640与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极或漏电极连接。

在图1所示的前述实施方式中，第一电极610、620、630和640与每个子像素(SP1，SP2，SP3，SP4)中的辅助层310、320、330和340连接，并且辅助层310、320、330和340与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极或漏电极连接。特别地，如图2所示，第一电极610和620在开口区域(OA1，OA2)和底切区域(UC1，UC2)中与辅助层310和320连接，从而在其中没有设置额外的接触孔。

相比之下，在图4和图5所示的实施方式的情况下，第一电极610、620、630和640与每个子像素(SP1，SP2，SP3，SP4)中的辅助层310、320、330和340连接，然而，辅助层310、320、330和340不与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极251或漏电极252连接。因此，第一电极610、620、630和640通过另外准备的接触孔(CH)与驱动薄膜晶体管的源电极251或漏电极252连接。接触孔(CH)可以不与辅助层310、320、330和340交叠。接触孔(CH)可以设置在每个子像素(SP1，SP2，SP3，SP4)内的不同位置中。

更详细地，如图5所示，接触孔(CH)设置在第一子像素(SP1)中设置的第一钝化层410和第一外涂层510中，并且薄膜晶体管(Tr)的漏电极252或源电极251经由接触孔(CH)露出。因此，设置在第一外涂层510上的第一电极610通过接触孔(CH)与薄膜晶体管(Tr)的漏电极252或源电极251连接。

在这种情况下，第一辅助层310不与设置在第一子像素(SP1)中的薄膜晶体管(Tr)的漏电极252或源电极251连接。因此，露出第一辅助层310的第一开口区域(OA1)和第一底切区域(UC1)不与接触孔(CH)交叠。第一辅助层310不充当用于第一电极610与薄膜晶体管(Tr)的漏电极252或源电极251之间的电连接的介质。因此，可以设置非导电材料的第一辅助层310。

类似地，接触孔(CH)设置在第二子像素(SP2)中设置的第二钝化层420和第二外涂层520中，并且薄膜晶体管(Tr)的漏电极252或源电极251经由接触孔(CH)露出。因此，设置在第二外涂层520上的第一电极620通过接触孔(CH)与薄膜晶体管(Tr)的漏电极252或源电极251连接。

在这种情况下，第二辅助层320不与第二子像素(SP2)中设置的薄膜晶体管(Tr)的漏电极252或源电极251连接。因此，露出第二辅助层320的第二开口区域(OA2)和第二底切区域(UC2)不与接触孔(CH)交叠。第二辅助层320不充当用于第一电极620与薄膜晶体管(Tr)的漏电极252或源电极251之间的电连接的介质。因此，可以设置非导电材料的第二辅助层320。

图6是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图。图7是沿着图6的A-B线的截面图。图8是沿着图6的C-D线的截面图。图6至图8所示的电致发光显示装置与图1至图3所示的电致发光显示装置的不同之处在于，图6至图8所示的电致发光显示装置包括另外的第三开口区域(OA3)。因此，在整个附图中将使用相同的附图标记来指代相同或相似的部件，并且将仅详细描述不同的部件。

如图6所示，在每个单独的子像素(SP1，SP2，SP3，SP4)中设置第三开口区域(OA3)。如图6所示，第三开口区域(OA3)可以形成为包括在平面图上彼此连接的多个“+”形状的结构，但不限于此结构。例如，第三开口区域(OA3)可以改变为各种结构，例如，在平面图上的直线结构、曲线结构、包括连续设置的多个直线或曲线的条纹结构或网格结构。

如图7所示，第三开口区域(OA3)设置在第一子像素(SP1)的第一外涂层510中。在第三开口区域(OA3)中，第一钝化层410露出。也就是说，在第一钝化层410中可以不设置第三开口区域(OA3)，但是不限于此结构。第一子像素(SP1)的第一电极610沿着与第三开口区域(OA3)接触的第一外涂层510的侧表面延伸到第三开口区域(OA3)，并设置为覆盖从第三开口区域(OA3)露出的第一钝化层410的上表面。

类似地，第三开口区域(OA3)设置在第二子像素(SP2)的第二外涂层520中。在第三开口区域(OA3)中，第二钝化层420露出。也就是说，在第二钝化层420中可以不设置第三开口区域(OA3)，但是不限于此结构。第二子像素(SP2)的第一电极620沿着与第三开口区域(OA3)接触的第二外涂层520的侧表面延伸到第三开口区域(OA3)，并设置为覆盖从第三开口区域(OA3)露出的第二钝化层420的上表面。

根据本公开内容的另一实施方式，如箭头所示，从发光层700发射的光在形成在外涂层510和520的与第三开口区域(OA3)接触的侧表面上的第一电极610和620上被反射，然后传播到每个发光区域(EA1，EA2)，从而能够提高发光效率。

特别地，如图8所示，如果在第一外涂层510中设置多个第三开口区域(OA3)，则第一电极610形成为包括多个凹槽的不平坦表面的结构。因此，增加了在设置在第一外涂层510的与第三开口区域(OA3)接触的侧表面上的第一电极610上反射的光的量，从而可以提高发光效率。

图9是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图。图10是沿着图9的A-B线的截面图。图9和图10所示的电致发光显示装置与图6至图8所示的电致发光显示装置的不同之处在于，图9和图10所示的电致发光显示装置包括附加的接触孔(CH)。因此，在整个附图中将使用相同的附图标记来指代相同或相似的部件，并且将仅详细描述不同的部件。

如图9所示，根据本公开内容的另一实施方式，由每个单独的子像素(SP1，SP2，SP3，SP4)设置第三开口区域(OA3)和接触孔(CH)。通过接触孔(CH)，每个第一电极610、620、630和640与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极或漏电极连接。

在图6所示的前述实施方式中，第一电极610、620、630和640与每个子像素(SP1，SP2，SP3，SP4)中的辅助层310、320、330和340连接，并且辅助层310、320、330和340与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极或漏电极连接。特别地，如图7所示，第一电极610和620在开口区域(OA1，OA2)和底切区域(UC1，UC2)中与辅助层310和320连接，从而在其中没有设置附加的接触孔。

相比之下，在图9和10所示的实施方式的情况下，第一电极610、620、630和640与每个子像素(SP1，SP2，SP3，SP4)中的辅助层310、320、330和340连接，然而，辅助层310、320、330和340不与设置在每个子像素(SP1，SP2，SP3，SP4)中的驱动薄膜晶体管的源电极251或漏电极252连接。因此，第一电极610、620、630和640通过另外准备的接触孔(CH)与驱动薄膜晶体管的源电极251或漏电极252连接。因此，接触孔(CH)可以不与辅助层310、320、330和340交叠。另外，接触孔(CH)可以不与第三开口区域(OA3)交叠。

更详细地，如图10所示，接触孔(CH)设置在第一子像素(SP1)中设置的第一钝化层410和第一外涂层510中，并且薄膜晶体管(Tr)的漏电极252或源电极251经由接触孔(CH)露出。因此，设置在第一外涂层510上的第一电极610通过接触孔(CH)与薄膜晶体管(Tr)的漏电极252或源电极251连接。另外，上述第三开口区域(OA3)设置成与接触孔(CH)间隔开。

在这种情况下，第一辅助层310不与设置在第一子像素(SP1)中的薄膜晶体管(Tr)的漏电极252或源电极251连接。因此，露出第一辅助层310的第一开口区域(OA1)和第一底切区域(UC1)不与接触孔(CH)交叠。第一辅助层310不充当用于第一电极610与薄膜晶体管(Tr)的漏电极252或源电极251之间的电连接的介质。因此，可以设置非导电材料的第一辅助层310。

类似地，接触孔(CH)设置在第二子像素(SP2)中设置的第二钝化层420和第二外涂层520中，并且薄膜晶体管(Tr)的漏电极252或源电极251经由接触孔(CH)露出。因此，设置在第二外涂层520上的第一电极620通过接触孔(CH)与薄膜晶体管(Tr)的漏电极252或源电极251连接。另外，第三开口区域(OA3)设置成与接触孔(CH)间隔开。

在这种情况下，第二辅助层320不与设置在第二子像素(SP2)中的薄膜晶体管(Tr)的漏电极252或源电极251连接。因此，露出第二辅助层320的第二开口区域(OA2)和第二底切区域(UC2)不与接触孔(CH)交叠。第二辅助层320不充当用于第一电极620与薄膜晶体管(Tr)的漏电极252或源电极251之间的电连接的介质。因此，可以设置非导电材料的第二辅助层320。

图11是示出根据本公开内容的另一实施方式的电致发光显示装置的平面图。图12是沿着图11的A-B线的截面图。图11和图12所示的电致发光显示装置与图9和图10所示的电致发光显示装置的不同之处在于，在图11和图12所示的电致发光显示装置中，接触孔(CH)和第三开口区域(OA3)彼此接触。

在图9和10所示的前述实施方式中，接触孔(CH)和第三开口区域(OA3)在每个单独的子像素(SP1，SP2，SP3，SP4)中彼此间隔开。然而，如图11和图12所示，接触孔(CH)和第三开口区域(OA3)可以设置成在每个单独的子像素(SP1，SP2，SP3，SP4)中彼此接触。

图13A至图13C涉及根据本公开内容的另一实施方式的电致发光显示装置，并且涉及头戴式显示(HMD)装置。图13A是示意性透视图，图13B是虚拟现实(VR)结构的示意性平面图，并且图13C是增强现实(AR)结构的示意性截面图。

如图13A所示，根据本公开内容的HMD装置可以包括容纳壳体10和头戴式带30。

容纳壳体10可以容纳诸如显示装置、透镜阵列和目镜的元件。

头戴式带30可以固定到容纳壳体10。头戴式带30被示出为被设置为围绕用户的两个侧表面的上表面，但是不限于此。头戴式带30可以将HMD装置固定到用户的头部，并且可以由眼镜框式结构或头盔式结构代替。

如图13B所示，根据本公开内容的具有VR结构的HMD装置可以包括左眼显示装置12、右眼显示装置11、透镜阵列13、左眼目镜20a和右眼目镜20b。

左眼显示装置12、右眼显示装置11、透镜阵列13、左眼目镜20a和右眼目镜20b可以容纳在容纳壳体10中。

左眼显示装置12和右眼显示装置11可以显示相同的图像，并且在这种情况下，用户可以观看二维(2D)图像。可替选地，左眼显示装置12可以显示左眼图像，并且右眼显示装置11可以显示右眼图像。左眼显示装置12和右眼显示装置11中的每一个可以被配置为如上所述的电致发光显示装置。在这种情况下，对应于显示图像的表面的上部(例如，滤色器层)可以面对透镜阵列13。

透镜阵列13可以与左眼目镜20a和左眼显示装置12的每一个间隔开，并且可以设置在左眼目镜20a与左眼显示装置12之间。也就是说，透镜阵列13可以被设置在左眼目镜20a的前面以及左眼显示装置12的后面。另外，透镜阵列13可以与右眼目镜20b和右眼显示装置11的每一个间隔开，并且可以设置在右眼目镜20b与右眼显示装置11之间。也就是说，透镜阵列13可以设置在右眼目镜20b的前面以及右眼显示装置11的后面。

透镜阵列13可以是微透镜阵列。透镜阵列13可以由针孔阵列代替。通过使用透镜阵列13，可以将左眼显示装置12或右眼显示装置11显示的图像放大一定倍率，因此，用户可以看到放大的图像。

用户的左眼LE可以位于左眼目镜20a处，并且用户的右眼RE可以位于右眼目镜20b处。

如图13C所示，根据本公开内容的具有AR结构的HMD装置可以包括左眼显示装置12、透镜阵列13、左眼目镜20a、透射反射部14、以及透射窗15。在图13C中，为了方便起见，仅示出了左眼元件，并且右眼元件可以与左眼元件相同。

左眼显示装置12、透镜阵列13、左眼目镜20a、透射反射部14和透射窗15可以容纳在容纳壳体10中。

左眼显示装置12可以不覆盖透射窗15而设置在透射反射部14的一侧(例如，上侧)。因此，左眼显示装置12可以在不覆盖通过透射窗15看到的外部背景的情况下向透射反射部14提供图像。

左眼显示装置12可以被配置成如上所述的电致发光显示装置。在这种情况下，对应于显示图像的表面的上部(例如，滤色器层)可以面对透射反射部14。

透镜阵列13可以设置在左眼目镜20a与透射反射部14之间。

用户的左眼可以位于左眼目镜20a处。

透射反射部14可以设置在透镜阵列13和透射窗15之间。透射反射部14可以包括透射一部分光并反射另一部分光的反射表面14a。反射表面14a可以设置成使得由左眼显示装置12显示的图像行进到透镜阵列13。因此，用户可以通过透射窗15看到所有外部背景和由左眼显示装置12显示的图像。也就是说，用户可以看到包括真实背景和虚拟图像的一个图像，因此可以实现AR。

透射窗15可以设置在透射反射部14的前面。

根据本公开内容的一个实施方式，从发光层发射的光在第三外涂层的区域上被反射，然后传播到每个发光区域，从而可以提高发光效率。

根据本公开内容的一个实施方式，第三外涂层的宽度减小，使得可以增加发光区域的尺寸，从而提高孔径比，并且进一步提高发光效率。

根据本公开内容的一个实施方式，在不使用附加掩模工艺的情况下，通过每个单独的子像素将第一电极图案化，从而可以简化制造工艺。

根据本公开内容的一个实施方式，不需要额外的堤部，也就是说，不需要形成堤部的工艺，由此能够简化制造工艺。

根据本公开内容的一个实施方式，基于沉积工艺的特征，沉积在第三外涂层的侧表面上的发光层的厚度相对较小，使得在对应区域中的电阻增加，从而减少了相邻子像素之间漏电流的发生。

本公开内容的上述特征、结构和效果被包括在本公开内容的至少一个实施方式中，但不限于仅一个实施方式。此外，本领域技术人员可以通过对其他实施方式进行组合或修改来实现在本公开内容的至少一个实施方式中描述的特征、结构和效果。因此，与组合和修改相关联的内容应被解释为在本公开内容的范围内。

对于本领域的技术人员将明显的是，在不脱离本公开内容的精神或范围的情况下，可以对本公开内容进行各种修改和变型。因此，本公开内容旨在覆盖本公开内容的修改和变型，只要它们落入所附权利要求及其等同物的范围内。