半导体存储器及其操作方法

文献发布时间：2023-06-19 12:25:57

技术领域

本公开总体上涉及电子装置，并且更具体地，涉及半导体存储器及其操作方法。

背景技术

近来计算机环境的范例已转变为无处不在的计算环境，在该环境中，几乎可以随时随地使用计算系统。这促进了诸如移动电话、数码相机、笔记本计算机等的便携式电子装置的使用增多。这样的便携式电子装置通常可以包括使用半导体存储器的存储器系统，即，数据储存装置。数据储存装置用作便携式电子装置的主存储器装置或辅助存储器装置。

使用半导体存储器的数据储存装置由于没有机械驱动部件而具有优异的稳定性和耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括数据储存装置，该数据储存装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、固态驱动器(SSD)等。

半导体存储器通常分类为易失性存储器装置和非易失性存储器装置。

非易失性存储器装置具有相对慢的读写速度，但是即使电力的供应中断也可以保留所存储的数据。因此，非易失性存储器装置通常用于存储无论是否供电都必须保留的数据。

易失性存储器的示例包括只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。闪存可以被分类为NOR型闪存或NAND型闪存。

发明内容

本发明的各种实施方式提供了一种具有改善的数据可靠性的半导体存储器以及该半导体存储器的操作方法。

根据本公开的一方面，提供了一种半导体存储器，其包括：存储块，其包括多个页；外围电路，其被配置为对多个页当中的被选页执行编程操作和擦除操作；以及控制逻辑，其被配置为控制外围电路以执行编程操作和擦除操作，其中，在擦除操作中，控制逻辑降低被选页中包括的多个存储器单元当中与擦除状态相对应的存储器单元的阈值电压。

根据本公开的另一方面，提供了一种用于操作半导体存储器的方法，该方法包括以下步骤：对多个页当中的被选页执行编程操作；以及执行选择性地擦除被选页中所包括的多个存储器单元当中与擦除状态相对应的被选存储器单元的擦除操作，其中，在执行擦除操作中，基于要在编程操作中编程的数据，向与擦除状态相对应的被选存储器单元的位线施加擦除电压。

根据本公开的又一方面，提供了一种用于操作半导体存储器的方法，该方法包括：从外部接收要编程的数据并将数据存储在多个页缓冲器中；基于多个页缓冲器中存储的数据来控制多条位线的电位电平；通过向与多个页当中的被选页相对应的字线施加编程电压，对被选页中包括的多个存储器单元执行编程操作；以及通过基于多个页缓冲器中存储的数据而向多条位线当中与对应于擦除状态的存储器单元相对应的被选位线施加擦除电压，来降低对应于擦除状态的存储器单元的阈值电压分布。

根据本公开的一个方面，提供了一种存储器装置，其包括：页，其包括分别联接至位线的单元；以及操作电路，其被配置为：执行基于编程数据而将每个单元编程为具有擦除状态和一个或更多个编程状态当中的一个状态的操作；向位线当中联接至具有擦除状态的单元的一条或更多条位线施加擦除电压，并且向联接至单元当中的其余单元的一条或更多条位线施加擦除禁止电压。

通过以下参照附图对具体实施方式的详细描述，将更好地理解本发明的这些和其它特征以及优点。

附图说明

现在将在下文中参照附图更充分地描述示例实施方式；然而，示例实施方式可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将示例实施方式的范围充分传达给本领域技术人员。

在附图中，为了图示清楚，可能夸大了尺寸。将理解的是，当元件称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间的元件。贯穿全文，相似的附图标记指代相似的元件。

图1是例示根据本公开的实施方式的包括存储器装置的存储器系统的框图。

图2是例示图1所示的存储器装置中包括的半导体存储器的配置示例的图。

图3是例示三维配置的存储块的图。

图4是例示图3所示的任何一个存储块的配置示例的电路图。

图5是例示图4所示的存储器串的电路图。

图6是例示图2所示的页缓冲器的示例的图。

图7是根据本公开的实施方式的半导体存储器的操作方法的流程图。

图8是例示在对处于擦除状态的存储块的编程操作之后阈值电压分布的变化的阈值电压分布图。

图9是例示编程操作之后对处于擦除状态的存储器单元的擦除操作的阈值电压分布图。

图10是描述图7所示的操作S730的流程图。

图11是描述图7所示的操作S730的波形图。

图12是例示存储器系统的另一实施方式的图。

图13是例示存储器系统的另一实施方式的图。

图14是例示存储器系统的另一实施方式的图。

图15是例示存储器系统的另一实施方式的图。

具体实施方式

本文公开的特定的结构性描述或功能性描述仅是出于描述根据本公开的各种实施方式的目的而例示的。本公开的各种实施方式可以以各种形式实现，并且不应被解释为限于本文阐述的实施方式。

在下文中，将参照附图详细描述本公开的各种实施方式，以使本领域技术人员能够容易地实现本公开的技术精神。

图1是例示根据本公开的实施方式的存储器系统1000的框图。

参照图1，存储器系统1000可以包括存储器装置1100、控制器1200和主机1300。存储器装置1100可以包括多个半导体存储器100。多个半导体存储器100可以被分为多个组GR1到GRn。尽管在本公开的实施方式中例示并描述了主机1300包括在存储器系统1000中的情况，但是可以以各种其它方式来配置存储器系统1000。例如，存储器系统1000可以仅包括控制器1200和存储器装置1100，并且主机1300可以设置在存储器系统1000的外部。

在图1中，例示了存储器装置1100的多个组GR1至GRn分别通过第一通道CH1至第n通道CHn与控制器1200通信的情况。稍后将参照图2描述每个半导体存储器100。

多个组GR1至GRn中的每个可以通过一个公共通道与控制器1200通信。控制器1200可以通过多个通道CH至CHn来控制存储器装置1100的多个半导体存储器100。

在本公开的实施方式中，当存储器装置1100中的多个半导体存储器100接收到与编程操作相对应的命令时，多个半导体存储器100可以以页为单位执行编程操作，然后在已经完成编程操作的页中所包括的与擦除状态相对应的存储器单元上执行擦除操作。在与擦除状态相对应的存储器单元中可能发生其中在编程操作中阈值电压分布升高的编程干扰现象，但是在编程操作完成之后，可以仅对与擦除状态相对应的存储器单元选择性地执行擦除操作，使得能够改善存储器单元的阈值电压分布。

在实施方式中，控制器1200可以联接至主机1300和存储器装置1100。控制器1200可以响应于来自主机1300的请求来访问存储器装置1100。例如，控制器1200可以响应于从主机1300接收到的主机命令Host_CMD，控制存储器装置1100的诸如读取操作、编程操作、擦除操作和后台操作之类的各种操作。在编程操作中，主机1300可以与主机命令Host_CMD一起发送要编程的数据DATA和地址ADD。在读取操作中，主机1300可以与主机命令Host_CMD一起发送地址ADD。在编程操作中，控制器1200可以向存储器装置1100发送与编程操作相对应的命令和要编程的数据DATA。在读取操作中，控制器1200可以向存储器装置1100发送与读取操作相对应的命令，从存储器装置1100接收读取的数据DATA，并且向主机1300发送接收到的数据DATA。控制器1200可以为存储器装置1100和主机1300提供接口。控制器1200可以驱动用于控制存储器装置1100的固件。

主机1300可以包括诸如计算机、PDA、PMP、MP3播放器、相机、便携式摄像机和移动电话之类的便携式电子装置。主机1300可以通过主机命令Host_CMD来请求存储器系统1000的编程操作、读取操作、擦除操作等。出于编程操作的目的，主机1300可以向控制器1200发送与编程操作相对应的主机命令Host_CMD、数据DATA和地址ADD。出于读取操作的目的，主机可以向控制器1200发送与读取操作相对应的主机命令Host_CMD以及地址ADD。地址ADD可以是数据的逻辑地址块。

控制器1200和存储器装置1100可以集成到一个半导体存储器中。在实施方式中，控制器1200和存储器装置1100可以集成到一个半导体存储器中，以组成存储卡。例如，控制器1200和存储器装置1100可以集成到一个半导体存储器中，以组成诸如PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或微MMC)、SD卡(SD、迷你SD、微SD或SDHC)或通用闪存(UFS)之类的存储卡。

在另一示例中，存储器系统1000可以设置为诸如计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、能够在无线环境中发送/接收信息的装置、组成家庭网络的各种电子装置之一、组成计算机网络的各种电子装置之一、组成远程信息处理网络的各种电子装置之一、RFID装置或组成计算系统的各种组件之一之类的电子装置的各种组件之一。

在实施方式中，存储器装置1100或存储器系统1000可以以各种形式封装。例如，存储器装置1100或存储器系统1000可以被封装为层叠式封装(PoP)、球栅阵列(BGA)、芯片级封装件(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫包中晶片、晶圆形式晶片、板上芯片(COB)、陶瓷双列直插式封装件(CERDIP)、塑料公制四方扁平封装件(PMQFP)、薄型四方扁平包(TQFP)、小轮廓集成电路(SOIC)、收缩型小轮廓封装件(SSOP)、薄型小轮廓封装件(TSOP)、系统级封装件(SIP)、多芯片封装件(MCP)、晶圆级制造封装件(WFP)或晶圆级加工层叠封装件(WSP)。

图2是例示图1所示的存储器装置中包括的半导体存储器100的配置示例的图。

当根据本公开的实施方式的半导体存储器100从图1中所示的控制器1200接收到与编程操作相对应的命令CMD时，半导体存储器100可以对被选页执行编程操作。在完成对被选页的编程操作之后，半导体存储器100可以选择性地对被选页中包括的存储器单元当中与擦除状态相对应的存储器单元执行擦除操作。

参照图2，半导体存储器100可以包括存储器单元阵列110、地址解码器120、读/写电路130、控制逻辑140和电压发生电路150。地址解码器120、读/写电路130、和电压发生电路150可以定义为对存储器单元阵列110执行读取操作的外围电路160。

存储器单元阵列110可以包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz可以通过字线WL联接至地址解码器120。多个存储块BLK1至BLKz可以通过位线BL1至BLm联接至读/写电路130。多个存储块BLK1至BLKz中的每个可以包括多个存储器单元。在实施方式中，多个存储器单元可以是非易失性存储器单元。多个存储器单元当中的联接至一条字线的多个存储器单元可以定义为一页。也就是说，存储器单元阵列110可以配置有多个页。

存储器单元阵列110的多个存储块BLK1至BLKz中的每个可以包括多个存储器串。多个存储器串中的每个可以包括串联在位线和源极线之间的漏极选择晶体管、多个存储器单元和源极选择晶体管。此外，多个存储器串中的每个可以包括在源极选择晶体管和存储器单元之间的传输晶体管(pass transistor)、以及在漏极选择晶体管和存储器单元之间的传输晶体管，并且还可以包括在存储器单元之间的管道栅晶体管。稍后将详细描述存储器单元阵列110。

地址解码器120可以通过字线WL联接至存储器单元阵列110。地址解码器120可以响应于由控制逻辑140产生的地址解码器控制信号AD_signals而操作。地址解码器120可以通过半导体存储器100中的输入/输出缓冲器(未示出)接收地址ADDR。

地址解码器120可以对接收到的地址ADDR中的行地址进行解码，并且可以根据经解码的行地址向存储器单元阵列110的多个存储器单元、漏极选择晶体管和源极选择晶体管施加在编程操作期间由电压发生电路150产生的多个操作电压，例如，编程电压Vpgm，通过电压Vpass，多个漏极选择线电压V

在对已经完成编程操作的被选页中所包括的与擦除状态相对应的存储器单元的擦除操作中，地址解码器120可以向被选字线施加擦除操作电压(例如，接地电压)，并且向未选字线施加在电压发生电路150中产生的通过电压。地址解码器120可以控制被选存储块的漏极选择线处于擦除操作状态(例如，浮置状态)。

地址解码器120可以解码接收到的地址ADDR中的列地址。地址解码器120可以向读/写电路130发送经解码的列地址Yi。

在编程操作中接收的地址ADDR可以包括块地址、行地址和列地址。地址解码器120可以根据块地址和行地址选择一个存储块和一条字线。列地址可以由地址解码器120解码，以提供给读/写电路130。

地址解码器120可以包括块解码器、行解码器、列解码器、地址缓冲器等。

读/写电路130可以包括多个页缓冲器PB1至PBm。多个页缓冲器PB1至PBm可以通过位线BL1至BLm联接至存储器单元阵列110。在编程操作中，多个页缓冲器PB1至PBm可以临时存储从图2中所示的控制器1200接收的、要被编程的数据DATA，并且根据临时存储的数据DATA来控制位线BL1至BLm的电压电平。

在对已经完成编程操作的被选页中所包括的与擦除状态相对应的存储器单元的擦除操作中，读/写电路130可以向位线BL1至BLm当中联接至与擦除状态相对应的存储器单元的位线施加擦除电压Vera。例如，读/写电路130的多个页缓冲器PB1至PBm可以根据在编程操作中临时存储的数据DATA而向相应位线施加擦除电压Vera或擦除禁止电压(例如，接地电压)。可以从电压发生电路150提供擦除电压Vera。

读/写电路130可以响应于从控制逻辑140输出的页缓冲器控制信号PB_signals而操作。

在实施方式中，读/写电路130可以包括页缓冲器(或页寄存器)、列选择电路等。

控制逻辑140可以联接至地址解码器120、读/写电路130和电压发生电路150。控制逻辑140可以通过半导体存储器100的输入/输出缓冲器(未示出)接收命令CMD。控制逻辑140可以响应于命令CMD来控制半导体存储器100的总体操作。例如，控制逻辑140可以接收与写入命令相对应的命令CMD，并且响应于接收到的命令CMD而产生并输出用于控制地址解码器120的地址解码器控制信号AD_signals、控制读/写电路130的页缓冲器控制信号PB_signals、以及控制电压发生电路150的电压发生电路控制信号VG_signals。

当根据本公开的实施方式的控制逻辑140接收到与编程操作相对应的命令CMD时，控制逻辑140可以控制外围电路160以对被选存储块执行编程操作，并且在对被选存储块的编程操作中完成对被选页的编程操作之后，控制外围电路160，以选择性地对被选页中包括的存储器单元当中与擦除状态相对应的存储器单元执行擦除操作。

在编程操作中，电压发生电路150可以根据从控制逻辑140输出的电压发生电路控制信号VG_signals，产生多个操作电压，例如，编程电压Vpgm，通过电压Vpass，多个漏极选择线电压V

图3是例示三维配置的存储块的图。

参照图3，三维配置的存储块BLK1至BLKz可以沿着位线BL1至BLm延伸的方向Y彼此间隔开。例如，第一存储块BLK1至第z存储块BLKz可以沿着第二方向Y彼此间隔开地布置，并且可以包括沿着第三方向Z层叠的多个存储器单元。将参照图4和图5详细描述第一存储块BLK1至第z存储块BLKz当中的任意一个存储块的配置。

图4是详细例示了图3所示的任何一个存储块的电路图。

图5是例示图4所示的存储器串的电路图。

参照图4和图5，每个存储器串ST可以联接在位线BL1至BLm当中的相应位线与源极线SL之间。作为示例，将描述联接在第一位线BL1和源极线SL之间的存储器串ST。

存储器串ST可以包括串联联接在源极线SL和第一位线BL1之间的源极选择晶体管SST、存储器单元F1至Fn、以及漏极选择晶体管DST，其中n为正整数。包括在联接至不同位线BL1至BLm的不同存储器串ST中的源极选择晶体管SST的栅极可以联接至第一源极选择线SSL0并且可以联接至第二源极选择线SSL1。在示例中，源极选择晶体管SST当中的在第二方向Y上彼此相邻的源极选择晶体管可以联接至相同的源极选择线。例如，当源极选择晶体管SST沿着第二方向Y顺序地布置时，从第一源极选择晶体管SST开始在第一方向X上布置并且包括在不同的串ST中的源极选择晶体管SST的栅极、以及从第二源极选择晶体管SST开始在第一方向X上布置并且包括在不同的串ST中的源极选择晶体管SST的栅极可以联接至第一源极选择线SSL0。另外，从第三源极选择晶体管SST开始在第一方向X上布置并且包括在不同的串ST中的源极选择晶体管SST的栅极、以及从第四源极选择晶体管SST开始在第一方向X上布置并且包括在不同串ST中的源极选择晶体管SST的栅极可以联接至第二源极选择线SSL1。

存储器单元F1至Fn的栅极可以联接至字线WL1至WLn，并且漏极选择晶体管DST的栅极可以联接至第一漏极选择线DSL0至第四漏极选择线DSL3中的任何一条。

漏极选择晶体管DST当中在第一方向X上布置的晶体管的栅极共同联接至相同的漏极选择线(例如，DSL0)，但是在第二方向Y上布置的晶体管可以联接至不同的漏极选择线DSL1到DSL3。例如，当沿着第二方向Y顺序地布置漏极选择晶体管DST时，从第一漏极选择晶体管DST开始在第一方向X上布置并且包括在不同的串ST中的漏极选择晶体管DST的栅极可以联接至第一漏极选择线DSL0。从联接至第一漏极选择线DSL0的漏极选择晶体管DST开始在第二方向Y上布置的漏极选择晶体管DST可以顺序地联接至第二漏极选择线DSL1至第四漏极选择线DSL3。因此，在被选存储块中，可以选择联接至被选漏极选择线的存储器串ST，并且可以不选择联接至未选漏极选择线的存储器串ST。

联接至相同字线的存储器单元可以组成一页PG。页可以表示物理页。例如，在联接至第一位线BL1至第m位线BLm的串ST当中在第一方向X上联接在同一字线上的一组存储器单元称为页PG。例如，在联接至第一字线WL1的第一存储器单元F1当中在第一方向X上布置的存储器单元可以组成一页PG。在共同联接至第一字线WL1的第一存储器单元F1当中在第二方向Y上布置的存储器单元可以组成另一页。因此，当第一漏极选择线DSL0是被选漏极线并且第一字线WL1是被选字线时，联接至第一字线WL1的多个页PG当中联接至第一漏极选择线DSL0的页成为被选页。共同联接至第一字线WL1但是联接至未选的第二漏极选择线DSL1至第四漏极选择线DSL3的页成为未选页。

尽管在附图中例示了在一个串ST中包括一个源极选择晶体管SST和一个漏极选择晶体管DST的情况，但是依据半导体存储器，在一个串ST中可以包括多个源极选择晶体管SST和多个漏极选择晶体管DST。另外，取决于半导体存储器，在源极选择晶体管SST、存储器单元F1至Fn以及漏极选择晶体管DST之间可以包括虚设单元。虚设单元不像普通存储器单元F1至Fn一样存储用户数据，而且可以用于改善每个串ST的电气特性。然而，虚设单元在此实施方式中不是重要组件，因此，将省略其详细描述。

图6是例示图2所示的页缓冲器的配置示例的图。

图2所示的页缓冲器PB1至PBm可以被配置为具有彼此相似的结构，并且为了描述的方便，将页缓冲器PB1作为示例进行描述。

参照图6，页缓冲器PB1可以包括锁存器11、开关控制电路12、开关电路13和晶体管T1。

锁存器11可以接收并存储要编程的数据DATA。锁存器11可以在编程操作中通过晶体管T1电联接至位线BL1，并且根据存储的数据DATA将位线BL1的电位电平控制为编程允许电压(例如，接地电压)或编程禁止电压(例如，电源电压)。

锁存器11可以在完成对被选页的编程操作之后，在对被选页中包括的、与擦除状态相对应的存储器单元的擦除操作中，将存储的数据DATA发送给开关控制电路12。

开关控制电路12可以根据从锁存器11接收的数据DATA，产生并输出用于控制开关电路13的开关控制信号SW_con。例如，在对被选页中所包括的、与擦除状态相对应的存储器单元的擦除操作中，当从锁存器11接收到的数据DATA是与擦除状态相对应的数据时，开关控制电路12可以产生并输出具有第一逻辑电平的开关控制信号SW_con。当从锁存器11接收的数据DATA是与多个编程状态中的任何一个相对应的数据时，开关控制电路12可以产生并输出具有第二逻辑电平的开关控制信号SW_con。

开关电路13可以响应于开关控制信号SW_con而向相应位线BL1施加擦除电压Vera或擦除禁止电压(例如，接地电压GND)。例如，当在对被选页中所包括的、与擦除状态相对应的存储器单元的擦除操作中，开关电路13接收到具有第一逻辑电平的开关控制信号SW_con时，开关电路13可以向位线BL1施加从图2所示的电压发生电路150接收到的擦除电压Vera。此外，当在对被选页中所包括的、与任何一种编程状态相对应的存储器单元的擦除操作中，开关电路13接收到具有第二逻辑电平的开关控制信号SW_con时，开关电路13可以向位线BL1施加擦除禁止电压(例如，GND)。

晶体管T1可以联接在锁存器11和位线BL1之间，并且在编程操作中响应于位线选择信号SELBL而电连接锁存器11和位线BL1。

图7是根据本公开的实施方式的半导体存储器的操作方法的流程图。

图8是例示在对处于擦除状态的存储块的编程操作之后阈值电压分布的变化的阈值电压分布图。

图9是例示编程操作之后对处于擦除状态的存储器单元的擦除操作的阈值电压分布图。

将参照图1至图9在下面描述根据本公开的实施方式的半导体存储器的操作方法。

在实施方式中，半导体存储器100可以从外部(例如，图1所示的控制器1200)接收与编程操作相对应的命令CMD和要编程的数据DATA(S710)。半导体存储器100可以与命令CMD和要编程的数据DATA一起接收地址ADDR。

半导体存储器100可以响应于与编程操作相对应的命令，对被选存储块(例如，BLK1)的被选页PG执行编程操作(S720)。

例如，包括在读/写电路130中的多个页缓冲器PB1至PBm可以响应于从控制逻辑140输出的页缓冲器控制信号PB_signals而接收并临时存储要编程的数据DATA，并且分别控制相应位线BL1至BLm的电位。电压发生电路150可以响应于从控制逻辑140输出的电压发生电路控制信号VG_signals而产生编程电压Vpgm。在多个漏极选择线电压V

参照图8，在编程操作之前，被选页中的存储器单元可以具有擦除状态PV0的阈值电压分布。存储器单元可以根据编程操作被编程为具有与擦除状态PV0和多个编程状态PV1至PV7相对应的阈值电压分布。因为由于与编程状态PV1至PV7相对应的存储器单元的编程操作而发生编程干扰现象，所以与擦除状态PV0相对应的存储器单元的阈值电压分布可能升高。例如，与擦除状态PV0相对应的存储器单元在编程操作之前可以具有低于目标阈值电压T_PV0的阈值电压。由于编程操作中的编程干扰现象，与擦除状态PV0相对应的存储器单元的阈值电压分布可能升高，因此，一些存储器单元的阈值电压分布可能具有高于目标阈值电压T_PV0并且低于干扰阈值电压D_PV0的阈值电压。

当完成对被选页PG的编程操作时，控制逻辑130可以通过控制外围电路160来对与擦除状态PV0相对应的存储器单元执行擦除操作(S730)。

在编程操作中接收的要编程的数据DATA可以保持临时存储在读/写电路130的多个页缓冲器PB1至PBm中。多个页缓冲器PB1至PBm当中存储有与擦除状态PV0相对应的数据DATA的页缓冲器可以通过执行向相应位线施加擦除电压Vera的擦除操作来降低与擦除状态PV0相对应的存储器单元的阈值电压。

参照图9，当完成对被选页PG的编程操作时，与擦除状态PV0相对应的存储器单元可以具有低于干扰阈值电压分布D_PV0的阈值电压。随后，当可以对与擦除状态PV0相对应的存储器单元执行选择性擦除操作时，与擦除状态PV0相对应的存储器单元的阈值电压可以降低为具有低于目标阈值电压T_PV0的阈值电压。

图10是例示图7所示的操作S730的流程图。

图11是例示图7所示的操作S730的波形图。

参照图10和11，将在下面更详细地描述S730的上述操作。

在实施方式中，在编程操作中接收的要编程的数据可以保持在执行编程操作的先前操作S720中临时存储在多个页缓冲器中。多个页缓冲器当中存储与擦除状态PV0相对应的数据的页缓冲器可以向相应被选位线Select BL施加擦除电压Vera，并且多个页缓冲器当中的存储与编程状态PV1至PV7相对应的数据的页缓冲器可以向相应位线Unselect BL施加擦除禁止电压GND(S731)。

被选存储块的多条漏极选择线当中的被选漏极选择线Select DSL可以被控制处于擦除操作状态(S732)。例如，在各自具有联接至被选漏极选择线Select DSL的栅极以及联接至被选位线Select BL的漏极的漏极选择晶体管的下沟道中可以根据栅极和漏极之间的电位电平差而产生栅极诱导漏极泄漏(GIDL)电流，并且通过GIDL电流可以产生热空穴，以提供到相应存储器串的沟道中。可以向未选漏极选择线Unselect DSL施加擦除禁止电压Vinhibit，以防止产生电流。此外，未选漏极选择线Unselect DSL可以被控制为浮置。

随后，被选漏极选择线Select DSL被控制为浮置。

当向与被选页相对应的被选字线Select WL施加接地电压GND时，在与擦除状态PV0相对应的存储器单元的电荷储存层中所捕获的电子可以通过引入到沟道中的热空穴而释放到沟道中，并且因此，阈值电压可以降低。可以向未选字线Unselect WL施加通过电压Vpass，以防止另一页中所包括的存储器单元的阈值电压降低(S733)。此外，未选字线Unselect WL可以被控制为浮置。

随后，可以执行擦除验证操作以检查被选页中所包括的与擦除状态相对应的存储器单元的阈值电压是否低于目标阈值电压T_PV0(S734)。

作为擦除验证操作的结果，当与擦除状态相对应的存储器单元当中的一些存储器单元的阈值电压高于目标阈值电压T_PV0(失败)时，半导体存储器可以通过设置要施加到与这一些存储器单元相对应的位线的擦除电压Vrea，来重新执行从S731开始的上述操作。擦除禁止电压可以被设置为施加到对应于擦除状态的存储器单元当中与阈值电压低于目标阈值电压T_PV0的存储器单元相对应的位线。

作为擦除验证操作的结果，当与擦除状态相对应的存储器单元的阈值电压低于目标阈值电压T_PV0(通过)时，可以结束对被选页中所包括的与擦除状态相对应的存储器单元的擦除操作。

如上所述，根据本公开的实施方式，尽管与擦除状态相对应的存储器单元的阈值电压由于编程操作中的编程干扰现象而升高，但是可以执行用于降低与擦除状态相对应的存储器单元的阈值电压的选择性擦除操作，使得能够改善存储器单元的阈值电压分布。

图12是例示存储器系统的另一实施方式的图。

参照图12，存储器系统30000可以被实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储器装置1100的数据访问操作，例如，编程操作、擦除操作、读取操作等。

在存储器控制器1200的控制下，可以通过显示器3200输出在存储器装置1100中编程的数据。

无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收到的无线电信号改变为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并将经处理的信号发送至存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号发送至存储器装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并通过天线ANT向外部装置输出经改变的无线电信号。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或处理器3100要处理的数据的装置，并且可以被实现为诸如触摸板、计算机鼠标之类的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得可以通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据、或从输入装置3400输出的数据。

在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以被实现为处理器3100的一部分，或者实现为与处理器3100分开的芯片。此外，存储器控制器1200可以用图1中所示的控制器1200来实现。

图13是例示存储器系统的另一实施方式的图。

参照图13，存储器系统40000可以被实现为个人计算机(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。

存储器系统40000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。

处理器4100可以根据通过输入装置4200输入的数据，通过显示器4300输出存储器装置1100中所存储的数据。例如，输入装置4200可以实现为诸如触摸板、计算机鼠标之类的定点装置、小键盘或键盘。

处理器4100可以控制存储器系统40000的整体操作，并且控制存储器控制器1200的操作。在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器4100的一部分，或者实现为与处理器4100分开的芯片。此外，存储器控制器1200可以用图1所示的控制器1200来实现。

图14是例示存储器系统的另一实施方式的图。

参照图14，存储器系统50000可以被实现为图像处理装置，例如，数码相机、附有数码相机的移动终端、附有数码相机的智能电话或附有数码相机的平板PC。

存储器系统50000可以包括存储器装置1100和能够控制存储器装置1100的数据处理操作(例如，编程操作、擦除操作或读取操作)的存储器控制器1200。

存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且可以将经转换的数字信号发送给处理器5100或存储器控制器1200。在处理器5100的控制下，经转换的数字信号可以通过显示器5300输出，或者通过存储器控制器1200存储在存储器装置1100中。此外，存储在存储器装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。

在一些实施方式中，能够控制存储器装置1100的操作的存储器控制器1200可以实现为处理器5100的一部分，或者实现为与处理器5100分开的芯片。此外，存储器控制器1200可以用图1所示的控制器来实现。

图15是例示存储器系统的另一实施方式的图。

参照图15，存储器系统70000可以实现为存储卡或智能卡。存储器系统70000可以包括存储器装置1100、存储器控制器1200和卡接口7100。

存储器控制器1200可以控制存储器装置1100和卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。此外，存储器控制器1200可以用图1所示的控制器1200实现。

卡接口7100可以根据主机60000的协议来接口连接在主机60000和存储器控制器1200之间交换的数据。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片内(IC)-USB协议。卡接口7100可以是指能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或信号传输方案。

当存储器系统70000联接至诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件、或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可以在微处理器6100的控制下通过卡接口7100和存储器控制器1200执行与存储器装置1100的数据通信。

根据本公开，在编程操作之后对与擦除状态相对应的存储器单元执行擦除操作，使得能够提高数据的可靠性。

虽然已经参照本公开的一些示例性实施方式示出和描述了本公开，但是本领域技术人员将理解，在不脱离如所附权利要求书及其等同物所限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种变型。因此，本公开的范围不应限于上述示例性实施方式，而是应当由不仅所附权利要求书而且由其等同物来确定。

在上述实施方式中，可以选择性地执行所描述的所有操作或部分操作，并且可以省略。在每个实施方式中，不一定按照所描述的顺序执行操作，并且可以重新布置操作。在本说明书和附图中公开的实施方式仅是示例，以促进对本公开的理解，并且本公开不限于此。也就是说，对于本领域技术人员应当显而易见的是，可以基于本公开的技术范围进行各种修改。

此外，已经在附图和说明书中描述了本公开的示例性实施方式。尽管这里使用特定术语，但是这些术语仅用于描述本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内可以有许多变化。对于本领域技术人员应该显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种修改。